

ANALOG 10位*nano*DAC, 采用SPI/I²C接口, DEVICES 内置2 ppm/°C片内其准由压剂 内置2 ppm/°C片内基准电压源

AD5310R/AD5311R

产品特性

高相对精度(INL): ±0.5 LSB(最大值)

低漂移2.5 V基准电压源: 2 ppm/℃ (典型值)

可选输出范围: 2.5 V或5 V

总不可调整误差(TUE): 0.06% FSR (最大值)

失调误差: ±1.5 mV (最大值) 增益误差: ±0.05% FSR (最大值)

低毛刺: 0.1 nV-sec 高驱动能力: 20 mA 低功耗: 1.2 mW (3.3 V) 独立逻辑电源: 1.8 V至5.5 V 宽工作温度范围: -40°C至+105°C 鲁棒的4 kV HBM ESD保护

应用

过程控制 数据采集系统 数字增益和失调电压调整 可编程电压源 光学模块

概述

AD5310R/AD5311R均属于nanoDAC®系列,分别是低功 耗、单通道、10位缓冲电压输出DAC。这些器件内部集成 默认2.5 V基准电压源,提供2 ppm/°C漂移。输出范围可编 程设置为0 V至V_{RFF}或0 V至2 x V_{RFF}。采用2.7 V至5.5 V单电 源供电,通过设计保证单调性。这些器件提供10引脚 MSOP封装。

AD5310R/AD5311R的内部上电复位电路确保当内部输出 缓冲器配置为正常模式时, DAC寄存器上电时写入零电 平。这些器件具有掉电特性,掉电模式下功耗降至2 µA (5 V时)。

AD5310R/AD5311R采用多功能SPI或I²C接口,包括一个异 步REST引脚和一个兼容1.8 V的V_{LOGIC}引脚。

功能框图




图1. AD5310R




图2. AD5311R

表1. 相关器件

接口	参考	12位	10位
SPI	内部		
	外部	AD5681R	AD5310 ¹
I ² C	内部		
	外部		AD5311 ¹

¹ AD5310R和AD5311R分别与AD5310和AD5311引脚兼容或软件兼容。

产品特色

- 高相对精度(INL): ±0.5 LSB(最大值)。
- 低漂移2.5 V片内基准电压源:温度系数为5 ppm/°C (最大值)。

Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2014 Analog Devices, Inc. All rights reserved. **Technical Support** www.analog.com

目录

产品特性	1
应用	1
概述	1
功能框图	1
产品特色	1
修订历史	2
技术规格	3
交流特性	4
时序特性	5
绝对最大额定值	8
热阻	8
ESD警告	8
引脚配置和功能描述	9
典型性能参数	11
术语	16
工作原理	17
数模转换器	17
修订历史	
2014年1月—修订版0至修订版A	
更改"产品特性"部分	1
删除表2的尾注2、尾注3、尾注5和尾注6;重新排序	.3
删除表3的尾注3	
删除表4的尾注1;重新排序	
更改表6	.8

	传递函数	.17
	DAC架构	.17
1	行接口	.18
	AD5310R SPI串行数据接口	.18
	菊花链模式兼容性	.18
	AD5311R I ² C串行数据接口	.19
	命令	.21
	加载DAC(硬件LDAC引脚)	.22
	硬件REST	.22
	AD5311R I ² C读操作	.22
	热滞	.23
	上电时序	.23
	布局布线指南	.23
5	形尺寸	.24
	江府华南	24

更改"产品特性"部	3分		 1
删除表2的尾注2、			
删除表3的尾注3			 4
删除表4的尾注1;	重新排	序	 5
更改表6			 8
删除"回流焊"部分	和图44,	重新排序	 23

2014年1月—修订版0: 初始版

技术规格

除非另有说明, V_{DD} = 2.7 V至5.5 V, R_{L} = 2 kΩ至GND, C_{L} = 200 pF至GND,2.5 V \leq V_{REF} \leq V_{DD} ,1.8 V \leq V_{LOGIC} \leq 5.5 V (V_{LOGIC} = 1.8 V至5.5 V?), -40° C < T_{A} < $+105^{\circ}$ C。

表2.

参数	最小值	典型值	最大值	单位	测试条件/注释
静态性能1					
分辨度	10			位	
相对精度(INL)			±0.5	LSB	
差分非线性(DNL)			±0.5	LSB	
零代码误差			1.25	mV	DAC寄存器载入全0
失调误差			±1.5	mV	
满量程误差			±0.075	% FSR	DAC寄存器载入全1
增益误差			±0.05	% FSR	
总不可调整误差(TUE)			±0.16	% FSR	内部基准电压源,增益=1
			±0.14	% FSR	内部基准电压源,增益=2
			±0.075	% FSR	外部基准电压源,增益=1
			±0.06	% FSR	外部基准电压源,增益=2
零代码误差漂移		±1		μV/°C	
失调误差漂移		±1		μV/°C	
增益温度系数		±1		ppm/°C	
直流电源抑制比(PSRR)		0.2		mV/V	DAC代码=中间电平,V _{DD} =5V±10%
输出特性					
输出电压范围	0		V_{REF}	V	增益 = 1
	0		$2\times V_{\text{REF}}$	V	增益 = 2
容性负载稳定性		2		nF	R _L = ∞
		10		nF	$R_L = 2 k\Omega$
阻性负载	1			kΩ	$C_L = 0 \mu F$
负载调整率		10		μV/mA	V _{DD} = 5 V, DAC代码 = 中间电平; -30 mA ≤ I _{OUT} ≤ 30 mA
		10		μV/mA	V _{DD} = 3 V, DAC代码 = 中间电平; -20 mA ≤ I _{OUT} ≤ 20 mA
短路电流	20		50	mA	
供电轨上的负载阻抗 ²		20		Ω	
基准输出					
输出电压	2.4975		2.5025	V	环境温度
基准电压源TC3		2	5	ppm/°C	参见"术语"部分
输出阻抗		0.05		Ω	
输出电压噪声		16.5		μV p-p	0.1 Hz至10 Hz
输出电压噪声密度		240		nV/√Hz	环境温度下, f = 10 kHz, C _L = 10 nF
容性负载稳定性		5		μF	$R_L = 2 k\Omega$
负载调整率(源)		50		μV/mA	环境温度, V _{DD} ≥3V
负载调整率(吸)		30		μV/mA	环境温度
输出电流负载能力		±5		mA	$V_{DD} \ge 3 \text{ V}$
电压调整率		80		μV/V	环境温度
热滞		125		ppm	第一个周期

参数	最小值	典型值	最大值	单位	测试条件/注释
逻辑输入					
输入电流I _{IN}			±1	μΑ	每引脚
			±4	μΑ	SDA和SCL引脚 (AD5311R)
输入低电压V _{INL}			$0.3 \times V_{\text{LOGIC}}$	V	
输入高电压V _{INH}	$0.7 \times V_{LOGIC}$			V	
引脚电容C _{IN}		2		pF	
逻辑输出(SDA)					AD5311R
输出低电压V _{oL}			0.4	V	$I_{SINK} = 200 \mu A$
输出高电压V _{or}	$V_{LOGIC} - 0.4$			V	$I_{SOURCE} = 200 \mu A$
引脚电容		4		pF	
电源要求					
V_{LOGIC}	1.8		5.5	V	
I _{LOGIC}		0.25	3	μΑ	$V_{IH} = V_{LOGIC}$ 或 $V_{IL} = GND$
V_{DD}	2.7		5.5	V	增益 = 1
	V _{REF} + 1.5		5.5	V	增益 = 2
I _{DD}					$V_{IH} = V_{DD}$, $V_{IL} = GND$
正常模式⁴		350	500	μΑ	使能内部基准电压源
		110	180	μΑ	禁用内部基准电压源
掉电模式 ⁵			2	μΑ	

¹线性度计算使用缩减的数据范围:代码8至代码1024,输出无负载。

交流特性

除非另有说明¹, $V_{DD} = 2.7 \text{ V}$ 2.5 V $R_L = 2 \text{ k}$ Ω E G E G EEE

表3.

参数 ²	典型值	最大值	单位	条件/注释
输出电压建立时间	5	7	μs	增益 = 1, ¼到¾量程建立到±0.25 LSB
压摆率	0.7		V/µs	
数模转换毛刺脉冲	0.1		nV-sec	主进位±1 LSB变化,增益 = 1
数字馈通	0.1		nV-sec	
总谐波失真(THD)	-83		dB	$V_{REF} = 2 V \pm 0.1 V p-p, f = 10 kHz$
输出噪声频谱密度	200		nV/√Hz	DAC代码 = 中间电平,f = 10 kHz
输出噪声	6		μV p-p	0.1 Hz至10 Hz;内部基准电压源
信噪比(SNR)	90		dB	环境温度下; BW = 20 kHz, V _{DD} = 5 V, f _{OUT} = 1 kHz
无杂散动态范围(SFDR)	88		dB	环境温度下; BW = 20 kHz, V _{DD} = 5 V, f _{OUT} = 1 kHz
信纳比(SINAD)	82		dB	环境温度下,BW = 20 kHz,V _{DD} = 5 V,f _{OUT} = 1 kHz

¹温度范围为-40℃至+105℃,典型值25℃。

² 从任一供电轨吸取负载电流时,相对于该供电轨的输出电压裕量受输出器件的20 Ω典型通道电阻限制。例如,吸取1 mA时,最小输出电压且20 Ω负载下,1 mA 产生20 mV。参见图29。

³基准电压源温度系数采用黑盒法计算。详情见"术语"部分。

⁴接口未启用。DAC启用。代码=零电平,DAC输出无负载。

⁵ DAC掉电。

²参见术语部分。

时序特性

AD5310R

除非另有说明, V_{DD} = 2.7 V至5.5 V, V_{LOGIC} = 1.8 V至5.5 V, -40° C < T_{A} < $+105^{\circ}$ C。

表4.

		$1.8~V \leq V_{\text{LOGIC}} \leq 2.7~V$	$2.7 \text{ V} \leq \text{ V}_{\text{LOGIC}} \leq 5.5 \text{ V}$	
参数 1	符号	最小值 典型值 最大值	最小值 典型值 最大值	单位
SCLK周期时间	t ₁	33	20	ns
SCLK高电平时间	t ₂	16	10	ns
SCLK低电平时间	t ₃	16	10	ns
SYNC 到SCLK下降沿建立时间	t ₄	15	10	ns
数据建立时间	t ₅	5	5	ns
数据保持时间	t ₆	5	5	ns
SCLK下降沿到SYNC上升沿	t ₇	15	10	ns
最小SYNC高电平时间	t ₈	20	20	ns
SYNC下降沿到SCLK下降沿忽略	t ₉	16	10	ns
SYNC上升沿到LDAC下降沿	t ₁₀	25	25	ns
LDAC低电平脉冲宽度	t ₁₁	20	15	ns
RESET低电平最小脉冲宽度	t ₁₂	75	75	ns
RESET脉冲启动时间	t ₁₃	150	150	ns
基准电压源上电时间(图3中未显示)	t _{REF_POWER_UP} ²	600	600	μs
退出关断时间(图3中未显示)	t _{SHUTDOWN} ³	6	6	μs

 $^{^1}$ 所有输入信号均指定 t_R = t_r =1 ns/V(10%到90%的 V_{DD})并从(V_{LL} + V_{HH})/2电平起开始计时。 2 V_{DD} =2.7 V之后令器件上电时,时序应相同。 3 退出掉电模式进入正常工作模式所需的时间,SYNC上升沿到DAC中间电平值的90%,且输出端无负载。




图3. SPI时序图,与模式1和模式2兼容(参见AN-1248应用笔记)

AD5311R

除非另有说明, $V_{DD} = 2.7 \text{ V}$ 至5.5 V, $V_{LOGIC} = 1.8 \text{ V}$ 至5.5 V, $-40 ^{\circ}\text{C} < \text{T}_{A} < +105 ^{\circ}\text{C}$ 。

表5.

参数 1	符号	最小值	典型值	最大值	单位
串行时钟频率	f _{SCL} ²			400	kHz
SCL高电平时间,t _{HIGH}	t ₁	0.6			μs
SCL低电平时间,t _{Low}	t_2	1.3			μs
数据建立时间,t _{su, dat}	t ₃	100			ns
数据保持时间,t _{HD, DAT}	t ₄	0		0.9	μs
重复起始条件的建立时间,t _{su; sta}	t ₅	0.6			μs
(重复)起始条件保持时间,t _{HD, STA}	t ₆	0.6			μs
停止条件和起始条件之间的总线空闲时间,t _{buf}	t ₇	1.3			μs
停止条件的建立时间, t _{su:sto}	t ₈	0.6			μs
SDA信号的上升时间,t _R	t 9	20		300	ns
SDA信号的下降时间,t _r	t ₁₀	$20 \times (V_{DD}/5.5 V)$		300	ns
SCL信号的上升时间,t _R	t ₁₁	20		300	ns
SCL信号的下降时间, t _F	t ₁₂	$20 \times (V_{DD}/5.5 V)$		300	ns
抑制尖峰的脉冲宽度(图4未显示)	t _{SP}	0		50	ns
LDAC下降沿到SCL下降沿	t ₁₃	400			ns
LDAC脉冲宽度(同步模式)	t ₁₄	400			ns
LDAC脉冲宽度(异步模式)	t ₁₅	20			ns
RESET脉冲宽度	t ₁₆	75			ns
基准电压源上电时间(图4中未显示)	tref_power_up3		600		μs
退出关断时间(图4中未显示)	t _{SHUTDOWN} ⁴			6	μs

¹最大总线电容限制在400 pF。所有输入信号均在t_R=t_F=1 ns/V(10%到90%的V_{DD}情况下标定并从(V_{IL}+V_{IH})/2电平起开始计时。

⁴退出掉电模式进入正常工作模式所需的时间。





图4. I²C串行接口时序图

² SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率,但对器件的EMC特性有不利影响。

³ V_{DD} = 2.7 V之后令器件上电时,时序应相同。



绝对最大额定值

除非另有说明, $T_{\Delta} = 25$ °C。

表6.

.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
参数	额定值
V _{DD} 至GND	-0.3 V至+7 V
V _{LOGIC} 至GND	-0.3 V至+7 V
Vоит至GND	-0.3 V至V _{DD} + 0.3 V或+7 V
	(取较小者)
V _{REF} 至GND	-0.3 V至V _{DD} + 0.3 V或+7 V
	(取较小者)
数字输入电压至GND	-0.3 V至V _{DD} + 0.3 V或+7 V
	(取较小者)
工作温度范围	
工业	-40℃至+105℃
存储温度范围	-65°C至+150°C
结温(T」max)	135°C
功耗	$(T_J - T_A)/\theta_{JA}$
ESD ¹	4 kV
FICDM ²	1.25 kV

¹人体模型(HBM)分类。

注意,等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值,并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下,推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

热阻

 $\theta_{_{JA}}$ 由JEDEC JESD51标准定义,其取值取决于测试板和测试环境。

表7. 热阻

封装类型	θιΑ	θις	单位
10引脚MSOP	135 ¹	N/A ²	°C/W

¹ JEDEC 2S2P测试板,静止空气(0 m/s气流)。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路,但在遇到高能 量ESD时,器件可能会损坏。因此,应当采取适当的 ESD防范措施,以避免器件性能下降或功能丧失。

²场感应充电装置模型类别。

²N/A表示不适用。

引脚配置和功能描述




图6. AD5310R引脚配置

表8. AD5310R引脚功能描述

引脚编号	引脚名称	说明
1	V _{DD}	电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。
2	V _{LOGIC}	数字电源。电压范围为1.8 V至5.5 V。将此电源去耦至GND。
3	RESET	硬件复位引脚。RESET输入对低电平敏感。当RESET为低电平时,器件复位,忽略外部引脚。
4	LDAC	输入和DAC寄存器载入零电平值,控制寄存器载入默认值。此引脚如果不用,可以接至V _{LOGIC} 。加载DAC。LDAC 支持异步模式(见图3)。发送脉冲使该引脚变为低电平后,当输入寄存器有新数据时,可以更新DAC寄存器。此引脚可以永久连接到低电平,这种情况下,当有新数据写入输入寄存器时,DAC寄存器会自动更新。
5	GND	接地基准。
6	SCLK	串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据以最高50 MHz的速率传输。
7	SYNC	同步数据输入。当SYNC变为低电平时,SCLK和SDI缓冲器以及输入移位寄存器使能。
8	SDI	串行数据输入。数据在SCLK的下降沿进行采样。
9	V _{REF}	基准电压输入/输出。默认情况下,此引脚为基准电压输出。
		建议通过一个10 nF电容将此引脚去耦至GND。
10	V _{OUT}	DAC的模拟输出电压。输出放大器能以轨到轨方式工作。






图7. AD5311R引脚配置


表9. AD5311R引脚功能描述


引脚编号	引脚名称	
1	V _{DD}	电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。
	V _{LOGIC}	数字电源。电压范围为1.8 V至5.5 V。将此电源去耦至GND。
2	RESET	一种生物。它是他因为1.5 v至3.5 v。初此也然名称至5105。 硬件复位引脚。RESET输入对低电平敏感。当RESET为低电平时,器件复位,忽略外部引脚。
3	NESET	競戶复位有過。NESET個人有低电子敬意。当NESET为低电子時,益戶复位,意唱外前到過。 输入和DAC寄存器载入零电平值,控制寄存器载入默认值。此引脚如果不用,可以接至V _{logic} 。
4	LDAC	加表DAC。将输入寄存器中的内容传送到DAC寄存器。支持两种工作模式:异步和同步,如图5所示。
		此引脚可以永久连接到低电平,这种情况下,当有新数据写入输入寄存器时,DAC更新。
5	GND	接地基准。
6	A0	用于多个封装解码的可编程地址(ADDR1)。该地址可以即时更改。
7	SCL	串行时钟线。
8	SDA	串行数据输入/输出。
9	V_{REF}	│ │基准电压输入/输出。此引脚默认用作基准输出。建议通过一个10 nF电容将此引脚去耦至GND。
10	V _{OUT}	DAC的模拟输出电压。输出放大器能以轨到轨方式工作。


典型性能参数














图13. 电源电流与温度的关系




图14. 零代码误差和失调误差与温度的关系




图15. 增益误差和满量程误差与温度的关系




图16. 内部基准电压与温度的关系




图17. 零代码误差和失调误差与电源的关系




图18. 增益误差和满量程误差与电源的关系




图19. 内部基准电压与电源电压的关系




图20. 基准输出分布





图21. 内部基准电压源噪声 (0.1 Hz至10 Hz)



2.5009 5.5V 5.0V T_A = 25°C - 3.0V 2.5008 - 2.7V 2.5007 VREF (V) 2.5006 2.5005 2.5004 2.5003 -0.005 -0.003 -0.001 0.001 0.003 0.005 LOAD CURRENT (A)

图23. 内部基准电压与负载电流的关系




图24. 内部基准电压源噪声谱密度与频率的关系




图25. 0.1 Hz至10 Hz输出噪声图,内部基准电压源




图26. 噪声频谱密度, 增益 = 1




图27. 源电流和吸电流能力,增益=1




图28. 建立时间与容性负载的关系,增益=2




图29. 上裕量/下裕量与负载电流的关系




图30. 源电流和吸电流能力, 增益 = 2




图31. 建立时间与容性负载的关系,增益=1




图32. 数模转换毛刺脉冲





图33.1 kHz时的总谐波失真



GAIN = 2 GAIN = 1 -10 -20 BANDWIDTH (dB) -30 -40 -50 -60 V_{DD} = 5V T_A = 25°C -70 V_{OUT} = MIDSCALE EXTERNAL REFERENCE = 2.5V, ±0.1V p-p -80 1k 10k 100k 1M 10M FREQUENCY (Hz)

图35. 乘法带宽(外部基准电压源为2.5 V \pm 0.1 V p-p, 10 kHz Ξ 10 MHz)




图36. 退出掉电模式进入中间电平

术语

相对精度或积分非线性(INL)

对于DAC,相对精度(或积分非线性)是指DAC输出与通过 DAC传递函数的两个端点的直线之间的最大偏差,单位为 LSB。典型INL与代码的关系曲线参见图8。

差分非线性(DNL)

差分非线性是指任意两个相邻编码之间所测得变化值与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线性可确保单调性。本DAC通过设计保证单调性。典型DNL与代码的关系曲线参见图11。

零代码误差

零代码误差衡量将零电平代码(0x000)载入DAC寄存器时的输出误差。理想情况下,输出应为0 V。输入的零代码误差始终为正值,因为在DAC和输出放大器中的失调误差的共同作用下,DAC输出不能低于0 V。零代码误差用mV表示。零代码误差曲线参见图14至图17。

满量程误差

满量程误差衡量将满量程代码(0x3FF)载入DAC寄存器时的输出误差。理想情况下,输出为 V_{DD} – 1 LSB。满量程误差用满量程范围的百分比(%FSR)表示。满量程误差曲线参见图15和图18。

增益误差

增益误差衡量DAC的量程误差,表示DAC传递特性的斜率与理想值之间的偏差,用% FSR表示。

零代码误差漂移

零代码误差漂移衡量零代码误差随温度的变化,用μV/℃ 表示。

增益温度系数

增益温度系数用来衡量增益误差随温度的变化,用ppm FSR/°C表示。

失调误差

失调误差是指传递函数线性区内V_{OUT}(实际)和V_{OUT}(理想)之间的差值,用mV表示。失调误差是通过将代码4载入DAC寄存器测得的。该值可以为正,也可为负。

直流电源抑制比(PSRR)

PSRR表示电源电压变化对DAC输出的影响大小,是指DAC 满量程输出的条件下 $V_{\rm OUT}$ 变化量与 $V_{\rm DD}$ 变化量之比,单位为dB。 $V_{\rm RFF}$ 保持在2 $V_{\rm N}$ 而 $V_{\rm DD}$ 的变化范围为±10%。

输出电压建立时间

输出电压建立时间是指对于一个¼至¾满量程输入变化, DAC输出建立为指定电平所需的时间。

数模转换毛刺脉冲

数模转换毛刺脉冲是DAC寄存器中的代码输入变化时注入模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的面积,用nV-sec表示,数字输入代码在主进位跃迁中改变1LSB(0x1FF至0x200)时进行测量。

数字馈诵

数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉冲,但在DAC输出未更新时进行测量。单位为nV-sec,测量数据总线上发生满量程编码变化时的情况,即全0至全1,反之亦然。

输出噪声频谱密度

噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平,然后测量输出端噪声。单位为nV/√Hz。噪声频谱密度曲线参见图22、图25和图26。内部基准电压源的噪声频谱密度曲线参见图21和图24。

乘法带宽

DAC内部的放大器具有有限的带宽,乘法带宽即是衡量该带宽。参考端的正弦波(DAC加载满量程代码)出现在输出端。乘法带宽指输出幅度降至输入幅度以下3dB时的频率。

总谐波失真(THD)

总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形式的差别。正弦波用作DAC的参考,而THD用来衡量DAC输出端存在的谐波。单位为dB。

基准电压温度系数(TC)

基准电压源TC衡量基准输出电压随温度的变化。基准电压源TC利用黑盒法计算,该方法将温度系数(TC)定义为基准电压输出在给定温度范围内的最大变化,用ppm/°C表示,计算公式如下:

$$TC = \left[\frac{V_{REFmax} - V_{REFmin}}{V_{REFnom} \times TempRange} \right] \times 10^{6}$$

其中:

 $V_{\it REFmax}$ 是在整个温度范围内测量的最大基准电压输出。 $V_{\it REFmin}$ 是在整个温度范围内测量的最小基准电压输出。 $V_{\it REFnom}$ 是标称基准输出电压2.5 $\rm V_{\it S}$

TempRange为额定温度范围: -40℃至+105℃。

工作原理

数模转换器

AD5310R/AD5311R是单通道、10位、串行输入、电压输出 DAC,内置2.5 V基准电压源,这些器件采用2.7 V至5.5 V电源供电。数据通过I²C串行接口或SPI接口以24位字格式写入AD5310R/AD5311R。

AD5310R/AD5311R内置一个上电复位电路,确保DAC输出上电至零电平。它们也有软件掉电模式,可以将典型功耗降至2 μ A(最大值)。

传递函数

内部基准电压源默认使能。需要外部基准电压源的用户可以使用AD568x系列。DAC的输入编码为直接二进制,理想输出电压为:

对于AD5310R,

$$V_{OUT}(D) = Gain \times V_{REF} \times \left[\frac{D}{1024}\right]$$

对于AD5311R,

$$V_{OUT}(D) = Gain \times V_{REF} \times \left[\frac{D}{1024}\right]$$

其中:

D是载入DAC寄存器的二进制编码的十进制等效值。 Gain是输出放大器的增益,默认设置为1。可使用控制寄存器中的增益选择位将其设置为1或2。

DAC架构

DAC架构由一个分段式串DAC和一个内部输出放大器构成。图37显示了内部功能框图。




图37. DAC通道架构框图

简化的分段式电阻串DAC结构如图38所示。载入DAC寄存器的代码决定串上连接到输出缓冲器的开关状态。 串中的各电阻具有相同的值R,因此串DAC必定是单调的。




图38. 简化电阻串结构

内部基准电压源

AD5310R/AD5311R内置一个2.5 V、2 ppm/°C基准电压源,满量程输出为2.5 V或5 V,具体取决于增益位的状态(参见表15)。

AD5310R/AD5311R的片内基准电压源在上电时开启,可以通过写入控制寄存器予以禁用。

内部基准电压由 V_{REF} 引脚提供。它经过内部缓冲,能够驱动高达50 mA的外部负载。

外部基准电压源

根据应用要求, V_{REF} 引脚可以配置为输入引脚,从而支持使用外部基准电压源。片内基准电压源在上电时默认开启。

将外部缓冲器连接到该引脚之前,需要写入控制寄存器以禁用内部基准电压源,参见"REF位"部分。

输出缓冲器

输出缓冲器采用输入/输出轨到轨缓冲器设计,最大输出电压范围为0 $V \subseteq V_{DD}$ 。增益位将分段式串DAC的增益设置为1或2,如表15所示。输出缓冲电压由 V_{REF} 、增益位、失调和增益误差决定。

输出缓冲器可以驱动10 nF电容与2 kΩ电阻的并联组合,如图34所示。如果需要更高的容性负载,必须在输出放大器与负载之间连接分流电阻。压摆率为0.7 V/μs, ¼到¾量程建立时间为5 μs。

串行接口

AD5310R SPI串行数据接口

AD5310R具有三线式串行接口(SYNC、SCLK和SDI),与串行外设接口(SPI)模式1和模式2兼容,并且与SPORT等完全同步接口兼容。典型写序列的时序图参见图3。有关SPI接口的更多信息,请参见AN-1248应用笔记。

写序列通过将SYNC线置为低电平来启动。来自SDI线的数据在SCLK的下降沿采样并进入输入移位寄存器。SYNC引脚必须保持低电平,直到从SDI引脚载入完整的数据字(16位,参见图3)。当SYNC变回高电平时,串行数据字按照表10中的说明解码。

SYNC必须在下一个写序列之前保持至少20 ns的高电平, 这样才能用SYNC下降沿启动下一个写序列。

经过16个下降时钟沿后,如果SYNC变为高电平,它将被解读为有效的写操作,前16位被载入输入移位寄存器。

如果SYNC在16个下降时钟沿之前变为高电平,则忽略该串行写操作,写序列被视为无效。

为了最大程度地降低功耗,建议所有串行接口引脚都在供 电轨附近操作。

菊花链模式兼容性

AD5310R支持菊花链配置,但因为没有SDO引脚,故而无法转发数据。要以菊花链模式连接AD5310R,每个链仅连接一个器件是可行的,并且AD5310R应当最后连接。

菊花链形式可以最大程度地减少控制IC的引脚数量要求。如图39所示,必须将一个封装的SDO引脚连接到下一个封装的SDI引脚。由于后续器件之间的线路存在传播延迟,因此可能需要延长时钟周期。默认情况下,菊花链配置模式禁用。若要使能,必须将控制寄存器的DCEN位设置为1(参见表11)。

当控制寄存器中的DCEN位使能时, AD5310R将任何长于24位的数据字视为有效帧,解码最后收到的24位,最后10个LSB为无关位。




图39. 菊花链连接




图40. 菊花链时序图

表10. SPI命令操作

[-	令位 :DB12	:]	数据位 [DB11:DB0] ¹											
С3	C2	C 1	CO	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	[DB1:DB0]	操作
0	0	0	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	XX	无操作(NOP)。无操作。
0	0	0	1	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0	XX	写入输入寄存器。
0	0	1	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	XX	更新DAC寄存器 (LDAC软件)
0	0	1	1	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0	XX	写入DAC和输入 寄存器。
0	1	0	0	DB9	DB8	DB7	DB6	DB5	DB4	0	0	0	0	00	写入控制寄存器。

¹X=无关位。

表11. 控制寄存器位

DB11	DB10	DB9	DB8	DB7	DB6
RESET	PD1	PDO	REF	GAIN	DCEN

AD5311R I²C串行数据接口

AD5311R具有一个双线式I²C兼容串行接口,这些器件可作为从机连接到I²C总线,受主机的控制。典型写序列的时序图参见图4。

AD5311R支持标准(100 kHz)和快速(400 kHz)数据传输模式。不支持10位寻址和广播寻址。

双线式串行总线协议按如下方式工作:

- 1. 当SDA线上发生高低转换而SCL处于高电平时,主机通过建立起始条件而启动数据传输。之后的字节是地址字节,由7位从机地址组成。与发送地址对应的从机地址通过在第9个时钟脉冲期间拉低SDA来做出响应(这称为应答位)。在这个阶段,在选定器件等待从移位寄存器读写数据期间,总线上的所有其它器件保持空闲状态。
- 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过串行总线发送。SDA线上的数据转换必须发生在SCL低电平期间,并且在SCL高电平期间保持稳定。
- 3. 读取或写入所有数据位之后,停止条件随即建立。在写入模式下,主器件在第10个时钟脉冲期间拉高SDA线,以建立停止条件。在读取模式下,主机会向第9个时钟脉冲发送不应答(即SDA线保持高电平)。主机在第10个时钟脉冲前将SDA线拉低,然后在第10个时钟脉冲期间拉高,以建立停止条件。

I²C地址

AD5311R有一个7位从机地址。五个MSB为10011。第二位 至最后一位为0,由A0地址引脚的状态和LSB设置。由于可 以更改A0硬连线,因此用户可将最多两个器件集成到一条 总线上,如表12所示。此外,该引脚可以在传输启动之前 更新,因此可以将该引脚连接到GPIO或多路复用器,从而 在同一条总线上使用多个器件。

表12. 器件地址选择

A0引脚连接	A0位	I ² C地址
GND	0	1001100
V_{LOGIC}	1	1001110

I²C写操作

写入AD5311R时,用户必须先设置启动条件和地址字节 (R/W=0),接着DAC通过拉低SDA做出应答,表示其已做 好接收数据准备,如图41所示。AD5311R需要一个命令字 节来控制DAC的各种功能(参见表13),以及DAC的两个数 据字节。所有这些数据字节都由AD5311R应答。随即出现 停止条件。写操作序列如图41所示。




图41. I²C写操作

表13.12C命令表1

命令字节			数据高字节		数据(氐字节			
DB7	DB6	DB5	DB4	[DB3:DB0]	[DB7:DB3]	[DB2:DB0]	[DB7:DB6]	[DB5:DB0]	操作
0	0	0	0	XXXX	XXXXX	XXX	XX	XXXXX	NOP: 无操作。
0	0	0	1	XXXX	DB9:DB5	DB:DB2	DB1:DB0	XXXXX	写入输入寄存器。
0	0	1	0	XXXX	XXXXX	XXX	XX	XXXXX	更新DAC寄存器(LDAC软件)
0	0	1	1	XXXX	DB9:DB5	DB4:DB2	DB1:DB0	XXXXX	写入DAC和输入寄存器。
0	1	0	0	XXXX	DB9:DB5	000	00	00000	写入控制寄存器。

¹X=无关位。

表14. 控制寄存器位

DB9	DB8	DB7	DB6	DB5
RESET	PD1	PDO	REF	GAIN

命令

写入输入寄存器

该寄存器允许预载入DAC寄存器的新值。从输入寄存器到DAC寄存器的传输可通过硬件、LDAC引脚或软件(使用命令2)触发。

若新数据载入DAC寄存器,则DAC寄存器将自动覆盖输入 寄存器的内容。

更新DAC寄存器

该命令将输入寄存器中的内容传送到DAC寄存器,并因此 而更新V_{OUT}引脚。串行写操作中包含的数据会被忽略。

此操作与软件LDAC等效。

写入DAC寄存器

完成写操作时,该命令更新DAC寄存器。输入寄存器自动 更新为DAC寄存器值。

写入控制寄存器

写入控制寄存器命令用于设置掉电和增益功能。它还用来 使能/禁用内部基准源以及执行软件复位。控制寄存器的各 位参见表14。

增益位(Gain)

Gain位选择输出放大器的增益。表15列出了输出电压范围 与该位状态的对应关系。

表15. Gain位

増益	输出电压范围
0	0V至V _{REF} (默认)
1	0V至2×V _{REF}

REF位

片内基准电压源在上电时默认开启。通过设置控制寄存器中的软件可编程位DB6,可以开启或关闭此基准电压源。 表16列出了该位的状态与工作模式的对应关系。

为降低功耗,如果器件被置于掉电模式,建议禁用内部基 准电压源。

表16. REF位

REF	基准电压源功能
0	基准电压源使能(默认)
1	基准电压源禁用

PD0和PD1位

AD5310R/AD5311R支持两种工作模式,通过写入控制寄存器可以选择工作模式。

正常模式下,输出缓冲器直接与Vour引脚相连。

掉电模式,输出缓冲器内部禁用,V_{OUT}引脚输出阻抗可以选择熟知的值,如表17所示。

表17. 工作模式

 工作模式	PD1	PD0
正常模式	0	0
掉电模式		
1 kΩ输出阻抗	0	1
100 kΩ输出阻抗	1	0
三态输出阻抗	1	1

掉电模式下,器件禁用输出缓冲器,但不禁用内部基准电 压源。为最大程度地降低功耗,建议禁用REF位。

内部基准电压源和输出缓冲器均禁用时,电源电流降至2 μA (5 V电源)。

图42显示了此输出级。




图42. 掉电模式下的输出级

掉电模式激活时,输出放大器关断。然而,除非内部基准电压源关断,否则偏置发生器、基准源和电阻串仍然开启。电源电流降至2 μ A(5 V电源)。DAC寄存器的内容不受关断模式的影响,且该模式下可更新DAC寄存器。当 V_{DD} =5 V时,退出掉电模式所需时间通常为4 μ s,在基准电压源禁用的情况下为600 μ s。

复位(Reset)

AD5310R/AD5311R的写入控制寄存器包含软件复位位,可将DAC寄存器复位至零电平,并将输入、DAC和控制寄存器复位至默认值。将控制寄存器的reset位设为1时,就会启动软件复位。软件复位完成时,reset位自动清0。

加载DAC(硬件LDAC引脚)

AD5310R/AD5311R有一个由输入寄存器和DAC寄存器组成的双缓冲接口。LDAC引脚将输入寄存器中的数据传送到DAC寄存器,输出因此而更新。

同步DAC更新(仅AD5311R)

写入输入寄存器时,如果LDAC引脚保持低电平,则DAC 寄存器、输入寄存器和输出在ACK位之前的最后一个SCL 下降沿更新,如图5所示。

异步DAC更新

LDAC在数据传送到器件时保持高电平。产生停止条件后,通过拉低LDAC可以更新DAC输出。输出DAC在LDAC引脚的下降沿更新。

若在访问器件期间发送脉冲至LDAC, 该脉冲将被忽略。


硬件RESET

RESET是一个低电平有效信号,用于将DAC输出设置为零电平,并将输入、DAC和控制寄存器设为默认值。RESET 必须保持75 ns的低电平才能完成该操作。当RESET信号变回高电平后,输出会保持零电平,直到写入新值。在RESET引脚为低电平期间,AD5310R/AD5311R会忽略任何新命令。

若RESET在上电时保持低电平,内部基准电压源将不能正确初始化,直到RESET引脚被释放为止。

AD5311R, I2C读操作


当回读AD5311R DAC的输入寄存器时,用户必须先写入地址字节(R/W=1),接着DAC通过拉低SDA做出应答,表示其已做好数据接收准备。然后,从DAC读取包含输入寄存器内容的两字节数据,如图43所示。主机发出NACK条件,后跟停止条件,以完成读操作序列。



热滞

热滞是指当温度从环境温度变冷再变热之后回到环境温度 时基准电压上出现的电压差。

热滞数据如图44所示。其测量条件是从环境温度+25°C变为-40°C,然后变为+105°C,最后回到环境温度+25°C。然后,测得两次环境温度下测量结果之间的偏差 V_{REF} (如图44中的实线所示)。接着,立即重复相同的温度变化和测量,其结果如图44中的虚线所示。



上电时序


由于有二极管来限制数字引脚和模拟引脚的顺从电压,因此必须先给GND供电,然后再向 $V_{\rm DD}$ 、 $V_{\rm OUT}$ 和 $V_{\rm LOGIC}$ 施加电压。否则,二极管将正偏,以致 $V_{\rm DD}$ 意外上电。理想的上电时序为GND、 $V_{\rm DD}$ 、 $V_{\rm LOGIC}$ 、 $V_{\rm REF}$,然后是数字输入。

布局布线指南

在任何注重精度的电路中,精心考虑电源和接地回路布局都有助于确保达到规定的性能。安装AD5310R/AD5311R所用的PCB应经过专门设计,使AD5310R/AD5311R位于模拟平面。

确保AD5310R/AD5311R具有足够大的10 μF电源旁路电容,与每个电源上的0.1 μF电容并联,并且尽可能靠近封装,最好是正对着该器件。10μF电容应为钽珠型电容。0.1 μF电容应具有低有效串联电阻(ESR)和低有效串联电感(ESI),如高频时提供低阻抗接地路径的普通陶瓷型电容,以便处理内部逻辑开关所引起的瞬态电流。

外形尺寸



订购指南

型号 ¹	分辨率(位)	温度范围	封装描述	封装选项	标识		
AD5310RBRMZ	10	-40°C至+105°C	10引脚 MSOP	RM-10	DJZ		
AD5310RBRMZ-RL7	10	-40°C至+105°C	10引脚 MSOP	RM-10	DJZ		
AD5311RBRMZ	10	-40°C至+105°C	10引脚 MSOP	RM-10	DJX		
AD5311RBRMZ-RL7	10	-40℃至+105℃	10引脚 MSOP	RM-10	DJX		

¹Z=符合RoHS标准的器件。