

## 产品特性

### EEMBC ULPBench™分数 – 245.5

#### 超低功耗活动和休眠模式

活动（全开模式）：< 30  $\mu$ A/MHz（典型值）<sup>1</sup>

灵活模式（内核处于休眠、外设模式）：< 300  $\mu$ A（典型值）

休眠模式（带 SRAM 保留）：< 750 nA（典型值）

关断模式（可选 RTC 活动）：< 60 nA（典型值）

### 集成 MPU 的 ARM® Cortex®-M3 处理器

串行线调试接口频率最高达 26 MHz

### 电源管理

单电源供电(VBAT)：1.74 V 至 3.6 V

内部产生的 1.2 V（典型值）域，可选的模式如下：

LDO+降压转换器可提高效率（可选）

仅 LDO

### 选项

带 ECC 的 128/256KB 嵌入式闪存<sup>2</sup>

从闪存执行时，4KB 高速缓存可降低运行功耗

64KB 可配置系统 SRAM，带奇偶校验和以下选项：

32K\_ISRAM+32K\_DSRAM、缓存关

28K\_ISRAM+32K\_DSRAM、4K\_CACHE

64K\_DSRAM、缓存关

60K\_DSRAM、4K\_CACHE

多达 32KB 的 SRAM，休眠模式下可保留内容

### 安防

硬件加密加速度计，支持 AES-128、AES-256 和 SHA-256

支持 ECB、CBC、CTR、CBC-MAC、CCM 和 CCM\*

真随机数发生器(TRNG)

用户代码保护

保护客户 IP 软件

防止重设器件

通过 UART 安全执行软件升级

### 安全

使用独立 32 kHz 片内振荡器的看门狗定时器

内置可编程发生器多项式的硬件 CRC

多奇偶校验位保护的 SRAM

通过自动中断实现 32 kHz LFX TAL 中的故障检测

ECC 保护嵌入式闪存

## 数字外设

3 个支持硬件流控制的 SPI 接口，可与传感器、无线电和转换器实现无缝接口

I<sup>2</sup>C 和 UART 接口

SPORT 用于与转换器和无线电本地接口

可编程 GPIO (LFCSP 封装有 44 个，WLCSP 封装有 36 个)

3 个支持 PWM 的通用定时器

1 个 RTC、1 个集成 SensorStrobe™ 的 FLEX\_RTC，用于对外部传感器进行精确的时间同步采样

可编程蜂鸣器

25 通道 DMA 控制器

用于每个外设的专用 DMA 通道

灵活的中断源，可从休眠中唤醒

四个外部中断、UART 和两个 RTC

## 时钟特性

26 MHz 时钟

片内振荡器

外部晶振

用作外部时钟的 SYS\_CLKIN

32 kHz 时钟

片内振荡器

低功耗晶振

具有可编程分频器的集成式 PLL

## 模拟外设

速率高达 1.8 MSPS 的一般管理 ADC

12 位 SAR

八个通道均为单端

数字比较器

高精度基准电压源

温度传感器

## 封装和温度范围

64 引脚 LFCSP、54 引脚 WLCSP 封装

工业温度范围

<sup>1</sup> 循环码。使能闪存和缓存。

<sup>2</sup> 闪存大小视产品而异（参见表 1）。

## 目录

|                        |    |                |    |
|------------------------|----|----------------|----|
| 概述.....                | 3  | ADC 规格.....    | 15 |
| ARM Cortex-M3 处理器..... | 3  | 闪存规格.....      | 15 |
| 存储器架构.....             | 4  | 绝对最大额定值.....   | 16 |
| 系统和集成特性.....           | 5  | ESD 灵敏度.....   | 16 |
| 片内外设特性.....            | 10 | 封装信息.....      | 16 |
| 开发支持.....              | 10 | 时序规格.....      | 17 |
| 其他信息.....              | 11 | MCU 测试条件.....  | 25 |
| 相关信号链.....             | 11 | 输出驱动电流.....    | 25 |
| 安全特性免责声明.....          | 11 | 环境条件.....      | 28 |
| 技术规格.....              | 12 | 引脚配置和功能描述..... | 29 |
| 工作条件.....              | 12 | 外形尺寸.....      | 33 |
| 电气特性.....              | 12 | 未来（规划）产品.....  | 34 |
| 系统时钟/定时器.....          | 14 |                |    |

## 概述

ADuCM302x 微控制器单元(MCU)是一款集成电源管理的超低功耗微控制器系统,可用于处理、控制和连接。该 MCU 系统基于 ARM Cortex-M3 处理器,由数字外设、嵌入式 SRAM 和闪存、模拟子系统(提供时钟、复位和电源管理功能)以及 ADC 子系统组成。关于 ADuCM302x 不同产品的特性比较,参见表 1。

表 1. 产品

| 产品型号      | 嵌入式闪存大小 |
|-----------|---------|
| ADuCM3027 | 128KB   |
| ADuCM3029 | 256KB   |

所有 ADuCM302x MCU 共有的系统特性包括:

- 高达 26 MHz 的 ARM Cortex-M3 处理器
- 多达 256KB 嵌入式闪存,带 ECC
- 可选 4KB 缓存(用以降低运行功耗)
- 64KB 系统 SRAM,带奇偶校验
- 电源管理单元(PMU)
- 多层高级微控制器总线结构(AMBA)总线矩阵
- 中央直接存储器访问(DMA)控制器

- 蜂鸣器接口
- SPORT、SPI、I<sup>2</sup>C 和 UART 外设接口
- 支持 AES 和 SHA256 加密硬件
- 实时时钟(RTC)
- 通用和看门狗定时器
- 可编程通用 I/O 引脚
- 内置可编程发生器多项式的硬件 CRC 计算器
- 上电复位(POR)和电源监控器(PSM)
- 12 位 SAR 型模数转换器
- 真正的随机数发生器(TRNG)

为支持低动态和休眠功耗管理,ADuCM302x MCU 提供一系列电源模式和功能,例如动态和软件控制的时钟门控与电源门控。

关于 ADuCM302x MCU 的详细信息,请参阅集成电源管理的 ADuCM302x 超低功耗 ARM Cortex-M3 MCU 硬件参考。

### ARM CORTEX-M3 处理器

图 1 所示 ARM Cortex-M3 内核为 32 位精简指令集计算机(RISC)。数据的长度可以是 8 位、16 位或 32 位。指令字的长度为 16 位或 32 位。




图 1. 功能框图

该处理器具有如下特性：

- Cortex-M3 架构
  - Thumb-2 指令集架构(ISA)技术
  - 三级流水线，带分支预测
  - 低延迟中断处理，带末尾连锁功能
  - 单周期乘法
  - 硬件除法指令
  - NVIC 中断控制器（64 个中断和 8 个优先级）
  - 两个断点和一个观察点（利用 Segger JLink 可提供无限软件断点）
- MPU
  - 带子区和后台区域的八区域 MPU
  - 可编程时钟发生器单元
- 可配置以支持超低功耗运行
  - 深度睡眠模式，动态电源管理
  - 可编程时钟发生器单元

### ARM Cortex-M3 存储器子系统

ADuCM302x 的存储器映射是以 ARM 出品的 Cortex-M3 型号为基础的。通过保留标准化存储器映射，在不同 M3 平台上移植应用程序变得更轻松。

ADuCM302x 应用程序开发通常是基于跨越多个代码/ SRAM 区域的存储器模块。通过内部 SRAM 和内部闪存提供了充足的内置存储器。

### 代码区域

此区域 (0x0000 0000 至 0x0003 FFFF) 中的访问操作由内核执行，目标是存储器和缓存资源。

### SRAM 区域

此区域 (0x2000 0000 至 0x2004 7FFF) 中的访问操作由 ARM Cortex-M3 内核执行。另外，内核的 SRAM 区域可以充当应用程序的数据区。

- **内部SRAM数据区域。**此空间可以包含读/写数据。内部SRAM可以按32K字节块划分为代码和数据(M3间中的SRAM区域)。对该区域的访问速率为内核时钟速率，无等待状态。支持M3内核进行读/写访问，支持系统设备进行读/写DMA访问。通过Cortex-M3平台中的全局独占访问监控器支持独占存储器访问。
- **系统 MMR。**该区域中驻留着各种系统 MMR。

### 系统区域

此区域 (0xE000 0000 至 0xF7FF FFFF) 中的访问操作由 ARM Cortex-M3 内核执行，并在 Cortex-M3 平台内部进行处理。

- **CoreSight ROM。**ROM表条目指向处理器的调试器件。
- **ARM APB外设。**此空间由ARM定义，占据着SYS区域 (0xE000 0000 至 0xE004 0000) 底部的256K/128K字节(视所用器件而定)。此空间支持M3内核对ARM内核的内部外设 (SCS、NVIC、WIC) 和CoreSight ROM进行读/写访问。系统DMA无法访问。

### 存储器架构

ADuCM302x MCU的内部存储器如图2所示。它有多达256KB的嵌入式闪存用于存储程序代码和非易失性数据，32KB的数据专用SRAM，以及32KB的可配置为指令或数据的SRAM。

### SRAM 区域

该存储器空间含有必须实时访问的应用程序指令和字面(常数)数据。支持ARM Cortex-M3内核进行读/写访问，支持系统外设进行读/写DMA访问。支持字节、半字和字访问。

SRAM分为32KB数据SRAM和32KB指令SRAM。如果未使能指令SRAM，则其相关的32K字节可映射为数据SRAM，得到64KB的数据SRAM。

所有SRAM存储器均提供奇偶校验位错误检测(可选)。每个32位字对应两个奇偶校验位。

当缓存控制器使能时，4KB的指令SRAM保留用作缓存存储器。

在休眠模式下，最多可以保留32KB SRAM内容：

- 在32KB指令SRAM中，可选择保留16KB
- 在32KB数据SRAM中，可选择保留8KB或16KB
- 当指令SRAM用作数据SRAM时，所有32KB可以按8KB的步长加以保留

### 存储器映射寄存器(外设控制/状态)

关于包含存储器映射寄存器的地址空间，请参阅图2。这些寄存器提供MCU片内外设的控制和状态。

### 闪存

ADuCM302x MCU内置128K到256K字节的嵌入式闪存，其可通过闪存控制器进行访问。关于每种产品提供的存储器，参见表1。闪存控制器与缓存控制器相耦合。闪存控制器中实现了一种预取机制来优化代码性能。

闪存写操作受锁眼机制支持，即对存储器映射寄存器执行APB写操作。闪存控制器支持基于DMA的锁眼写操作。




图 2. ADuCM302x 存储器映射

就闪存完整性而言，器件支持：

- 固定用户密钥，这是执行受保护命令（包括批量擦除和页擦除）所需要的。
- 可选且用户可定义的用户故障分析密钥（FAA 密钥）。如果设置，那么 ADI 工作人员执行故障分析时可能需要此密钥。
- 可选且用户可定义的用户可访问存储器写保护。
- 可选 8 位纠错码(ECC)。此码可通过用户代码使能（默认禁用）。

### 缓存控制器

ADuCM302x 系列具有可选的 4KB 指令缓冲。在某些应用中，与直接利用闪存相比，使能缓存并执行代码可降低功耗。当缓存控制器使能时，4KB 的指令 SRAM 保留用作缓存存储器。休眠模式下不保留缓存内容。

### 系统和集成特性

ADuCM302x MCU 有多种特性可简化系统集成。

### 复位

有四类复位：外部复位、上电复位、看门狗超时复位和软件系统复位。软件系统复位是 Cortex 内核的一部分。

硬件复位通过切换SYS\_HWRST引脚来执行。

### 引导

该 MCU 支持两种引导模式：从内部闪存引导和通过 UART 下载升级软件。

表 2. 引导模式

| 引导模式 | 描述             |
|------|----------------|
| 0    | UART 下载模式。     |
| 1    | 闪存引导。从集成的闪存引导。 |

### 电源管理

ADuCM302x MCU 集成电源管理系统，可优化性能并延长器件的电池寿命。


电源管理系统含有：

- 集成 1.2 V LDO 和可选降压调节器
  - 集成电源开关，实现休眠模式下的低待机电流
- 其他电源管理特性包括：
- 用于活动模式的自定义时钟选通
  - 电源选通可降低休眠/关断模式下的漏电流

- 灵活的睡眠模式
- 不保留数据的关断模式
- 可选的高效率降压转换器，可降低功耗
- 集成低功耗振荡器

下列特性可用于电源管理和控制：

- 全开模式：关于活动模式功耗的详细信息，请参阅表 6
- 低功耗模式：
  - 如果使用内部振荡器或外部唤醒源，则会降低漏电流
  - 关于低功耗模式的信息，请参阅表 7
- 采用单电源（例如 CR2032）时，电压范围为 1.74 V 至 3.6 V
- 焊盘 I/O 直接由电池驱动。休眠模式下可保留 I/O 配置和引脚状态
- 由外部中断(GPIO)和 RTC 唤醒
- 可选高功率降压转换器支持 1.2 V 全开模式，仅供 MCU 使用。关于建议的外部电路，请参阅图 3



**Note:** For designs in which the optional buck is not used, the following pins must be left unconnected—VDCDC\_CAP1P, VDCDC\_CAP1N, VDCDC\_OUT, VDCDC\_CAP2P, and VDCDC\_CAP2N.

图 3. 使能降压的设计

## 功耗模式

PMU 提供针对 ADuCM302x MCU 功耗模式的控制，允许 ARM Cortex-M3 控制时钟和电源选通以降低动态功耗和休眠功耗。

有多种功耗模式可用。每种模式都可以降低功耗，不过功能也会相应地减少。

- 活动模式：所有外设均可使能。通过优化时钟管理来管理活动功耗。
- 灵活模式：内核通过时钟选通，但系统其余部分处于活跃状态。此模式下无法执行任何指令，但可在外设和存储器之间继续进行 DMA 传输。
- 休眠模式：此模式提供可配置的 SRAM 和端口引脚保留、有限的唤醒中断和（可选）活动 RTC。
- 关断模式：此模式是程度最深的睡眠模式，所有数字和模拟电路均关断，可从四种可能的唤醒源唤醒。此模式下可使能 RTC（可选），器件可由 RTC 中断周期性唤醒。

## 安全特性

该 MCU 提供了软硬件相结合的多种保护机制，可在安全模式下阻止对器件的访问，在开放模式下允许访问。这些机制包括密码保护的从机引导模式(UART)，以及密码保护的 SWD 调试接口。

- 有些机制可防止未经授权的用户通过外部接口读取器件内容（闪存、SRAM、CPU 寄存器和外设寄存器），这称为读保护。
- 还可以防止他人用未经授权的代码对器件进行在线重新编程，这称为在线写保护。



### 警告

本产品内置安全特性，可保护嵌入式非易失存储器内容并防止执行未经授权的代码。当订购方或后续接收方使能该器件的安全特性后，ADI公司对退回器件执行故障分析的能力会受到限制。关于该器件的故障分析限制详情，请联系ADI公司。

器件可配置为无保护、读保护、读和在线写保护。没有必要提供无读保护的在线写保护。



### 加密加速器

加密加速器是一个 32 位 APB DMA 外设。有两个 32 位缓冲器用于数据 I/O 操作。这些缓冲器分 4 次数据访问读入或读出 128 位。支持从大到小和从小到大的数据格式，并支持以下模式：

- ECB 模式：AES 模式
- CTR 模式：计数器模式
- CBC 模式：密码块链接模式
- MAC 模式：消息认证代码模式
- CCM/CCM\* 模式：密码块链接—消息认证代码模式
- SHA-256 模式

### 真随机数发生器(TRNG)

运行期间，当需要非确定性值时，例如检验通信是否安全或生成加密信道所用密钥时，可使用 TRNG。该发生器可多次运行以产生足够多的位数，满足目标操作的强度要求。真随机数发生器可用来为确定性随机位发生器提供种子。

### 可靠性和鲁棒性特性

该 MCU 提供了多种特性来增强或者帮助实现一定程度的系统安全性和可靠性。虽然安全性水平主要由系统考虑因素决定，但下列特性有助于增强鲁棒性：

- **支持 ECC 的闪存。**可将整个闪存阵列保护起来以校正每 64 位闪存数据的单位错误或检测双位错误。
- **多奇偶校验位保护的 SRAM。**在 MCU 的 SRAM 和缓存空间中，每个字都受多奇偶校验位保护，可检测随机软错误。
- **软件看门狗。**片内看门狗定时器可以对 ADuCM302x 内核提供基于软件的监控。

### 循环冗余校验(CRC)加速器

CRC 加速器计算存储块的 CRC。确切存储位置可以是 SRAM 中、闪存中或存储器映射寄存器的任意组合。CRC 加速器生成一个校验和，可将其与预期签名值进行比较。

CRC 的主要特性如下：

- 为数据块生成 CRC 签名
- 支持多达 32 位的可编程多项式长度
- 一次处理 32 位数据
- 支持 MSB 优先和 LSB 优先的 CRC 实现
- 各种数据镜像功能

- 初始种子由用户编程
- 使用 DMA 控制器（存储器到存储器传输）进行数据传输以减轻 MCU 负荷

### 可编程 GPIO

ADuCM302x MCU 的 LFCSP/WLCSP 封装分别有 44/36 个 GPIO 引脚，其中大部分引脚具有多项通过用户代码定义的可配置功能。它们可配置为输入/输出，并具有可编程上拉电阻。所有 I/O 引脚都在全电源电压范围内可用。

在省电模式下，GPIO 引脚维持原来状态。复位时，它们处于三态。

### 定时器

ADuCM302x MCU 有三个通用定时器和一个看门狗定时器。

#### 通用定时器

ADuCM302x MCU 有三个相同的通用定时器，每个定时器都有一个 16 位递增/递减计数器。递增/递减计数器可采用四个用户可选时钟源之一提供时钟。选定时钟源可通过 1、16、64 或 256 预分频器进行向下分频处理。

#### 看门狗定时器

看门狗定时器是 16 位递减定时器，带可编程预分频器。预分频器源是可选的，分频系数有 1、16 和 256 三种。看门狗定时器由 32 kHz 片内振荡器(LFOSC)提供时钟，用于从非法软件状态恢复到正常状态。看门狗定时器需要周期性服务来防止其强制执行 MCU 复位或中断操作。

### ADC (模数转换器) 子系统

ADuCM302x MCU 集成一个多达 8 个外部通道的 12 位 ADC。转换可以在单次或自动循环模式下进行。在单次模式下，可配置 ADC 以选择其中一个通道，在该特定通道上执行转换。自动循环模式可降低采样和读取各通道寄存器的 MCU 开销。ADC 还可以利用专用通道来检测温度和测量电池电压。在自动循环模式下，不能通过外部通道来执行温度检测和电池监控。

它有一个数字比较器，以便在 ADC 输入高于或低于一个可编程阈值时触发中断。ADC0\_VIN0、ADC0\_VIN1、ADC0\_VIN2 和 ADC0\_VIN3 输入通道可以配合该数字比较器使用。

ADC 可在 DMA 模式下使用，将 ADC 结果直接移入 SRAM，从而降低 MCU 开销；当所需数量的 ADC 转换结果已完全录入存储器时，仅置位一个中断。

ADC 子系统的主要特性如下：

- 12 位分辨率
- 可编程 ADC 更新速率范围：10 KSPS 至 1.8 MSPS
- 集成输入复用器，支持多达 8 个通道
- 支持温度检测
- 支持电池监控
- 软件可选的片内基准电压生成—1.25 V 和 2.5 V
- 软件可选的内部或外部基准电压源
- 自动循环模式：能够自动选择一系列输入通道进行转换
- 均值功能：可以求取单通道或多通道上最多 256 个样本的转换数据的平均值
- 报警功能：用于 ADC0\_VIN0、ADC0\_VIN1、ADC0\_VIN2 和 ADC0\_VIN3 通道的内部数字比较器如果数字比较器检测到 ADC 结果高于或低于用户定义的阈值，则会产生一个中断
- 支持专用 DMA 通道
- 每个通道（包括温度传感器和电池监控）都有自己的转换结果数据寄存器

## 时钟

ADuCM302x MCU 提供如下时钟选项：

- 26 MHz
  - 内部振荡器 - HFOSC (26 MHz)
  - 外部晶振 - HFXTAL (26 或 16 MHz)
  - GPIO 时钟输入 - SYS\_CLK\_IN
- 32 kHz
  - 内部振荡器 - LFOSC
  - 外部晶振 - LFXTAL
  - 外部时钟输入 - LFXTAL

时钟选项可通过软件配置，但有以下例外：

- 在使用内部降压调节器的情况下，不能禁用 HFOSC
- 即便使用 LFXTAL，也不能禁用 LFOSC

## 实时时钟

ADuCM302x MCU 有两个实时时钟模块—RTC0 和 RTC1（也称为 FLEX\_RTC）。这些时钟模块共享一个低功耗晶振电路，搭配 32,768 Hz 外部晶振使用。

RTC 有报警功能，当设置的报警值与 RTC 计数一致时，它会中断内核。通过软件使能和配置 RTC，并将计数与一天内的时间联系起来。

RTC 还有数字调整能力，允许以固定间隔正向或反向调节 RTC 计数。

FLEX\_RTC 通过输出比较引脚(OPC)支持一个独特的功能 SensorStrobe。利用该功能，ADuCM302x MCU 在某些功耗模式（包括休眠模式）下可用作可编程时钟发生器。这样，外部传感器可以将其时域交由 ADuCM302x MCU 控制，因为 OPC 可以从 FLEX\_RTC 输出一个可编程分频频率，其分辨率最高可达 30.7  $\mu$ s。传感器和 MCU 处于同步状态，因而不需要再对数据进行采样以对准其时间。

若不使用此功能：

- 外部传感器使用其自己的 RC 振荡器（典型偏差大约为 $\pm 30\%$ ）。MCU 必须采样数据，并在使用之前在 MCU 的时域上对数据再次采样。

或者

- MCU 保持较高功耗状态，驱动传感器侧的每次数据转换。

此特性允许 ADuCM302x MCU 长时间处于较低功耗状态，还能避免不必要的数据处理，从而延长最终产品的电池寿命。

RTC0 和 RTC1 (FLEX\_RTC)的主要区别如表 3 所示。



表 3. RTC 特性

| 特性          | RTC0  | RTC1 (FLEX_RTC)  |
|-------------|---|--|
| 时基分辨率 (预分频) | 以 1 Hz 的频率计数时间 (单位为秒)。运行时, 始终预分频到 1 Hz (例如分频比为 32,768), 并始终以秒为单位计数实际时间。 | 时钟的预分频比可以是 2 的 0 次幂到 15 次幂。它可以用这 16 种可能的预分频设置之一为单位计数时间。例如, 时钟的预分频比可以是 1、2、4、8、...、16384 或 32768。   |
| 唤醒定时器       | 唤醒时间以秒为单位。  | 支持分辨率低至 30.7 $\mu$ s 的报警时间, 即时间可以指定为一个 32 kHz 时钟周期。  |
| 报警器数目       | 仅一个报警器。使用一个绝对的非重复报警时间, 单位为秒。  | 两个报警器。一个绝对报警时间和一个每 60 个预分频时间单位重复一次的周期报警。   |
| 输出比较        | N/A   | 输出比较是 RTC 中的一个报警功能, 它导致输出脉冲通过 GPIO 发送到外部器件, 指令该器件在特定时间执行测量或某种操作。输出比较事件安排在相对于 RTC 实时计数的特定目标时间发生。活动、灵活和休眠模式下均可使能输出比较。  |
| 输入捕捉        | N/A   | 当外部器件通过在一个 GPIO 输入上的迁跃向 ADuCM302x MCU 表示发生某一事件时, 输入捕捉功能获取 RTC 实时计数的快照。通常, 输入捕捉事件由此类器件上的自主测量或操作触发, 然后告知 ADuCM302x MCU, RTC 必须获取对应该事件的时间快照。获取此快照可能唤醒 ADuCM302x MCU, 引起其 CPU 中断。CPU 随后可以在输入捕捉事件发生的那一个 32 kHz 周期上从 RTC 获得信息。 |

## 蜂鸣器驱动器

ADuCM302x MCU 集成一个蜂鸣器音频驱动器。

ADuCM302x MCU 中的蜂鸣器驱动器模块生成具有可编程频率的差分方波。它驱动外部压电声音元件；该元件的两个端点与差分方波输出端相连。

蜂鸣器驱动器由可输出 8 kHz 至大约 0.25 kHz 频率的模块组成。它采用独立的固定 32 kHz 时钟源，该时钟源不受系统时钟变化的影响。

定时器允许 4 ms 至 1.02 s 的可编程音持续时间，增量为 4 ms。单音（脉冲）和多音（序列）模式提供多样化的回放选项。

在序列模式下，蜂鸣器可编程设置为播放从 1 到 254（2 到 508 音）的任意数量音对，或者编程设置为持续播放（直到用户停止）。提供中断，以便指示任何蜂鸣的起始与终止、序列终止或序列接近完成。

## 调试能力

ADuCM302x MCU 支持串行线调试。

## 片内外设特性

该 MCU 包括丰富的外设，它们通过多条并行高带宽总线连接到内核，提供灵活的系统配置和出色的整体系统性能（参见图 1）。

该 MCU 含有高速串行端口，用于灵活管理片内外设或外部来源中断事件的中断控制器，以及根据不同应用情况调整 MCU 和系统的性能与功耗特性的电源管理控制功能。

## 串行端口(SPORT)

ADuCM302x MCU 提供两个单向半 SPORT 或一个双向全 SPORT。利用同步串行端口，MCU 可以低成本地连接到各种数字和混合信号外设，如 ADI 公司的音频编解码器、ADC 和 DAC。这些串行端口由两条数据线、一条时钟线和一条帧同步线组成。数据线可以编程为发送或接收数据，各数据线有一个专用 DMA 通道。

串行端口数据可以通过专用 DMA 通道自动写入和读取片内存储器/外部存储器。帧同步和时钟共享。某些 ADC/DAC 的转换过程需要两个控制信号。为了与此类器件接口，须提供一个额外信号(SPT\_CONV)。要使用此信号，请使能定时器使能模式。在该模式下，模块内部的 PWM 定时器用于生成可编程 SPT\_CONV 信号。

串行端口有两种工作模式：

- 标准 DSP 串行模式
- 定时器使能模式

## 串行外设接口(SPI)端口

ADuCM302x MCU 提供三个 SPI。SPI 是一种工业标准全双工同步串行接口，允许 8 位数据的同步发送和同时接收。SPI 有两个 DMA 通道可与 DMA 控制器接口。一个 DMA 通道用于发送，另一个用于接收。该 MCU 上的 SPI 简化了与外部串行闪存器件的接口。

SPI 具有如下特性：

- 串行时钟相位模式和串行时钟极性模式
- 回送模式
- 连续和重复传输模式
- “线或”输出模式
- 用于半双工操作的读取命令模式（先发送再接收）
- 读取命令模式支持流控制
- 读取命令模式支持 3 引脚 SPI
- 支持多条 CS 线
- 支持 CS 软件覆盖

## UART 端口

ADuCM302x MCU 提供一个全双工 UART 端口，它与 PC 标准 UART 完全兼容。UART 端口提供一个简化的 UART 接口用于连接其他外设或主机，支持全双工、DMA、异步串行数据传输。UART 端口支持 5 到 8 个数据位，以及无校验、偶校验和奇校验。帧由一个、一个半或两个停止位终止。

## I<sup>2</sup>C

I<sup>2</sup>C 总线外设有两个引脚用于数据传输。SCL 为串行时钟引脚，SDA 为串行数据引脚。这些引脚配置为“线与”格式，支持在多主机系统中进行仲裁。可配置主机产生串行时钟。频率由用户在串行时钟分频寄存器中设置。主机通道经过设置，可以在快速模式(400 kHz)或标准模式(100 kHz)下工作。

## 开发支持

ADuCM302x MCU 的开发支持包括文档、评估硬件和开发软件工具。

## 文档

集成电源管理的 ADuCM302x 超低功耗 ARM Cortex-M3 MCU 硬件参考详细说明了 ADuCM302x MCU 各模块的功能，包括电源管理、时钟、存储器和外设。

## 硬件

ADuCM3029 EZ-KIT<sup>®</sup> 可用于构建采用 ADuCM302x MCU 的用户传感器配置原型。

## 软件

ADuCM3029 EZ-KIT 包含面向 ADuCM302x MCU 的完整开发和调试环境。ADuCM302x MCU 的电路板支持包 (BSP) 采用针对 ARM 的 IAR Embedded Workbench 作为其开发环境。

该 BSP 还含有能感知操作系统(OS)的驱动程序和实例代码, 支持器件上的全部外设, 包括 SPI 和 I<sup>2</sup>C。

## 其他信息

下列描述 ADuCM302x MCU 的文件可以通过 ADI 公司办事处申请, 或者查看 ADI 公司网站上的电子版本:

- *集成电源管理的 ADuCM302x 超低功耗 ARM Cortex-M3 MCU 硬件参考*
- *集成电源管理的 ADuCM3027/ADuCM3029 超低功耗 ARM Cortex-M3 MCU 异常表*

本文档描述 ADuCM302x MCU 的 ARM Cortex-M3 内核和存储器架构, 但不提供 ARM 处理器的详细编程信息。有关 ARM 处理器编程的更多信息, 请访问 ARM 信息中心网页:

与 ARM Cortex-M3 处理器编程相关的文档有:

- *ARM Cortex-M3 器件通用用户指南*
- *ARM Cortex-M3 技术参考手册*

## 相关信号链

信号链指一系列信号调理电子器件, 它们相继接收输入 (通过采样实时现象获得的数据或存储的数据), 信号链一部分的输出作为下一部分的输入。信号处理应用常常使用信号链来采集和处理数据, 或者根据对实时现象的分析应用系统控制。

ADI 公司提供能够完美配合工作的信号处理器件来简化信号处理系统的开发。[www.analog.com](http://www.analog.com) 网站提供了一款工具, 用于查看特定应用与相关器件之间的关系。

参考电路 Circuits from the Lab® 网站

(<http://www.analog.com/circuits>) 的应用信号链页面提供如下内容:

- 各种电路类型和应用的信号链电路图
- 各信号链中的器件均有选型指南和应用信息链接
- 采用最佳设计技术的参考设计

## 安全特性免责声明

据我们所知, 当按照数据手册和硬件参考手册的规定使用时, 安全特性能够提供安全的代码和数据保护实现方法。然而, ADI 公司不保证该技术绝对安全。因此, ADI 公司特此声明, ADI 公司并未明示或默示保证安保特性无法被破坏、削弱或以其它方式绕过; 对于数据、信息、财产、知识产权的损失、毁坏或泄漏, ADI 公司概不负责。

## 技术规格

有关产品规格的信息，请联系 ADI 公司代表。

### 工作条件

表 4. 工作条件

| 参数              | 条件       | 最小值   | 典型值 | 最大值  | 单位                 |
|-----------------|----------|---|-----|------|--------------------|
| $V_{BAT}^{1,2}$ | 外部电池电源电压 | 1.74  | 3.0 | 3.6  | V                  |
| $V_{IH}$        | 高电平输入电压  | $V_{BAT} = 3.6\text{ V}$                                    |     |      | V                  |
| $V_{IL}$        | 低电平输入电压  | $V_{BAT} = 1.74\text{ V}$                                   |     | 0.45 | V                  |
| $V_{BAT\_ADC}$  | ADC 电源电压 | 1.74  | 3.0 | 3.6  | V                  |
| $T_J$           | 结温       | $T_{AMBIENT} = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$ |     | 85   | $^{\circ}\text{C}$ |

<sup>1</sup> 即使不使用相关功能，该电压也必须存在。

<sup>2</sup> 值适用于 VBAT\_ANA1、VBAT\_ANA2、VBAT\_DIG1 和 VBAT\_DIG2 引脚。

### 电气特性

表 5. 电气特性

| 参数            | 条件        | 最小值   | 典型值  | 最大值 | 单位            |
|---------------|-----------|---|------|-----|---------------|
| $V_{OH}^1$    | 高电平输出电压   | $V_{BAT} = \text{最小电压}$ , $I_{OH} = -1.0\text{ mA}$     |      |     | V             |
| $V_{OL}^1$    | 低电平输出电压   | $V_{BAT} = \text{最小电压}$ , $I_{OL} = 1.0\text{ mA}$      |      | 0.4 | V             |
| $I_{IHPU}^2$  | 高电平输入电流上拉 | $V_{BAT} = \text{最大电压}$ , $V_{IN} = \text{最大 } V_{BAT}$ | 0.01 | 1   | $\mu\text{A}$ |
| $I_{ILPU}^2$  | 低电平输入电流上拉 | $V_{BAT} = \text{最大电压}$ , $V_{IN} = 0\text{ V}$         |      | 100 | $\mu\text{A}$ |
| $I_{OZH}^3$   | 三态漏电流     | $V_{BAT} = \text{最大电压}$ , $V_{IN} = \text{最大 } V_{BAT}$ | 0.01 | 1   | $\mu\text{A}$ |
| $I_{OZL}^3$   | 三态漏电流     | $V_{BAT} = \text{最大电压}$ , $V_{IN} = 0\text{ V}$         | 0.01 | 1   | $\mu\text{A}$ |
| $I_{OZLPU}^4$ | 三态漏电流上拉   | $V_{BAT} = \text{最大电压}$ , $V_{IN} = 0\text{ V}$         |      | 100 | $\mu\text{A}$ |
| $I_{OZHPU}^4$ | 三态漏电流上拉   | $V_{BAT} = \text{最大电压}$ , $V_{IN} = \text{最大 } V_{BAT}$ |      | 1   | $\mu\text{A}$ |
| $I_{OZLPD}^5$ | 三态漏电流下拉   | $V_{BAT} = \text{最大电压}$ , $V_{IN} = 0\text{ V}$         |      | 1   | $\mu\text{A}$ |
| $I_{OZHDP}^5$ | 三态漏电流下拉   | $V_{BAT} = \text{最大电压}$ , $V_{IN} = \text{最大 } V_{BAT}$ |      | 100 | $\mu\text{A}$ |
| $C_{IN}$      | 输入电容      | $T_J = 25^{\circ}\text{C}$                              | 10   |     | pF            |

<sup>1</sup> 适用于输出和双向引脚：P1\_10、P0\_10、P0\_11、P1\_2、P1\_3、P1\_4、P1\_5、P2\_1、P0\_13、P0\_15、P1\_0、P1\_1、P1\_15、P2\_0、P0\_12、P2\_11、P1\_6、P1\_7、P1\_8、P1\_9、P0\_0、P0\_1、P0\_2、P0\_3、P0\_6、P0\_7、P2\_4、P2\_10、P0\_4、P0\_5、P0\_14、P2\_2、P1\_14、P1\_13、P1\_12、P1\_11、P0\_8 和 P0\_9。

<sup>2</sup> 适用于含上拉电阻的输入引脚：SYS\_HWRST。

<sup>3</sup> 适用于三态引脚：P1\_10、P0\_10、P0\_11、P1\_2、P1\_3、P1\_4、P1\_5、P2\_1、P0\_13、P0\_15、P1\_0、P1\_15、P2\_0、P0\_12、P2\_11、P1\_6、P1\_7、P1\_8、P1\_9、P0\_0、P0\_1、P0\_2、P0\_3、P2\_4、P2\_10、P0\_4、P0\_5、P0\_14、P2\_2、P1\_14、P1\_13、P1\_12、P1\_11、P0\_8 和 P0\_9。

<sup>4</sup> 适用于含上拉电阻的三态引脚：P1\_10、P0\_10、P0\_11、P1\_2、P1\_3、P1\_4、P1\_5、P2\_1、P0\_13、P0\_15、P1\_0、P1\_15、P2\_0、P0\_12、P2\_11、P1\_6、P1\_7、P1\_8、P1\_9、P0\_0、P0\_1、P0\_2、P0\_3、P2\_4、P2\_10、P0\_4、P0\_5、P0\_14、P2\_2、P1\_14、P1\_13、P1\_12、P1\_11、P0\_8、P0\_9、P0\_7 和 P1\_1。

<sup>5</sup> 适用于含下拉电阻的三态引脚：P0\_6。

电源电流

表 6 和表 7 列出了  $V_{BAT}$  的电源电流。

表 6. 活动模式— $V_{BAT} = 3.0V$  时的功耗

| 模式/条件  | 降压器使能/禁用 | 典型值 <sup>1</sup> | 最大值 <sup>2</sup> | 单位 |
|--|----------|------------------|------------------|----|
| 活动模式：从闪存执行代码 <sup>3</sup> ，缓存使能<br>外设时钟关，HCLK = 6.5 MHz              | 使能       | 0.40             | —                | mA |
| 活动模式：从闪存执行代码 <sup>4</sup> ，缓存使能<br>外设时钟关，HCLK = 26 MHz               | 使能       | 0.98             | 1.29             | mA |
|  | 禁用       | 1.75             | 2.38             | mA |
| 活动模式：从闪存执行代码 <sup>4</sup> ，缓存禁用<br>外设时钟关，HCLK = 26 MHz               | 使能       | 1.28             | 1.64             | mA |
|  | 禁用       | 2.34             | 3.0              | mA |
| 活动模式：从SRAM执行代码 <sup>4</sup><br>外设时钟关，HCLK = 26 MHz                   | 使能       | 0.95             | 1.36             | mA |
|  | 禁用       | 1.78             | 2.48             | mA |
| 活动模式：从闪存执行代码 <sup>4</sup> ，缓存使能<br>外设时钟开，HCLK = 26 MHz，PCLK = 26 MHz | 使能       | 1.08             | 1.43             | mA |
|  | 禁用       | 1.99             | 2.67             | mA |
| 活动模式：从闪存执行代码 <sup>4</sup> ，缓存禁用<br>外设时钟开，HCLK = 26 MHz，PCLK = 26 MHz | 使能       | 1.37             | 1.78             | mA |
|  | 禁用       | 2.55             | 3.29             | mA |
| 活动模式：从SRAM执行代码 <sup>4</sup><br>外设时钟开，HCLK = 26 MHz，PCLK = 26 MHz     | 使能       | 1.08             | 1.49             | mA |
|  | 禁用       | 2.03             | 2.74             | mA |
| 灵活模式：外设时钟关   | 使能       | 0.3              | 0.67             | mA |
|  | 禁用       | 0.52             | 1.11             | mA |
| 灵活模式：外设时钟开，PCLK = 26 MHz   | 使能       | 0.39             | 0.80             | mA |
|  | 禁用       | 0.7              | 1.38             | mA |

<sup>1</sup>  $T_j = 25^\circ\text{C}$ 。

<sup>2</sup>  $T_j = 85^\circ\text{C}$ 。

<sup>3</sup> 执行的代码是在连续环中生成质数，HFOSC 为系统时钟源。

<sup>4</sup> 执行的代码是在连续环中生成质数，HFOSC 为系统时钟源。

表 7. 低功耗模式<sup>1</sup>— $V_{BAT} = 3.0V$  时的功耗

| 模式 | 条件  | -40°C<br>典型值 | 25°C<br>典型值 | 85°C<br>典型值 | 85°C<br>最大值 | 单位            |
|----|---|--------------|-------------|-------------|-------------|---------------|
| 休眠 | RTC 1和RTC 0禁用，保留8KB SRAM保留，LFXTAL关                          | 待定           | 0.75        | 待定          | 待定          | $\mu\text{A}$ |
|    | RTC 1和RTC 0禁用，保留16KB SRAM保留，LFXTAL关                         | 待定           | 0.77        | 待定          | 待定          | $\mu\text{A}$ |
|    | RTC 1和RTC 0禁用，保留24KB SRAM保留，LFXTAL关                         | 待定           | 0.79        | 待定          | 待定          | $\mu\text{A}$ |
|    | RTC 1 和 RTC 0 禁用，保留 32KB SRAM 保留，LFXTAL 关                   | 待定           | 0.81        | 待定          | 待定          | $\mu\text{A}$ |
|    | RTC 1使能，保留8KB SRAM，LFOSC用作RTC1的时钟源                          | 待定           | 0.78        | 待定          | 待定          | $\mu\text{A}$ |
|    | RTC 1使能，保留8KB SRAM，LFXTAL用作RTC1的时钟源                         | 待定           | 0.83        | 待定          | 待定          | $\mu\text{A}$ |
| 关断 | RTC 1 和 RTC 0 使能，保留 8KB SRAM，LFXTAL 用作 RTC1<br>和 RTC 0 的时钟源 | 待定           | 0.924       | 待定          | 待定          | $\mu\text{A}$ |
|    | RTC 0使能，LFXTAL用作RTC0的时钟源                                    | 待定           | 340         | 待定          | 待定          | nA            |
|    | RTC 0 禁用  | 待定           | 56          | 待定          | 待定          | nA            |

<sup>1</sup> 降压器使能/禁用选择不影响低功耗模式下的功耗

**系统时钟/定时器**

下表显示了 ADuCM302x MCU 的系统时钟规格。

**平台外部晶振****表 8. 平台外部晶振规格**

| 参数                          | 最小值 | 典型值    | 最大值 | 单位  | 条件/注释  |
|-----------------------------|-----|--------|-----|-----|--|
| 低频<br>$C_{EXT1} = C_{EXT2}$ | 待定  | 8      | 待定  | pF  | 外部电容, $C_{EXT1} = C_{EXT2}$ (对称负载),<br>ESR = 50 $\Omega$ (最大值) |
| 频率                          |     | 32,768 |     | Hz  |  |
| 高频<br>$C_{EXT1} = C_{EXT2}$ | 待定  | 待定     | 20  | pF  | 外部电容, $C_{EXT1} = C_{EXT2}$ (对称负载),<br>ESR = 30 k $\Omega$     |
| 频率                          |     | 16或26  |     | MHz |  |

**片内 RC 振荡器****表 9. 片内 RC 振荡器规格**

| 参数              | 最小值    | 典型值    | 最大值    | 单位  | 条件/注释 |
|-----------------|--------|--------|--------|-----|-------|
| 高频 RC 振荡器<br>频率 | 25.09  | 26     | 26.728 | MHz |       |
| 低频 RC 振荡器<br>频率 | 30,800 | 32,768 | 34,407 | Hz  |       |



## ADC 规格

表 10. ADC 规格

| 参数 <sup>1,2</sup>                  | VBAT/VREF (V)    | 封装          | 典型值         | 单位  | 条件/注释  |
|------------------------------------|------------------|-------------|-------------|-----|--|
| 无失码                                | 1.8/1.25 (内部/外部) | 64引脚LFCSP   | 12          | 位   | F <sub>in</sub> = 1068 Hz, F <sub>s</sub> = 100 KSPS, 内部基准源处于低功耗模式, 采用400 K样本端点法 |
|                                    | 1.8/1.25 (内部/外部) | 54引脚WLCSP   | 12          | 位   |  |
|                                    | 3.0/2.5 (内部/外部)  | 64 引脚 LFCSP | 12          | 位   |  |
| 积分非线性误差                            | 1.8/1.25 (内部/外部) | 64引脚LFCSP   | ±1.6        | LSB |  |
|                                    | 1.8/1.25 (内部/外部) | 54引脚WLCSP   | ±1.8        | LSB |  |
|                                    | 3.0/2.5 (内部/外部)  | 64引脚LFCSP   | ±1.4        | LSB |  |
| 差分非线性误差                            | 1.8/1.25 (内部/外部) | 64引脚LFCSP   | -0.7, +1.15 | LSB |  |
|                                    | 1.8/1.25 (内部/外部) | 54引脚WLCSP   | -0.75, +1.2 | LSB |  |
|                                    | 3.0/2.5 (内部/外部)  | 64引脚LFCSP   | -0.7, +1.1  | LSB |  |
| 失调误差                               | 1.8/1.25 (外部)    | 64引脚LFCSP   | ±0.5        | LSB |  |
|                                    | 1.8/1.25 (外部)    | 54引脚WLCSP   | ±0.5        | LSB |  |
|                                    | 3.0/2.5 (外部)     | 64引脚LFCSP   | ±0.5        | LSB |  |
| 增益误差                               | 1.8/1.25 (外部)    | 64引脚LFCSP   | ±2.5        | LSB |  |
|                                    | 1.8/1.25 (外部)    | 54引脚WLCSP   | ±3.0        | LSB |  |
|                                    | 3.0/2.5 (外部)     | 64引脚LFCSP   | ±0.5        | LSB |  |
| I <sub>VBAT_ADC</sub> <sup>3</sup> | 1.8/1.25 (内部)    | 64引脚LFCSP   | 104         | μA  | F <sub>in</sub> = 1068 Hz, F <sub>s</sub> = 100 KSPS, 内部基准源处于低功耗模式               |
|                                    | 1.8/1.25 (内部)    | 54引脚WLCSP   | 108         | μA  |  |
|                                    | 3.0/2.5 (内部)     | 64 引脚 LFCSP | 131         | μA  |  |

<sup>1</sup> ADC 特性在独立模式下测定, 无内核活动, 相邻 ADC 通道和数字 I/O 上切换最少或无切换。

<sup>2</sup> 特性在执行内部 ADC 失调校准之后测定。

<sup>3</sup> ADC 执行转换时 VBAT\_ADC 电源的功耗。

## 闪存规格

表 11. 闪存规格

| 参数                              | 最小值    | 典型值 | 最大值 | 单位      | 条件/注释 |
|---------------------------------|--------|-----|-----|---------|-------|
| FLASH/GP FLASH<br>耐久性<br>数据保存期限 | 10,000 | 10  |     | 周期<br>年 |       |

## 绝对最大额定值

超出表 12 所列值可能会导致器件永久性损坏。这只是额定最大值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

表 12. 绝对最大额定值

| 参数   | 额定值           |
|--|---------------|
| 电源<br>VBAT_ANA1、VBAT_ANA2、VBAT_ADC、<br>VBAT_DIG1、VBAT_DIG2、VREF_ADC    | -0.3至3.6 V    |
| 模拟<br>VDCDC_CAP1N、VDCDC_CAP1P、VDCDC_OUT、<br>VDCDC_CAP2N、VDCDC_CAP2P    | -0.3至3.6 V    |
| VLDO_OUT、SYS_HFXTAL_IN、SYS_HFXTAL_OUT、<br>SYS_LFXTAL_IN、SYS_LFXTAL_OUT | -0.3 至 1.32 V |
| 数字输入/输出<br>PO.X、P1.X、P2.X、SYS_HWRST                                    | -0.3至3.6 V    |

## ESD 灵敏度



**ESD (静电放电) 敏感器件。**带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

## 封装信息

表 13 和图 4 提供了封装标识的详情。



图 4. 产品封装信息<sup>1</sup>

<sup>1</sup> 具体标识取决于封装类型。

表 13. 封装标识信息

| 标识码                 | 字段说明         |
|---------------------|--------------|
| ADuCM3027/ADuCM3029 | 产品型号         |
| t                   | 温度范围         |
| pp                  | 封装类型         |
| Z                   | 符合RoHS标准     |
| ccc                 | 参见未来 (规划) 产品 |
| vvvvv.x             | 组装批次代码       |
| n.n                 | 芯片版本         |
| yyww                | 日期代码         |

**时序规格**

规格可能更改，恕不另行通知。

**复位时序**

表 14 和图 5 描述复位操作。

**表 14. 复位时序**

| 参数         |   | 最小值 | 最大值 | 单位            |
|------------|---|-----|-----|---------------|
| 时序要求       |   |     |     |               |
| $t_{WRST}$ | $\overline{\text{SYS\_HWRST}}$ 置位低电平脉冲宽度 <sup>1</sup> | 4   |     | $\mu\text{s}$ |

<sup>1</sup> 上电序列完成之后应用。




图 5. 复位时序

**系统时钟和 PLL**

表 15 描述系统时钟和 PLL 规格。

**表 15. 系统时钟和 PLL**

| 参数         |                              | 最小值  | 最大值  | 单位  |
|------------|------------------------------|------|------|-----|
| 时序要求       |                              |      |      |     |
| $t_{CK}$   | PLL 输入 CLKIN 周期 <sup>1</sup> | 38.5 | 62.5 | ns  |
| $f_{PLL}$  | PLL 输出频率 <sup>2,3</sup>      | 16   | 60   | MHz |
| $t_{PCLK}$ | 系统外设时钟周期                     | 38.5 | 154  | ns  |
| $t_{HCLK}$ | AHB 子系统时钟周期                  | 38.5 | 154  | ns  |

<sup>1</sup> PLL 输入既可来自高频外部晶振，也可来自高频内部 RC 振荡器。参阅集成电源管理的 ADuCM302x 超低功耗 ARM Cortex-M3 MCU 硬件参考。

<sup>2</sup> 针对最小值，推荐设置为：PLL\_MSEL = 13、PLL\_NSEL = 16 且 PLL\_DIV2 = 1 (PLL 输入时钟 = 26 MHz 时)；PLL\_MSEL = 13、PLL\_NSEL = 26 且 PLL\_DIV2 = 1 (PLL 输入时钟 = 16 MHz 时)。

<sup>3</sup> 针对最大值，推荐设置为：PLL\_MSEL = 13、PLL\_NSEL = 30 且 PLL\_DIV2 = 0 (PLL 输入时钟 = 26 MHz 时)；PLL\_MSEL = 8、PLL\_NSEL = 30 且 PLL\_DIV2 = 0 (PLL 输入时钟 = 16 MHz 时)。

**串行端口**

为确定在特定时钟速度时两个器件之间通信是否可行，必须确认以下规格：

- 帧同步延迟、帧同步建立和保持
- 数据延迟、数据建立和保持
- 串行时钟(SPT\_CLK)宽度

在图 6 中，SPT\_CLK（外部或内部）的上升沿或下降沿可用作有效采样沿。

若通过外部产生，则 SPORT 时钟称为  $f_{SPTCLKEXT}$ 。

$$t_{SPTCLKEXT} = \frac{1}{f_{SPTCLKEXT}}$$

若通过内部产生，则设置的 SPORT 时钟( $f_{SPTCLKPROG}$ )频率（单位为 MHz）由下式确定：

$$f_{SPTCLKPROG} = \frac{f_{PCLK}}{2 \times (CLKDIV + 1)}$$

其中 CLKDIV 是 SPORT\_DIV 寄存器中的字段，设置范围为 0 到 65535。

$$t_{SPTCLKPROG} = \frac{1}{f_{SPTCLKPROG}}$$

**表 16. 串行端口—外部时钟**

| 参数           |   | 最小值  | 最大值 | 单位 |
|--------------|---|------|-----|----|
| <b>时序要求</b>  |   |      |     |    |
| $t_{SFSE}$   | SPT_CLK之前帧同步建立时间（发送或接收模式下外部产生的帧同步） <sup>1</sup> | 5    |     | ns |
| $t_{HFSE}$   | SPT_CLK之后帧同步保持时间（发送或接收模式下外部产生的帧同步） <sup>1</sup> | 5    |     | ns |
| $t_{SDRE}$   | 接收SPT_CLK之前接收数据建立时间 <sup>1</sup>                | 5    |     | ns |
| $t_{HDRE}$   | SPT_CLK之后接收数据保持时间 <sup>1</sup>                  | 8    |     | ns |
| $t_{SCLKW}$  | SPT_CLK宽度 <sup>2</sup>                          | 38.5 |     | ns |
| $t_{SPTCLK}$ | SPT_CLK 周期 <sup>2</sup>                         | 77   |     | ns |
| <b>开关特性</b>  |   |      |     |    |
| $t_{DFSE}$   | SPT_CLK之后帧同步延迟时间（发送或接收模式下内部产生的帧同步） <sup>3</sup> |      | 20  | ns |
| $t_{HOFSE}$  | SPT_CLK之后帧同步保持时间（发送或接收模式下内部产生的帧同步） <sup>3</sup> | 2    |     | ns |
| $t_{DDTE}$   | 发送SPT_CLK之后发送数据延迟时间 <sup>3</sup>                |      | 20  | ns |
| $t_{HDTE}$   | 发送 SPT_CLK 之后发送数据保持时间 <sup>3</sup>              | 1    |     | ns |

<sup>1</sup> 这些规格以采样沿为基准。

<sup>2</sup> 本规格表示外部SPT\_CLK上容许占空比变化或抖动所导致的最小瞬时宽度或周期。

<sup>3</sup> 这些规格以驱动沿为基准。

表 17. 串行端口—内部时钟

| 参数           |   | 最小值                     | 最大值 | 单位 |
|--------------|---|-------------------------|-----|----|
| <b>时序要求</b>  |   |                         |     |    |
| $t_{SDRI}$   | SPT_CLK之前接收数据建立时间 <sup>1</sup>                  | 25                      |     | ns |
| $t_{HDRI}$   | SPT_CLK之后接收数据保持时间 <sup>1</sup>                  | 0                       |     | ns |
| <b>开关特性</b>  |   |                         |     |    |
| $t_{DFSI}$   | SPT_CLK之后帧同步延迟时间（发送或接收模式下内部产生的帧同步） <sup>2</sup> |                         | 20  | ns |
| $t_{HOFSI}$  | SPT_CLK之后帧同步保持时间（发送或接收模式下内部产生的帧同步） <sup>2</sup> | -8                      |     | ns |
| $t_{DDTI}$   | SPT_CLK之后发送数据延迟时间 <sup>2</sup>                  |                         | 20  | ns |
| $t_{HDTI}$   | SPT_CLK之后发送数据保持时间 <sup>2</sup>                  | -7                      |     | ns |
| $t_{SCLKIW}$ | SPT_CLK宽度                                       | $t_{PCLK} - 1.5$        |     | ns |
| $t_{SPTCLK}$ | SPT_CLK周期                                       | $2 \times t_{PCLK} - 1$ |     | ns |

<sup>1</sup> 这些规格以采样沿为基准。

<sup>2</sup> 这些规格以驱动沿为基准。




图 6. 串行端口

表 18. 串行端口—使能和三态

| 参数          |                                   | 最小值 | 最大值 | 单位 |
|-------------|-----------------------------------|-----|-----|----|
| 开关特性        |                                   |     |     |    |
| $t_{DDTIN}$ | 自内部发送SPT_CLK起的数据使能时间 <sup>1</sup> | 5   |     | ns |
| $t_{DDTTI}$ | 自内部发送SPT_CLK起的数据禁用时间 <sup>1</sup> |     | 160 | ns |

<sup>1</sup> 这些规格以驱动沿为基准。




图 7. 串行端口—使能和三态

### I<sup>2</sup>C 串行接口

关于 I<sup>2</sup>C 接收和发送操作，请参阅集成电源管理的 ADuCM302x 超低功耗 ARM Cortex-M3 MCU 硬件参考手册。



SPI 时序

表 19、图 8 和图 9（针对主机模式）以及表 20、图 10 和图 11（针对从机模式）说明了 SPI 时序规格。SPIH 可用于高数据速率外设。

表 19. SPI 主机模式时序

| 参数         | 描述                             | 最小值                       | 最大值 | 单位 |
|------------|--------------------------------|---------------------------|-----|----|
| $t_{SL}$   | SCLK低电平脉冲宽度                    | $t_{PCLK} - 3.5$          | 25  | ns |
| $t_{SH}$   | SCLK高电平脉冲宽度                    | $t_{PCLK} - 3.5$          |     | ns |
| $t_{DAV}$  | SCLK边沿之后数据输出有效时间               |                           |     | ns |
| $t_{DOSU}$ | SCLK边沿之前数据输出建立时间               | $t_{PCLK} - 2.2$          |     | ns |
| $t_{DSU}$  | SCLK边沿之前数据输入建立时间               | 待定                        |     | ns |
| $t_{DHD}$  | SCLK边沿之后数据输入保持时间               | 待定                        |     | ns |
| $t_{CS}$   | $\overline{CS}$ 至SCLK边沿        | $0.5 \times t_{PCLK} - 3$ |     | ns |
| $t_{SFS}$  | SCLK边沿之后 $\overline{CS}$ 高电平时间 | $0.5 \times t_{PCLK} - 3$ |     | ns |




图 8. SPI 主机时序 (相位模式 = 1)




图9. SPI 主机时序 (相位模式 = 0)

表 20. SPI 从机模式时序

| 参数         | 描述                             | 最小值  | 最大值 | 单位 |
|------------|--------------------------------|------|-----|----|
| $t_{CS}$   | CS至SCLK边沿                      | 38.5 |     | ns |
| $t_{SL}$   | SCLK低电平脉冲宽度                    | 38.5 |     | ns |
| $t_{SH}$   | SCLK高电平脉冲宽度                    | 38.5 |     | ns |
| $t_{DAV}$  | SCLK边沿之后数据输出有效时间               | 25   |     | ns |
| $t_{DSU}$  | SCLK边沿之前数据输入建立时间               | 6    |     | ns |
| $t_{DHD}$  | SCLK边沿之后数据输入保持时间               | 8    |     | ns |
| $t_{DOCS}$ | $\overline{CS}$ 边沿之后数据输出有效时间   |      | 20  | ns |
| $t_{SFS}$  | SCLK边沿之后 $\overline{CS}$ 高电平时间 | 38.5 |     | ns |




图10. SPI 从机模式时序 (相位模式 = 1)




图 11. SPI 从机模式时序 (相位模式 = 0)

**通用端口时序**

表 21 和图 12 描述通用端口操作。

**表 21. 通用端口时序**

| 参数                     | 最小值                 | 最大值 | 单位 |
|------------------------|---------------------|-----|----|
| 时序要求                   |                     |     |    |
| $t_{WFI}$ 通用端口引脚输入脉冲宽度 | $4 \times t_{PCLK}$ |     | ns |




图 12. 通用端口时序

**定时器 PWM\_OUT 周期时序**

表 22 和图 13 描述 PWM\_OUT 操作的时序规格。

**表 22. 定时器周期时序（内部模式）**

| 参数                   | 最小值                     | 最大值                       | 单位 |
|----------------------|-------------------------|---------------------------|----|
| 开关特性                 |                         |                           |    |
| $t_{PWM0}$ 定时器脉冲宽度输出 | $4 \times t_{PCLK} - 6$ | $256 \times (2^{16} - 1)$ | ns |




图 13. 定时器周期时序

**UART 端口—接收和发送时序**

关于 UART 端口接收和发送操作，请参阅集成电源管理的 ADuCM302x 超低功耗 ARM Cortex-M3 MCU 硬件参考。

MCU 测试条件

本数据手册中出现的交流信号规格（时序参数）包括输出禁用时间、输出使能时间和其他。时序是在信号跨过  $V_{MEAS}$  电平时测量，如图 14 所示。所有延迟时间（单位为 ns 或  $\mu s$ ）均在第一个信号达到  $V_{MEAS}$  的时间点与第二个信号达到  $V_{MEAS}$  的时间点之间测量。 $V_{MEAS}$  值设置为  $V_{BAT}/2$ 。





图 14. 交流测量（输出使能/禁用除外）的基准电压



NOTES:  
 THE WORST-CASE TRANSMISSION LINE DELAY IS SHOWN AND CAN BE USED FOR THE OUTPUT TIMING ANALYSIS TO REFLECT THE TRANSMISSION LINE EFFECT AND MUST BE CONSIDERED. THE TRANSMISSION LINE (TD) IS FOR LOAD ONLY AND DOES NOT AFFECT THE DATA SHEET TIMING SPECIFICATIONS.  
 ANALOG DEVICES RECOMMENDS USING THE IBIS MODEL TIMING FOR A GIVEN SYSTEM REQUIREMENT. IF NECESSARY, A SYSTEM MAY INCORPORATE EXTERNAL DRIVERS TO COMPENSATE FOR ANY TIMING DIFFERENCES.

图 15. 交流测量的等效器件负载（包括所有配件）

输出驱动电流

表 23 显示了驱动器类型。

表 23. 驱动器类型

| 驱动器类型 <sup>1, 2, 3</sup> | 相关引脚  |
|--------------------------|---|
| A型                       | P0_00, P0_01, P0_02, P0_03, P0_07, P0_10, P0_11, P0_12, P0_13, P0_15, P1_00, P1_01, P1_02, P1_03, P1_04, P1_05, P1_06, P1_07, P1_08, P1_09, P1_10, P1_15, P2_00, P2_01, P2_04, P2_05, P2_06, P2_07, P2_08, P2_09, P2_10, P2_11, SYS_HWRST |
| B型                       | P0_08, P0_09, P0_14, P1_11, P1_12, P1_13, P1_14, P2_02  |
| C型                       | P0_04, P0_05  |
| D型                       | P0_06   |

- <sup>1</sup> 单驱动模式下的最大源/吸电流能力为2 mA。
- <sup>2</sup> 双驱动模式下的最大源/吸电流能力为4 mA。
- <sup>3</sup> 在最大驱动能力时，任意时间点仅允许16个GPIO切换。

图 16 至图 21 显示了 MCU 的输出驱动器的典型电流-电压特性。

这些曲线反映输出驱动器的电流驱动能力与输出电压的关系。




图 16. 输出双驱动强度特性( $V_{BAT} = 1.74 V$ )




图 17. 输出单驱动强度特性(VBAT = 1.74 V)




图 19. 输出单驱动强度特性(VBAT = 3.0 V)




图 18. 输出双驱动强度特性(VBAT = 3.0 V)




图 20. 输出双驱动强度特性(VBAT = 3.6 V)






图 21. 输出单驱动强度特性( $V_{BAT} = 3.6V$ )

## 环境条件

表 24. 热特性 (64 引脚 LFCSP)

| 参数            | 典型值  | 单位   |
|---------------|------|------|
| $\theta_{JA}$ | 28.2 | °C/W |
| $\theta_{JC}$ | 5.4  | °C/W |

$\theta_{JA}$  值供封装比较和印刷电路板设计考虑时使用。 $\theta_{JA}$  可用在下式中对  $T_J$  进行一阶估算：

$$T_J = T_A + (\theta_{JA} \times P_D)$$

其中：

$T_A$  为环境温度(°C)

$T_J$  为结温(°C)

$P_D$  为功耗（用于计算  $P_D$ ，参见第 13 页上的电源电流）

$\theta_{JC}$  值是在需要外部散热器时，供封装比较和 PCB 设计考虑时使用的。

## 引脚配置和功能描述

表 25. 信号功能描述

| GPIO信号名称                            | 描述                                 |
|-------------------------------------|------------------------------------|
| SPI <sub>n</sub> _CLK               | SPI时钟                              |
| SPI <sub>n</sub> _MOSI              | SPI主机输出、从机输入                       |
| SPI <sub>n</sub> _MISO              | SPI主机输入、从机输出                       |
| SPI <sub>n</sub> _RDY               | SPI就绪信号                            |
| SPI <sub>n</sub> _CS <sub>m</sub>   | SPI片选信号                            |
| SPT <sub>n</sub> _ACLK              | SPORT A时钟信号                        |
| SPT <sub>n</sub> _AFS               | SPORT A帧同步                         |
| SPT <sub>n</sub> _AD0               | SPORT A数据引脚0                       |
| SPT <sub>n</sub> _ACNV              | SPORT A转换器信号，用于与ADC接口              |
| SPT <sub>n</sub> _BCLK              | SPORT B时钟信号                        |
| SPT <sub>n</sub> _BFS               | SPORT B帧同步                         |
| SPT <sub>n</sub> _BD0               | SPORT B数据引脚0                       |
| SPT <sub>n</sub> _BCNV              | SPORT B转换器信号，用于与ADC接口              |
| I2C <sub>n</sub> _SCL               | I2C时钟                              |
| I2C <sub>n</sub> _SDA               | I2C数据                              |
| SWD_CLK                             | 串行线调试时钟                            |
| SWD_DATA                            | 串行线调试数据                            |
| BPR <sub>n</sub> _TONE <sub>N</sub> | 蜂鸣器音负引脚                            |
| BPR <sub>n</sub> _TONE <sub>P</sub> | 蜂鸣器音正引脚                            |
| UART <sub>n</sub> _TX               | UART发送引脚                           |
| UART <sub>n</sub> _RX               | UART接收引脚                           |
| XINT0_WAKEn                         | 系统唤醒引脚（从灵活/休眠/关断模式唤醒） <sup>1</sup> |
| TMR <sub>n</sub> _OUT               | 定时器输出引脚                            |
| SYS_BMODE0                          | 该引脚若在复位时置位，会将内核引导到UART下载模式         |
| SYS_CLKIN                           | 外部时钟输入引脚                           |
| SYS_CLKOUT                          | 外部时钟输出引脚                           |
| ADC0_VIN <sub>n</sub>               | ADC电压输入引脚                          |

<sup>1</sup> 对于关断，XINT0\_WAKE3无法将器件从关断模式唤醒。

表 26.64 引脚 FCSP\_WQ 封装引脚分配

| 引脚编号 | GPIO编号 | 信号名称                                     | 描述         | GPIO上拉/下拉 |
|------|--------|--|------------|-----------|
| 1    |        | VBAT_ANA1                                | 3 V模拟电源    |           |
| 2    |        | SYS_HFXTAL_IN                            | 26 MHz高频晶振 |           |
| 3    |        | SYS_HFXTAL_OUT                           | 26 MHz高频晶振 |           |
| 4    |        | SYS_LFXTAL_IN                            | 32 kHz低频晶振 |           |
| 5    |        | SYS_LFXTAL_OUT                           | 32 kHz低频晶振 |           |
| 6    |        | VDCDC_CAP1N                              | 降压器飞电容     |           |
| 7    |        | VDCDC_CAP1P                              | 降压器飞电容     |           |
| 8    |        | VBAT_ANA2                                | 3 V模拟电源    |           |
| 9    |        | VDCDC_OUT                                | 降压器输出电容    |           |
| 10   |        | VDCDC_CAP2N                              | 降压器飞电容     |           |
| 11   |        | VDCDC_CAP2P                              | 降压器飞电容     |           |
| 12   |        | VLDO_OUT                                 | LDO输出电容    |           |
| 13   |        | VREF_ADC <sup>1</sup>                    | ADC的模拟基准电压 |           |
| 14   |        | VBAT_ADC                                 | ADC的3V模拟电源 |           |
| 15   |        | GND_VREFADC <sup>1</sup>                 | ADC 的基准地   |           |
| 16   | P2_03  | ADC0_VIN0/GPIO35 <sup>1</sup>            |            | PU        |
| 17   | P2_04  | ADC0_VIN1/GPIO36                         |            | PU        |
| 18   | P2_05  | ADC0_VIN2/GPIO37 <sup>2</sup>            |            | PU        |
| 19   | P2_06  | ADC0_VIN3/GPIO38 <sup>2</sup>            |            | PU        |
| 20   | P2_07  | ADC0_VIN4/SPI2_CS3 / GPIO39 <sup>2</sup> |            | PU        |
| 21   | P2_08  | ADC0_VIN5/SPI0_CS2/GPIO40 <sup>2</sup>   |            | PU        |
| 22   | P2_09  | ADC0_VIN6/SPI0_CS3/GPIO41 <sup>2</sup>   |            | PU        |
| 23   | P2_10  | ADC0_VIN7/SPI2_CS2/GPIO42                |            | PU        |
| 24   | P0_05  | I2C0_SDA/GPIO05                          |            | PU        |
| 25   |        | SYS_HWRST                                | 系统硬件复位     |           |
| 26   | P0_04  | I2C0_SCL/GPIO04                          |            | PU        |
| 27   | P0_07  | GPIO07/SWD0_DATA                         |            | PU        |
| 28   | P0_06  | GPIO06/SWD0_CLK                          |            | PD        |
| 29   | P1_09  | SPI1_CS0/GPIO25                          |            | PU        |
| 30   | P1_08  | SPI1_MISO/GPIO24                         |            | PU        |
| 31   | P1_07  | SPI1_MOSI/GPIO23                         |            | PU        |
| 32   | P1_06  | SPI1_CLK/GPIO22                          |            | PU        |
| 33   | P2_11  | SPI1_CS1/SYS_CLKOUT/GPIO43/RTC1_OPC1     |            | PU        |
| 34   |        | VBAT_DIG1                                | 3V数字电源     |           |
| 35   | P0_12  | SPT0_AD0/GPIO12                          |            | PU        |
| 36   | P2_00  | SPT0_AFS/GPIO32                          |            | PU        |
| 37   | P1_15  | SPT0_ACLK/GPIO31                         |            | PU        |
| 38   | P1_01  | GPIO17/SYS_BMODE0                        |            | PU        |
| 39   | P0_09  | BPR0_TONE_P/SPI2_CS1/GPIO09              |            | PU        |
| 40   | P0_08  | BPR0_TONE_N/GPIO08                       |            | PU        |
| 41   | P1_11  | TMR1_OUT/GPIO27                          |            | PU        |
| 42   | P1_12  | GPIO28                                   |            | PU        |
| 43   | P1_13  | GPIO29                                   |            | PU        |
| 44   | P1_14  | SPI0_RDY/GPIO30                          |            | PU        |
| 45   | P2_02  | SPT0_ACNV/SPI1_CS2/GPIO34                |            | PU        |
| 46   | P0_14  | TMR0_OUT/SPI1_RDY/GPIO14                 |            | PU        |

表 26.64 引脚 FCSP\_WQ 封装引脚分配 (续)

| 引脚编号 | GPIO编号 | 信号名称                               | 描述       | GPIO上拉/下拉 |
|------|--------|------------------------------------|----------|-----------|
| 47   | P1_00  | XINT0_WAKE1/GPIO16                 |          | PU        |
| 48   |        | GND_DIG                            | 数字地      |           |
| 49   |        | VBAT_DIG2                          | 3 V 数字电源 |           |
| 50   | P0_15  | XINT0_WAKE0/GPIO15                 |          | PU        |
| 51   | P0_13  | XINT0_WAKE2/GPIO13                 |          | PU        |
| 52   | P2_01  | XINT0_WAKE3/TMR2_OUT/GPIO33        |          | PU        |
| 53   | P1_05  | SPI2_CS0/GPIO21                    |          | PU        |
| 54   | P1_04  | SPI2_MISO/GPIO20                   |          | PU        |
| 55   | P1_03  | SPI2_MOSI/GPIO19                   |          | PU        |
| 56   | P1_02  | SPI2_CLK/GPIO18                    |          | PU        |
| 57   | P0_11  | UART0_RX/GPIO11                    |          | PU        |
| 58   | P0_10  | UART0_TX/GPIO10                    |          | PU        |
| 59   | P1_10  | SPI0_CS1/SYS_CLKIN/SPI1_CS3/GPIO26 |          | PU        |
| 60   | P0_03  | SPI0_CS0/SPT0_BCNV/SPI2_RDY/GPIO03 |          | PU        |
| 61   | P0_02  | SPI0_MISO/SPT0_BD0/GPIO02          |          | PU        |
| 62   | P0_01  | SPI0_MOSI/SPT0_BFS/GPIO01          |          | PU        |
| 63   | P0_00  | SPI0_CLK/SPT0_BCLK/GPIO00          |          | PU        |
| 64   |        | GND_ANA                            | 模拟地      |           |

<sup>1</sup> 硅片异常注释: 0.0版硅片中此引脚不连接(NC)。

<sup>2</sup> 硅片异常注释: 0.0版硅片中此引脚必须连接到地(GND)。

表 27.54 引脚 WLCSP 封装引脚分配

| 引脚编号 | GPIO编号 | 引脚标记                               |
|------|--------|------------------------------------|
| B1   | P0_00  | SPI0_CLK/SPT0_BCLK/GPIO00          |
| C3   | P0_01  | SPI0_MOSI/SPT0_BFS/GPIO01          |
| C5   | P0_02  | SPI0_MISO/SPT0_BD0/GPIO02          |
| C1   | P0_03  | SPI0_CS0/SPT0_BCNV/SPI2_RDY/GPIO03 |
| E9   | P0_04  | I2C0_SCL/GPIO04                    |
| D13  | P0_05  | I2C0_SDA/GPIO05                    |
| E13  | P0_06  | GPIO06/SWD0_CLK                    |
| E11  | P0_07  | GPIO07/SWD0_DATA                   |
| H8   | P0_08  | BPR0_TONE_N/GPIO08                 |
| H10  | P0_08  | BPR0_TONE_P/SPI2_CS1/GPIO09        |
| D1   | P0_10  | UART0_TX/GPIO10                    |
| D5   | P0_11  | UART0_RX/GPIO11                    |
| H12  | P0_12  | SPT0_AD0/GPIO12/UART0_SOUT_EN      |
| G5   | P0_13  | XINT0_WAKE2/GPIO13                 |
| H4   | P0_14  | TMR0_OUT/SPI1_RDY/GPIO14           |
| G3   | P0_15  | XINT0_WAKE0/GPIO15                 |
| H2   | P1_00  | XINT0_WAKE1/GPIO16                 |
| G7   | P1_01  | GPIO17/SYS_BMODE0                  |
| E3   | P1_02  | SPI2_CLK/GPIO18                    |
| E1   | P1_03  | SPI2_MOSI/GPIO19                   |
| F6   | P1_04  | SPI2_MISO/GPIO20                   |
| F4   | P1_05  | SPI2_CS0/GPIO21                    |
| G9   | P1_06  | SPI1_CLK/GPIO22                    |

表 27.54 引脚 WLCSP 封装引脚分配 (续)

| 引脚编号 | GPIO编号 | 引脚标记                                 |
|------|--------|--------------------------------------|
| F12  | P1_07  | SPI1_MOSI/GPIO23                     |
| F10  | P1_08  | SPI1_MISO/GPIO24                     |
| F8   | P1_09  | SPI1_CS0/GPIO25                      |
| D3   | P1_10  | SPI0_CS1/SYS_CLKIN/SPI1_CS3/GPIO26   |
| H6   | P1_14  | SPI0_RDY/GPIO30                      |
| F2   | P2_01  | XINT0_WAKE3/TMR2_OUT/GPIO33          |
| D9   | P2_04  | ADC0_VIN1/GPIO36                     |
| C13  | P2_05  | ADC0_VIN2/GPIO37                     |
| D11  | P2_06  | ADC0_VIN3/GPIO38                     |
| G11  | P2_11  | SPI1_CS1/SYS_CLKOUT/GPIO43/RTC1_OPC1 |
| E7   |        | SYS_HWRST                            |
| A5   |        | SYS_LFXTAL_IN                        |
| B5   |        | SYS_LFXTAL_OUT                       |
| B3   |        | SYS_HFXTAL_IN                        |
| A3   |        | SYS_HFXTAL_OUT                       |
| B13  | P2_03  | ADC0_VIN0/GPIO35                     |
| A1   |        | VBAT_ANA1                            |
| C7   |        | VBAT_ANA2                            |
| G1   |        | VBAT_DIG2                            |
| G13  |        | VBAT_DIG1                            |
| A13  |        | VBAT_ADC                             |
| C9   |        | VDCDC_OUT                            |
| A11  |        | VLDO_OUT                             |
| D7   |        | GND_ANA                              |
| E5   |        | GND_DIG                              |
| A7   |        | VDCDC_CAP1P                          |
| B7   |        | VDCDC_CAP1N                          |
| B9   |        | VDCDC_CAP2P                          |
| A9   |        | VDCDC_CAP2N                          |
| B11  |        | VREF_ADC                             |
| C11  |        | GND_VREFADC                          |



外形尺寸




图22. 64引脚引线框芯片级封装[LFCSP\_WQ]  
9 mm × 9 mm, 超薄四方体  
(CP-64-16)  
图示尺寸单位: mm




图23. 54引脚晶圆级芯片封装[WLCSP]  
(CB-54-1)  
图示尺寸单位: mm

## 未来（规划）产品

| 通用产品型号    | SAP产品型号 <sup>1</sup>                                  | 描述                               | 封装（代码）                  | 温度范围 <sup>2,3</sup> | 卷盘信息 |
|-----------|---|----------------------------------|-------------------------|---------------------|------|
| ADuCM3027 | ADUCM3027BCBZ<br>ADUCM3027BCBZ-RL<br>ADUCM3027BCBZ-R7 | 带128K嵌入式闪存的<br>ULP ARM Cortex-M3 | 54引脚WLCSP<br>(CB-54-1)  | -40°C至+85°C         | 单个   |
|           | 13"卷盘   |                                  |                         |                     |      |
|           | ADUCM3027BCPZ   | 带128K嵌入式闪存的<br>ULP ARM Cortex-M3 | 64引脚LFCSP<br>(CP-64-16) | -40°C至+85°C         | 单个   |
| ADuCM3029 | ADUCM3029BCBZ<br>ADUCM3029BCBZ-RL<br>ADUCM3029BCBZ-R7 | 带256K嵌入式闪存的<br>ULP ARM Cortex-M3 | 54引脚WLCSP<br>(CB-54-1)  | -40°C至+85°C         | 单个   |
|           | 13"卷盘   |                                  |                         |                     |      |
|           | ADUCM3029BCPZ   | 带256K嵌入式闪存的<br>ULP ARM Cortex-M3 | 64引脚LFCSP<br>(CP-64-16) | -40°C至+85°C         | 单个   |

<sup>1</sup> Z = 符合RoHS标准的器件。

<sup>2</sup> 参考温度为环境温度。环境温度不是一项性能指标。T<sub>j</sub>（结温）是唯一的温度指标，请参见第12页上的工作条件。

<sup>3</sup> 这些器件已试生产。详情参见ENG级协议。