

8通道LNA/VGA/AAF/12位 ADC与CW I/Q解调器

AD9276

产品特性

8通道LNA、VGA、AAF、ADC与I/Q解调器 低噪声前置放大器(LNA) 折合到输入端噪声:典型值0.75 nV/√Hz(5 MHz,增益为 21.3 dB) SPI可编程增益: 15.6 dB/17.9 dB/21.3 dB 单端输入: V_{IN}最大值=733 mV p-p/550 mV p-p/367 mV p-p 双模式有源输入阻抗匹配 带宽(BW): >100 MHz 满量程(FS)输出: 4.4 V p-p差分 可变增益放大器(VGA) 衰减器范围: –42 dB至0 dB 后置放大器增益: 21 dB/24 dB/27 dB/30 dB 线性dB增益控制 抗混叠滤波器(AAF) 可编程二阶LPF范围: 8 MHz至18 MHz 可编程HPF 模数转换器(ADC) 10 MSPS至80 MSPS时为12位 信噪比(SNR): 70 dB 无杂散动态范围(SFDR): 75 dB 串行LVDS(ANSI-644, IEEE 1596.3缩小范围链路) 数据时钟输出和帧时钟输出 CW模式I/Q解调器 独立可编程相位旋转 每个通道的输出动态范围:>160 dBFS/√Hz 低功耗:在12位/40 MSPS (TGC)时,每个通道为195 mW;在 CW多普勒模式下,每个通道为94 mW 灵活的省电模式

应用

医疗成像/超声

汽车雷达

产品特色

1. 小尺寸。

一个小型封装中集成8个通道,节省空间。完整的TGC 路径、ADC和I/Q解调器集成在100引脚、16mm×16mm TQFP封装内。

2. 低功耗。

在TGC模式下,40MSPS时每个通道功耗较低,为195mW。 在CW模式下,每个通道功耗超低,仅为94mW。

- 3. 集成具有相位旋转的高动态范围I/Q解调器。
- 4. 易于使用。

数据时钟输出(DCO±)的工作频率高达480 MHz,支持双 倍数据速率(DDR)操作。

- 使用灵活。
 串行端口接口(SPI)控制提供丰富灵活的特性,可满足各种特定系统的需求。
- 6. 集成二阶抗混叠滤波器。 该滤波器位于ADC之前,可编程范围为8 MHz至18 MHz。



Rev. 0

过载恢复时间: <10 ns

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

 One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

 Tel: 781.329.4700
 www.analog.com

 Fax: 781.461.3113
 ©2009 Analog Devices, Inc. All rights reserved.

ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册。

目录

产品特性	1
应用	1
产品特色	1
功能框图	1
修订历史	2
概述	3
技术规格	4
交流规格	4
数字规格	7
开关规格	8
ADC时序图	9
绝对最大额定值	10
热阻	10
ESD警告	10
引脚配置和功能描述	11
典型性能参数	14
TGC模式	14
CW多普勒模式	17
等效电路	19
工作原理	21

CW多普勒操作......25 硬件接口......40 存储器映射......41 保留位置......41 逻辑电平......41 应用信息......45 电源和接地建议......45 裸露焊盘散热块建议......45

订购指南......46

修订历史

2009年7月-修订版0:初始版

概述

AD9276针对低成本、低功耗、小尺寸及易于使用的应用而 设计。它内置八通道的可变增益放大器(VGA)、低噪声前置 放大器(LNA)、抗混叠滤波器(AAF)、12位10 MSPS至80 MSPS 模数转换器(ADC)以及具有可编程相位旋转的I/Q解调器。

每个通道均具有42 dB的可变增益范围、完全差分信号路径、 有源输入前置放大器终端、最大52 dB的增益以及转换速率 高达80 MSPS的ADC。通道专门针对动态范围与低功耗而优 化,适合要求小封装尺寸的应用。

LNA具有单端转差分增益,可以通过SPI进行选择。增益为 21.3 dB时,LNA输入噪声典型值为0.75 nV/√Hz,在最大增 益下,所有通道的折合到输入端噪声为0.85 nV/√Hz。假设 噪声带宽为15 MHz目LNA增益为21.3 dB,则输入信噪比(SNR) 约为92 dB。在CW多普勒模式下,各LNA输出驱动一个I/Q 解调器。各解调器具有16种相位设置,可以通过SPI实现独 立可编程相位旋转。 AD9276要求采用LVPECL/CMOS/LVDS兼容型采样速率时 钟信号,以便充分发挥其工作性能。无需外部基准电压源 或驱动器件即可满足许多应用需求。

该ADC会自动倍乘采样速率时钟,以便产生合适的LVDS 串行数据速率。它提供一个数据时钟(DCO±)用于在输出 端捕获数据,以及一个帧时钟(FCO±)触发器用于发送新输 出字节信号。

各通道可单独进入掉电模式,从而延长便携式应用的电池使 用时间。利用待机模式选项可以快速上电,以便开机重启。 以CW多普勒模式工作时,VGA、AAF和ADC均进入省电模 式。TGC路径的功耗与可选ADC速度功耗模式成正比。

ADC内置多种功能特性,例如可编程时钟、数据对准、生成可编程数字测试码等,可使器件的灵活性达到最佳、系统成本降至最低。数字测试码包括内置的固定码和伪随机码,以及通过串行端口接口输入的用户自定义测试码。

AD9276采用先进的CMOS工艺制造,提供16 mm×16 mm、 符合RoHS标准的100引脚TQFP封装。额定温度范围为 -40°C至+85°C工业温度范围。

技术规格

交流规格

除非另有说明,AVDD1 = 1.8 V,AVDD2 = 3.0 V,DRVDD = 1.8 V,1.0 V内部ADC基准电压源, $f_{IN} = 5$ MHz, $R_s = 50 \Omega$,LNA增益 = 21.3 dB,LNA偏置 = 高,PGA增益 = 27 dB,GAIN- = 0.8 V,AAF LPF截止频率 = $f_{SAMPLE}/3(模 TI/模 TII)$, $f_{SAMPLE}/4.5(模 TIII)$,HPF截止频率 = LPF 截止频率/20.7(默认),模TI = $f_{SAMPLE} = 40$ MSPS,模TII = $f_{SAMPLE} = 65$ MSPS,模TIII = $f_{SAMPLE} = 80$ MSPS,全温度范围,ANSI-644 LVDS模式。

表1.

-

参数1	测试条件/注释	最小值 典型值 最大值		最大值	单位
低噪声放大器参数					
增益	单端输入至差分输出		15.6/17.9/21.3		dB
	单端输入至单端输出		9.6/11.9/15.3		dB
输入电压范围	LNA输出限制为4.4 V p-p				
(单端)	差分输出				
	LNA增益 = 15.6 dB		733		mV p-p
	LNA增益 = 17.9 dB		550		mV p-p
	LNA增益 = 21.3 dB		367		mV p-p
输入共模(LI-x, LG-x)			1.0		V
输出共模(LO-x)			1.5		V
输出共模(LOSW-x)	开关断开		高阻态		Ω
	开关闭合		1.5		V
输入电阻(LI-x)	$R_{FB} = 250 \ \Omega$		50		Ω
	$R_{FB} = 500 \ \Omega$		100		Ω
	$R_{\text{FB}} = \infty$		15		kΩ
输入电容(LI-x)			22		pF
3 dB带宽			100		MHz
输入电压噪声	$R_{s} = 0 \Omega$, $R_{FB} = \infty$				
	LNA增益 = 15.6 dB		0.98		nV/√Hz
	LNA增益 = 17.9 dB		0.86		nV/√Hz
	LNA增益 = 21.3 dB		0.75		nV/√Hz
输入电流噪声	$R_{\text{FB}} = \infty$		1		pA/√Hz
输入1 dB压缩点	GAIN + = 0 V				
	LNA增益 = 15.6 dB		1.0		V p-р
	LNA增益 = 17.9 dB	曾益 = 17.9 dB 0.8			V р-р
	LNA增益 = 21.3 dB	0.5			V p-р
噪声系数	$R_s = 50 \Omega$				
匹配有源终端	LNA增益 = 15.6 dB, R _{FB} = 200 Ω		4.8		dB
	LNA增益 = 17.9 dB, R _{FB} = 250 Ω		4.1		dB
	LNA增益 = 21.3 dB, R _{FB} = 350 Ω		3.2		dB
终端开路	LNA增益 = 15.6 dB, R _{FB} = ∞		3.4		dB
	LNA增益 = 17.9 dB, R _{FB} = ∞		2.8		dB
	LNA增益 = 21.3 dB, R _{FB} = ∞		2.3		dB
全通道(TGC)特征					
AAF低通截止频率					
范围内	3 dB, 可编程	8		18	MHz
范围内AAF带宽容差			±10		%
群延迟偏差	f = 1 MHz至18 MHz, GAIN+ = 0 V至1.6 V	±0.5			ns
折合到输入端电压噪声	$GAIN + = 1.6 V, R_{FB} = \infty$				
	LNA增益 = 15.6 dB		1.26		nV/√Hz
	LNA增益 = 17.9 dB		1.04		nV/√Hz
	LNA增益 = 21.3 dB		0.85		nV/√Hz

参数1	测试条件/注释	最小值	典型值	最大值	单位
噪声系数	GAIN+ = 1.6 V, R_s = 50 Ω	_			
有源端接匹配模式1/ 模式Ⅱ/模式Ⅲ	LNA增益 = 15.6 dB, R _{FB} = 200 Ω		8.0/7.7/7.6		dB
	LNA增益 = 17.9 dB, R _{FB} = 250 Ω		6.6/6.2/6.1		dB
	LNA增益 = 21.3 dB, R _{FB} = 350 Ω		4.7/4.5/4.4		dB
终端开路	LNA增益 = 15.6 dB, R _{FB} = ∞		4.7		dB
	LNA增益 = 17.9 dB, R _{FB} = ∞		3.7		dB
	LNA增益 = 21.3 dB, R _{FB} = ∞		2.8		dB
相关噪声比	无信号,相关/非相关		-30		dB
输出失调		-35		+35	LSB
信噪比(SNR)模式l/ 模式II/模式III	f_{IN} = 5 MHz at -10 dBFS, GAIN+ = 0 V		65/64/63		dBFS
	$f_{IN} = 5 \text{ MHz at} - 1 \text{ dBFS, GAIN} + = 1.6 \text{ V}$		57/56/54.5		dBFS
谐波失真模式।/ 模式Ⅱ/模式Ⅲ					
二次谐波	$f_{IN} = 5 \text{ MHz at} - 10 \text{ dBFS, GAIN} + = 0 \text{ V}$		-62/-58/-55		dBc
	$f_{IN} = 5 \text{ MHz at} - 1 \text{ dBFS, GAIN} + = 1.6 \text{ V}$		-60/-61/-58		dBc
三次谐波	$f_{IN} = 5 \text{ MHz at} - 10 \text{ dBFS, GAIN} + = 0 \text{ V}$		-71/-60/-60		dBc
	$f_{IN} = 5 \text{ MHz at} - 1 \text{ dBFS, GAIN} + = 1.6 \text{ V}$		-57/-55/-56		dBc
双音交调(IMD3)	f _{RF1} = 5.015 MHz, f _{RF2} = 5.020 MHz, A _{RF1} = 0 dB, A _{RF2} = -20 dB, GAIN+ = 1.6 V, IMD3相对于A _{RF2}		-55		dBc
通道间串扰	$f_{IN} = 5 \text{ MHz at} -1 \text{ dBFS}$		-70		dB
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	招量程条件 ²		-65		dB
诵道间延识偏差	TGC完整路径, f_=5 MHz, GAIN+=0V至1.6V		0.3		度
PGA增益	差分输入至差分输出		21/24/27/30		dB
	25℃				
増益法则一致性误差模式Ⅰ/ 模式Ⅱ/模式Ⅲ	0 < GAIN+ < 0.16 V		1.5		dB
	0.16 V < GAIN+ < 1.44 V	-1.5/-1.5/ -1.6		+1.5/+1.5/ +1.6	dB
	1.44 V < GAIN+ < 1.6 V	-1.5/-1.5/ -1.6	-2.5	+1.5/+1.5/ +1.6	dB
线性增益误差	GAIN+=0.8V,针对理想AAF损耗 进行规格化处理	-1.5		+1.5	dB
通道间匹配	0.16 V < GAIN+ < 1.44 V		0.1		dB
增益控制接口					
正常工作范围		0		1.6	V
增益范围	GAIN+=0V至1.6V	-42		0	dB
比例因子			28.5		dB/V
响应时间	42 dB变化		750		ns
GAIN+阻抗	单端		10		MΩ
GAIN-阻抗	单端		70		kΩ
CW多普勒模式					
LO频率	$f_{LO} = f_{4LO}/4$	1		10	MHz
相位增量	每通道		22.5		度
输出直流偏置(単端)	CWI+, CWI–, CWQ+, CWQ–		1.5	. 4 95	V
最大输出摆幅	每个CWI+、CWI-、CWQ+、CWQ-, 每个所使能通道			±1.25	mA
跨导(差分)	经过解调的I _{out} /V _Ⅳ ,每个I或Q输出		1.0		
	LINA 習		1.8		mA/V
	LINA 瑁		2.4		mA/V
	LINAJ 冒		5.5		ma/v

参数1	测试条件/注释	最小值	典型值	最大值	单位
折合到输入端电压噪声	$R_S = 0 \Omega$ , $R_{FB} = \infty$				
	LNA增益 = 15.6 dB		1.5		nV/√Hz
	LNA增益 = 17.9 dB		1.4		nV/√Hz
	LNA增益 = 21.3 dB		1.3		nV/√Hz
噪声系数	$R_{S} = 50 \ \Omega, R_{FB} = \infty$				
	LNA增益 = 15.6 dB		5.7		dB
	LNA增益 = 17.9 dB		5.3		dB
	LNA增益 = 21.3 dB		4.8		dB
折合到输入端动态范围	$R_S = 0 \ \Omega, R_{FB} = \infty$				
	LNA增益 = 15.6 dB		164		dBFS/√Hz
	LNA增益 = 17.9 dB		162		dBFS/√Hz
	LNA增益 = 21.3 dB		160		dBFS/√Hz
折合到输出端信噪比	3 dBFS输入, $f_{RF}$ = 2.5 MHz, $f_{4LO}$ = 10 MHz, 1 kHz偏移		155		dBc/√Hz
双音交调(IMD3)	$f_{RF1} = 5.015 \text{ MHz}, f_{RF2} = 5.020 \text{ MHz},$		-58		dB
	f _{4L0} = 20 MHz, A _{RF1} = 0 dB, A _{RF2} = -20 dB, IMD3相对于A _{RF2}				
正交相位误差	I至Q,所有相位,1σ		0.15		度
I/Q幅度不平衡	I至Q,所有相位,1σ		0.015		dB
通道间匹配	I至I,Q至Q相位,1σ		0.5		度
	I至I,Q至Q幅度,1σ		0.25		dB
电源					
模式 /模式  /模式					
AVDD1		1.7	1.8	1.9	V
AVDD2		2.7	3.0	3.6	V
DRVDD		1.7	1.8	1.9	V
AVDD1	IGC模式		190/263/317		mA
	CW 多普勒模式		15		mA
AVDD2	IGL模式,尤信号		365		mA
	CW多晋勒模式,每个所使能通道, 无信号		30		mA
DRVDD			49/51/52		mA
总功耗(包括输出驱动器)	TGC模式,无信号		1560/1690/ 1780	1800/1940/ 2050	mW
	CW多普勒模式,且使能8个通道, 无信号		750		mW
关断功耗				5	mW
待机功耗				175/200/210	mW
电源抑制比 (PSRR)			1.6		mV/V
ADC分辨率			12		位
ADC基准电压					
输出电压误差	VREF = 1 V			±20	mV
负载调整(1.0 mA)	VREF = 1 V		2		mV
输入电阻			6		kΩ

¹如需了解完整的定义以及这些测试的实现方式,请参阅应用笔记AN-835:"了解高速ADC测试和评估"。

²超量程条件规定为超出满量程输入范围6dB。

### 数字规格

除非另有说明, AVDD1 = 1.8 V, AVDD2 = 3.0 V, DRVDD = 1.8 V, 1.0 V内部ADC基准电压, f_{IN} = 5 MHz, 整个温度范围。

_ 表2					
_ 参数'	温度	最小值	典型值	最大值	单位
时钟输入(CLK+、CLK-)					
逻辑兼容		0	MOS/LVDS/LVPE	ECL	
差分输出电压2	全	250			mV p-p
输入共模电压	全		1.2		V
输入电阻(差分)	25°C		20		kΩ
输入电容	25°C		1.5		pF
CW 4LO输入(4LO+、4LO-)					
逻辑兼容		0	MOS/LVDS/LVPE	ECL	
差分输出电压2	全	250			mV p-p
输入共模电压	全		1.2		V
输入电阻(差分)	25°C		20		kΩ
输入电容	25°C		1.5		pF
逻辑输入(PDWN、STBY、SCLK、RESET)					
逻辑1电压	全	1.2		3.6	v
逻辑0电压	 全			0.3	v
输入电阻	25°C		30		kΩ
输入电容	25°C		0.5		pF
逻辑1电压	全	1.2		3.6	v
逻辑0电压	 全			0.3	v
输入电阻			70		kΩ
输入电容	25°C		0.5		pF
					•
逻辑1电压	全	1.2		DRVDD + 0.3	v
逻辑0电压	 全	0		0.3	v
输入电阻			30		kΩ
输入电容	25°C		2		pF
逻辑1电压(I _m = 800 µA)	全		1.79		v
逻辑0电压(I _a = 50 µA)	 全			0.05	v
数字输出(DOUTx+、DOUTx-), (ANSI-644) ¹					
逻辑兼容			LVDS		
差分输出电压(V_s)	全	247		454	mV
输出失调电压(V)	<u></u> 全	1.125		1.375	v
输出编码(默认)			偏移二进制		
数字输出(DOUTx+、DOUTx-).					
(低功耗、减少信号选项)					
逻辑兼容			LVDS		
差分输出电压(Voo)	全	150		250	mV
输出失调电压(V _{os} )	全	1.10		1.30	V
输出编码(默认)			偏移二进制		
逻辑输出(GPO0, GPO1, GPO2, GPO3)					
逻辑0电压(l _{ot} = 50 μA)	全			0.05	V

¹如需了解完整的定义以及这些测试的实现方式,请参阅应用笔记AN-835:"了解高速ADC测试和评估"。

²仅针对LVDS和LVPECL。

³针对共用同一连接的13个SDIO引脚。

### 开关规格

除非另有说明, AVDD1 = 1.8 V, AVDD2 = 3.0 V, DRVDD = 1.8 V, 1.0 V内部ADC基准电压, f_{IN} = 5 MHz, 整个温度范围。

表3.					
参数1	温度	最小值	典型值	最大值	单位
时钟 ²					
时钟速率					
40 MSPS(模式I)	全	10		40	MHz
65 MSPS(模式II)	全	10		65	MHz
80 MSPS(模式III)	全	10		80	MHz
时钟脉冲宽度高电平(t _{EI} )	全		6.25		ns
时钟脉冲宽度低电平(t _n )	全		6.25		ns
输出参数2.3					
传播延迟(t _{pd} )	全	(t _{SAMPLE} /2) + 1.5	$(t_{SAMPLE}/2) + 2.3$	(t _{SAMPLE} /2) + 3.1	ns
上升时间(t _R )(20%至80%)	全		300		ps
下降时间(t _r )(20%至80%)	全		300		ps
FCO传播延迟(t _{FCO} )	全	(t _{SAMPLE} /2) + 1.5	$(t_{SAMPLE}/2) + 2.3$	(t _{SAMPLE} /2) + 3.1	ns
DCO传播延迟(t _{cpD} )⁴	全		t _{FCO} + (t _{SAMPLE} /24)		ns
DCO至数据延迟(t _{DATA} ) ⁴	全	(t _{SAMPLE} /24) - 300	(t _{sample} /24)	$(t_{SAMPLE}/24) + 300$	ps
DCO至FCO延迟(t _{FRAME} )⁴	全	(t _{sample} /24) - 300	(t _{sample} /24)	$(t_{SAMPLE}/24) + 300$	ps
数据至数据偏斜(t _{дата-мах} – t _{дата-міл} )	全		±100	±350	ps
唤醒时间(待机模式),GAIN+=0.5 V	25°C		2		μs
唤醒时间(省电模式)	25°C		1		ms
流水线延迟	全		8		时钟
					周期
孔径					
1. 孔径不确定(抖动)	25°C		<1		ps rms
LO生成					
4LO频率		4		40	MHz
LO分频器RESET建立时间 ⁵	全	5			ns
LO分频器RESET保持时间 ⁵	全	5			ns
LO分频器RESET高电平脉冲宽度	全	20			ns

¹如需了解完整的定义以及这些测试的实现方式,请参阅应用笔记AN-835:"了解高速ADC测试和评估"。

²可通过SPI进行调整。

³将器件焊接在FR-4材料上进行测量。

4t_{sample}/24基于位数的一半,因为延迟基于一半的占空比。 ⁵ RESET沿至4LO上升沿。



# 绝对最大额定值

### 表4.

参数	额定值
AVDD1至GND	-0.3 V至+2.0 V
AVDD2至GND	-0.3 V至+3.9 V
DRVDD至GND	0.3 V至+2.0 V
GND至GND	0.3 V至+0.3 V
AVDD2至AVDD1	-2.0Ⅴ至+3.9Ⅴ
AVDD1至DRVDD	-2.0V至+2.0V
AVDD2至DRVDD	-2.0Ⅴ至+3.9Ⅴ
数字输出(DOUTx+, DOUTx–,	0.3 V至+2.0 V
DCO+, DCO-, FCO+, FCO-)至GND	
CLK+, CLK-, SDIO至GND	-0.3 V至+2.0 V
LI-x, LO-x, LOSW-x至GND	-0.3 V至+3.9 V
CWI–, CWI+, CWQ–, CWQ+至GND	-0.3 V至+3.9 V
PDWN, STBY, SCLK, CSB至GND	-0.3 V至+2.0 V
GAIN+, GAIN-, RESET, 4LO+, 4LO-,	-0.3 V至+3.9 V
GPO0, GPO1, GPO2, GPO3至GND	
RBIAS, VREF至GND	0.3 V至+2.0 V
工作温度范围(环境)	-40℃至+85℃
存储温度范围(环境)	-65℃至+150℃
最高结温	150°C
引脚温度(焊接,10秒)	300°C

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下,器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。

# 热阻

衣2.				
气流速度(m/s)	θ _{JA} 1	θյβ	ονο	单位
0.0	20.3			°C/W
1.0	14.4	7.6	4.7	°C/W
2.5	12.9			°C/W

¹θ_μ的测试条件为有实接地层的四层PCB(仿真)。裸露焊盘焊接到PCB。

### ESD警告



**ESD(静电放电)敏感器件。** 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路,但在遇 到高能量ESD时,器件可能会损坏。因此,应当采 取适当的ESD防范措施,以避免器件性能下降或功 能丧失。



#### 图4.引脚配置

### 表6.引脚功能描述

引脚编号	名称	说明
0, 96, 97, 98	GND	地。裸露焊盘应与低噪声模拟地相连。
1	LI-E	E通道LNA模拟输入。
2	LG-E	E通道LNA接地。
3, 9, 15, 21, 55, 61, 67, 73, 85, 86, 91	AVDD2	3.0 V模拟电源。
4, 10, 16, 22, 25, 50, 54, 60, 66, 72	AVDD1	1.8 V模拟电源。
5	LO-F	F通道LNA模拟反相输出。
6	LOSW-F	F通道LNA模拟开关输出。
7	LI-F	F通道LNA模拟输入。
8	LG-F	F通道LNA接地。
11	LO-G	G通道LNA模拟反相输出。
12	LOSW-G	G通道LNA模拟开关输出。
13	LI-G	G通道LNA模拟输入。
14	LG-G	G通道LNA接地。
17	LO-H	H通道LNA模拟反相输出。
18	LOSW-H	H通道LNA模拟开关输出。
19	LI-H	H通道LNA模拟输入。
20	LG-H	H通道LNA接地。

引脚编号	名称	说明
23	CLK–	□ 时钟输入(-)。
24	CLK+	时钟输入(+)。
26, 47	DRVDD	1.8 V数字输出驱动器电源。
27	DOUTH-	ADC H数字输出(-)。
28	DOUTH+	ADC H数字输出(+)。
29	DOUTG-	ADC G数字输出(-)。
30	DOUTG+	ADC G数字输出(+)。
31	DOUTE-	ADC F数字输出(-)。
32	DOUTF+	ADC F数字输出(+)。
33	DOUTE-	ADC E教字输出(-)。
34	DOUTE+	ADC E数字输出(+).
35	DCO-	数字时钟输出(-)。
36	DCO+	数字时钟输出(+).
37	FCO-	
38	FCO+	数字帧时钟输出(+).
39		ADC D数字输出(-)
40	DOUTD+	ADC D数字输出(+).
41		ADC C 数字输出(-).
42	DOUTC+	ADC C 数字输出(+)
43		ADC B数字输出(-)
44	DOUTB+	ADC B数字输出(+)
45		ADC A数字输出()
46		ADC A数字输出(+)
48	STRY	24 和 半 断
40		与小儿大时。 一会全半断
51	SCIK	出行时轴
57		
52	CSB	
55	LG-A	
57	LG-A	
58		A通道LINA模拟开关输出
59		
62	LG-B	R通道LNA按加 B通道LNA按加
63	LG D	
64	LOSW-B	
65	LO-R	
68		
69		
70		
70	10-0	
74		
7 <del>4</del> 75		
75		D通道LNA模拟开关输出。
70		D通道LNA模拟反相输出。
77	CPO0	通用开漏输出0
79	GPO1	
20 20	GPO2	通用开漏输出?
81	GPO3	通用开漏给出3
82	RESET	重置为4IO4分渐计数器同步。
83	410-	· 王 4 / ································
84		CW多普勒4IO输入(+)
87	GAIN_	···· ∠ □ //·····························
88	GAIN+	增益控制电压输入(+)。
	S/ ULT	

己期绝早	夕称	治明
	石亭	<i>b</i> C-97
89	RBIAS	用于设置ADC内核偏置电流的外部电阻。
90	VREF	基准电压输入/输出。
92	CWI–	CW多普勒I输出(-)。
93	CWI+	CW多普勒I输出(+)。
94	CWQ-	CW多普勒Q输出()。
95	CWQ+	CW多普勒Q输出(+)。
99	LO-E	E通道LNA模拟反相输出。
100	LOSW-E	E通道LNA模拟开关输出。

### 典型性能参数

### TGC模式

 $f_{_{SAMPLE}} = 40$  MSPS,  $f_{_{IN}} = 5$  MHz,  $R_{_S} = 50 \Omega$ , LNA 增益 = 21.3 dB, LNA 偏置 =高, PGA 增益 = 27 dB, AAF LPF 截止频率 = f_{SAMPLE}/3, HPF截止频率= LPF截止频率/20.7 (默认)。





CHANNEL-TO-CHANNEL GAIN MATCHING (dB)

图10.增益匹配直方图, GAIN+=1.3 V







图18.三次谐波失真与频率的关系,AIN = -1.0 dBFS





### CW多普勒模式

 $f_{\rm RF}$  = 2.5 MHz at -3 dBFS,  $f_{\rm 4LO}$  = 10 MHz,  $R_{\rm s}$  = 50  $\Omega$ , LNA增益 = 21.3 dB, LNA偏置 = 高, 使能所有CW通道, 相位旋转0°。





# 等效电路



图30.等效LNA输入电路



图31.等效LNA输出电路











图36.等效SCLK、PDWN或STBY输入电路



图37.等效RESET输入电路





R180-03F

图43.等效CWI±、CWQ±输出电路





08180-032

# 工作原理

### 超声

AD9276主要应用于医用超声领域。图45所示为超声系统的 简化功能框图。超声系统的重要功能是为生理信号衰减进 行时间增益控制(TGC)补偿。因为超声信号的衰减与距离 (时间)呈指数关系,因此线性dB可变增益放大器为最佳解 决方案。

超声信号链的主要要求有超低噪声、有源输入匹配、快速 过载恢复、低功耗以及ADC差分驱动。由于超声设备使用 波束形成技术,要求大量二进制加权通道(例如,32至 512),所以在可能的最低噪声下实现最低功耗至关重要。 大多数现代超声设备使用数字波束形成技术。信号经TGC 放大器后立即转换至数字格式,然后完成数字波束形成。 12位ADC采样速率最高达80 MSPS,可同时满足通用型和高

对于低端和便携式超声设备而言,节省电力和低成本是两 个重要考虑因素,AD9276的设计就能够满足这些要求。

端系统的要求。

有关超声波系统的其他信息,请参考"影响超声系统前端 器件选择的考量因素"(《模拟对话》第36卷第3期,2002年 5-7月)以及"AD9271-便携式超声设备的革命性解决方案" (《模拟对话》第41卷第7期,2007年7月)。



图45.简化超声系统功能框图



### 通道概述

每个通道都包括TGC信号路径和CW多普勒信号路径。 LNA为两个信号路径提供用户可调的输入阻抗端接。CW 多普勒路径包括一个I/Q解调器。TGC路径包括一个差分 X-AMP[®]VGA、一个抗混叠滤波器和一个ADC。图46所示为 带外部元件的简化功能框图。

信号路径为全差分路径,能够实现最大信号摆幅,并减少 偶数阶失真,不过,LNA为单端信号源驱动。

### 低噪声放大器(LNA)

良好的噪声性能依赖于信号链始端的具有超低噪声的 LNA,可将随后的VGA噪声分配降至最低。在需要输入阻 抗匹配应用中,有源阻抗控制使噪声性能最佳。

LNA的原理示意图见图47。LI-x容性耦合到信号源。片上 偏置电压发生器产生约0.9 V的直流输入偏置电压,将输出 共模电平集中在1.5 V(二分之一AVDD2)。电容C_{LG}的值与输 入耦合电容C_s的值相同,与LG-x引脚相连并接地。

强烈建议通过LG-x引脚构成开尔文连接,连接至输入端或 探头接地。简单地将LG-x引脚在器件附近接地,会导致不 同地的电位差通过LNA放大。通常会产生一个直流偏移电 压,该电压值随不同通道和器件而异,具体取决于应用和 PCB的布局。



LNA支持高达4.4 V p-p差分输出电压,与1.5 V的共模电压正 负偏移了±1.1 V。LNA差分增益可设定饱和前的最大输入信 号。可通过SPI设置三个增益中的其中之一。增益设置为 15.6 dB、179 dB和21.3 时,对应的满量程输入分别为733 mV p-p、 550 mV p-p和367 mV p-p。过载保护可确保从大输入电压状 态下快速恢复。因为输入端都容性耦合至电源电压一半左 右的偏置电压,所以无需与ESD保护交互,便可处理大的 输入电压。

借助低值反馈电阻和输出级的电流驱动能力,LNA可以实现0.75 nV/√Hz的低折合到输入端噪声电压(增益为21.3 dB)。 所需功耗仅27 mA/通带(80 mW)。片上电阻匹配产生精确的 单端增益,这对准确阻抗控制很关键。由于采用全差动拓 扑和负反馈,失真减至最低。低二阶谐波失真在二次谐波 超声成像应用中尤其重要。差分信号使得每个输出端的摆 幅变小,从而进一步降低三阶谐波失真。

### 有源阻抗匹配

LNA内置单端电压增益放大器,具有差分输出端,外部可 提供负输出端。例如,固定增益为8×(17.9 dB)时,在负输 出引脚LO-x和正输入引脚LI-x间连接反馈电阻,形成有源 输入端。通过这种众所周知技术可以在单一系统中连接多 个探头阻抗。输入电阻如公式1所示。

$$R_{IN} = \frac{R_{FB}}{(1 + \frac{A}{2})}$$
(1)

其中:

A/2为单端增益或LI-x输入端至LO-x输出端的增益。 R_{FB}是R_{FB1}和R_{FB2}的组合阻抗(参见图47)。

因为放大器的输入端至差分输出端具有8倍增益,所以必须注意,A/2是LI-x引脚至LO-x引脚的增益,比放大器的增益小6 dB,即11.9 dB(4倍)。一个15 kΩ的内部偏置电阻与LI-x引脚相连的源电阻并联减小了输入电阻值,LG-x引脚交流接地。等式2用来计算得出特定R_{IN}所需要的R_{FB},即便是较大R_{IN}值。

$$R_{IN} = \frac{R_{FB}}{(1+3)} || 15 \text{ k}\Omega$$
(2)

例如,要将 $R_{IN}$ 设为200  $\Omega$ ,  $R_{FB}$ 的值必须为1000  $\Omega$ 。如果用简 化式(公式2)计算 $R_{IN}$ ,则该值为188  $\Omega$ ,结果,增益误差小于 0.6 dB。一些因素,诸如存在动态源电阻,可能会更明显地 影响绝对增益精度。高频率下,必须考虑LNA的输入电 容。用户必须确定匹配精度水平并相应调整 $R_{FB}$ 。 LNA带宽(BW)大于100 MHz。最终,LNA的带宽会限制合 成 $R_{IN}$ 的精度。若 $R_{IN} = R_s$ ,最高约200 Ω,那么最佳匹配介 于100 kHz与10 MHz之间,此时,频率下限由交流耦合电 容的大小确定,上限由LNA BW确定。此外,输入电容和 $R_s$ 限制了更高频的BW。图48显示了各种 $R_{FB}$ 值时 $R_{IN}$ 与频率的 关系。



应当注意,在 $R_{IN}$ 最低值(50  $\Omega$ )时, $R_{IN}$ 峰值会出现在频率大于10 MHz时。这是因为LNA BW滚降的关系,如前文所述。

但 $R_{IN}$ 值较大时,在LNA到达峰值前,寄生电容开始滚降信 号BW。 $C_{SH}$ 进一步降低了匹配度,因此, $C_{SH}$ 不应用于 $R_{IN}$ 值大于100 Ω的情形中。表7列出了根据 $R_{IN}$ 的情况 $R_{FB}$ 和 $C_{SH}$ 的推荐值。

 $C_{FB}$ 需要与 $R_{FB}$ 串联,因为LO-x引脚和LI-x引脚的直流电平 不相等。

LNA增益 (dB)	R _{IN} (Ω)	R _{FB} (Ω)	最小值 C₅н (pF)	带宽(MHz)			
 15.6	50	200	90	57			
17.9	50	250	70	69			
21.3	50	350	50	88			
 15.6	100	400	30	57			
17.9	100	500	20	69			
21.3	100	700	10	88			
 15.6	200	800	不适用	72			
17.9	200	1000	不适用	72			
21.3	200	1400	不适用	72			

### 表7.有源端接外部元件值

### LNA噪声

短路噪声电压(折合到输入端噪声)是系统性能的一个重要限制因素。增益为21.3dB时,LNA的短路噪声电压为0.75 nV/√Hz,包括VGA后置放大器增益为27 dB时的VGA噪声。这些测量值在无反馈电阻情况下测定,为计算不同配置的输入噪声和噪声系数性能提供了基础。如图49所示。



图50和51显示噪声系数与R_s关系的仿真结果。其中使用上 述配置,VGA折合到输入端的噪声电压为3.8 nV/ $\sqrt{Hz}$ 。无端 接(R_{FB}=∞)运行达到了最低等效输入噪声和噪声系数。图51 显示噪声系数与源电阻上升的关系,R_s较低时,LNA电压 噪声比源噪声大,R_s较高时,是因为噪声源于R_{FB}。当R_s与 R_{rs}匹配时,噪声系数最低。

输入阻抗匹配主要是为了提高系统的瞬态响应。采用阻性 端接时,因为匹配电阻的热噪声,以及LNA输入电压噪声 发生器的贡献增加,输入噪声增大。不过,采用有源阻抗 匹配时,两者的贡献比阻性端接时小1/(1+LNA增益)。 图50所示为相应的噪声系数性能。LNA增益为21.3 dB时, 输入阻抗被RS扫描以保持每个点的匹配。50 Ω源阻抗在阻性 端接、有源端接和无端接配置时的噪声系数分别为7.3 dB、 4.2 dB和2.8 dB。200 Ω源阻抗的噪声系数分别为4.5 dB、1.7 dB 和1.0 dB。

图51显示各种 $R_{IN}$ 值时 $R_{s}$ 相关噪声系数,有助于顺利完成设计。



图50.阻性端接、有源端接匹配和无端接输入时的 噪声系数和R_s的关系,V_{GAIN} = 0.8 V



### 输入过驱

在超声系统中,出色的过载表现是非常重要的。LNA和 VGA都内置过驱保护,能在过载事件后快速恢复。

### 输入过载保护

跟任何放大器一样,如果应用易受到高瞬态电压的影响, 强烈推荐在输入端前进行电压钳位。

图52所示为简化的超声传感器接口。普通的传感器元件具 有发射与接收超声能量双重功能。在发射阶段,将向陶瓷 基元施加高压脉冲。典型发射/接收(T/R)开关由四个采用 桥式配置的高压二极管组成。尽管理想状态下,二极管会 阻止来自灵敏接收机输入端的发射脉冲,但二极管特性并 不完美,所以LI-x输入端的泄漏瞬态可能会有问题。

由于超声系统是一种脉冲系统,传播时间用于确定深度, 因此从输入过载中快速恢复的功能是至关重要的。前置放 大器和VGA会出现过载情况。紧接着发射脉冲后,典型 VGA增益较低,LNA受到T/R开关泄漏过载的影响。随着 增益的增加,因为近场和声学高密度材料(如骨)造成的强 回波可能会引起VGA发生过载。

图52显示外部过载保护方案。应在交流耦合电容前放置一 对背靠背信号二极管。注意,所有二极管都容易出现一定 量的散粒噪声。许多类型的二极管可用于实现所需的噪声 性能。图52所示的配置中往往会增加2 nV/√Hz折合到输入端 噪声。根据不同的应用,降低5 kΩ的电阻和增加2 kΩ的电 阻可能会改善噪声分布。如图52所示,增加了二极管后, ±0.5 V或更低的钳位电平显著提高了系统的过载性能。



### CW多普勒操作

AD9276每个通道都有一个I/Q解调器。每个解调器具有一 个单独的可编程移相器。I/Q解调器是医疗超声领域相控 阵波束形成应用的理想选择。每个通道都可以通过SPI端 口选择16延迟状态(360°/16或22.5°/步进)。该器件的RESET 输入端用来同步每个通道的LO分频器。如果使用多个 AD9276,共有跨阵列RESET可确保所有通道相位同步。在 AD9276内部,通道I和Q的输出电流进行求和。如果使用 多个AD9276,每个AD9276都能进行I和Q输出电流求和, 并使用外部跨导放大器转换为电压。

#### 正交产生

内部0°和90° LO数字相位都由4分频逻辑电路产生。分频器 支持直流耦合输入,本身为宽带,最高LO频率只能通过开 关速度来限制。正交LO信号的占空比本身为50%,不受外 部连接4LO输入不对称的影响。此外,利用分频器以满足 4LO信号对产生内部LO信号的最终触发器重新计时,从而 最大限度地减少分频电路引入的噪声。

为了获得最佳性能,4LO输入为差分驱动,同AD9276评估板。每个引脚上的共模电压约为1.2 V,标称电源电压3 V。 重要的是,要获得CW信号链的最佳性能,须确保LO源有非 常低的相位噪声(抖动)、快速压摆率以及充足的输入电平。

波束形成应用需要精确的通道间相位关系,实现多通道之间的一致性。不同AD9276在数个阵列使用时,采用RESET引脚同步LO分频电路。多个AD9276通电后,RESET引脚将分频器复位到已知状态。使用一个以上AD9276时,只能通过RESET引脚上的同一脉冲实现精确的通道间相位匹配。

### I/Q解调器和移相器

I/Q解调器由多个双平衡无源混频器组成。RF输入信号通 过跨导级转换成电流,跨导级具有最大差分输入信号处理 能力,与LNA输出满量程相匹配。这些电流然后注入混频 器,混频器将其转换为基带电流(RF - LO)和两倍射频电流 (RF + LO)。根据SPI锁存器中的编程设置码(见表8),信号 发生相移。整体电路具有相移功能。表8第1栏所列的相移 定义为基带I或Q输出通道之间的相移。例如,向AD9276 的两个RF输入端施加同一信号时,基带输出同相,以便生 成匹配的相位编码。但是,如果通道1的相位编码是0000, 通道2的是0001,那么通道2的输出领先通道1的输出22.5°。

#### 表8.通道间相移的相位选择码

<b>①</b> 移位	I/Q解调相位 (SPI寄存器0x2D [3:0])
0°	0000
22.5°	0001
45°	0010
67.5°	0011
90°	0100
112.5°	0101
135°	0110
157.5°	0111
180°	1000
202.5°	1001
225°	1010
247.5°	1011
270°	1100
292.5°	1101
315°	1110
337.5°	1111

### 动态范围和噪声

图53为AD9276所有8个通道的互连框图。如图所示,通过 线"或"技术连接输出端,可轻松将更多通道添加到求和通 道中(AD8021用作求和放大器时最多达32个)。在波束形成 应用中,多个接收通道的I和Q输出端被求和。该系统的动 态范围增加比例为10 log₁₀(N),其中N指通道数(假设为随机 无关噪声)。图53的8通道示例中,噪声增加了9 dB,而信号 变为四倍(18 dB),总的信噪比改善值为(18 – 9) = 9 dB。

CW信号路径折合到输出端的噪声取决于LNA增益、外部 求和放大器的选择、和R_{FILT}值。要确定折合到输出端的噪 声,必须知道有源低通滤波器(LPF)的值R_{FILT}和C_{FILT},如图 53所示。对于单个通道的典型滤波器值,R_{FILT}为2 kΩ,C_{FILT} 为0.8 nF;这些值可以实现一个100 kHz的单极LPF。在八个 通道合成的情况下,R_{FILT}和C_{FILT}为250Ω和6.4nF。

如果RF和LO偏移10kHz,那么解调信号为10kHz并通过LPF。 从RF输入端到AD8021输出端的单通道混合增益(例如, I1′、Q1′)近似为LNA增益,其中R_{FILT}和C_{FILT}分别为2kΩ和 0.8 nF。

增加滤波器电阻,同时保持截止频率,即可提高该增益。 限制增益幅度的因素是输出摆幅,以及根据I-V转换器而 选定的运算放大器(在此例中是AD8021)的驱动能力。任何 放大器的驱动能力都有限,所以可以将有限多个通道进行 求和。通道求和范围与放大器的电流驱动能力直接相关, 该放大器用来实现有源低通滤波器和电流-电压转换器。使 用AD8021时,最多支持AD9276的32个通道;也就是说, 四个AD9276(4×8=32个通道)可以用一个AD8021求和。



### 相位补偿和模拟波束形成

波束形成在医疗超声中定义为对多基元超声传感器在不同时间接收的同源信号进行相位对准并求和。波束形成有两个功能:指定传感器发射方向,提高其增益,确定人体内的焦点,即产生回波的位置。AD9276 I/Q解调器的主要应用在超声CW多普勒模拟波束形成电路中。

现代医学应用超声设备采用多通道接收器实现波束形成。 典型CW多普勒阵列最多达64个接收通道,这些通道经相 移并求和用于提取相干信息。使用多个接收器时,可对来 自每个通道的所需信号求和而产生一个大信号(增加N 倍,N为通道数),噪声以通道数的平方根数增加。这种 技术提高了设备的信噪比性能。波束形成器设计的关键要 素是时域输入信号的对齐方法以及将个别信号求和为复合 整体的方法。 在集成多普勒功能的传统模拟波束形成器中,每通道有一 个V-I转换器和交叉点开关,然后接无源延时线作为组合 相移器和求和电路。系统通过延时线以载波频率(RF)运 行,各个通道的信号通过延时线求和,然后合并信号由 I/Q解调器下变频。解调器的动态范围会限制可实现的动 态范围。

由此产生的I和Q信号经过滤波,然后通过两个高分辨率 模数转换器采样。采样信号经过处理,可提取多普勒相 关信息。

或者,射频信号在每个通道上分别进行下变频处理,并对 下变频信号进行相移,然后合并所有通道。因为波束形成 在解调之后使动态范围扩展,所以解调器的动态范围对输 出动态范围的影响不大。AD9276就是采用这种架构。每个 通道上的I/Q解调器进行下变频,求和的电流输出与延迟 线方法相同。经I-V转换后的滤波器和ADC也类似。

在CW多普勒操作中,AD9276集LNA、相移器、变频器和 I/Q解调器于一体,并直接产生基带信号。图54是简化 图,显示的是四个通道的情况。超声波由超声探头里的4 个传感器元件(TE1-TE4)接收,并产生信号E1-E4。此例 中,TE1的相位以45°领先TE2的相位。

实际应用中,相位差取决于基元间距、波长(λ)、波速、入 射角以及其他因素。图54中,信号E1-E4由低噪声放大器 放大。为达到最佳信噪比性能,LNA输出直接应用于解调 器输入。要对E1-E4信号求和,将通道2的相位编码设置为 0010,使E2相对于E1移相45°,E3移相90°(相位编码为 0100);以及E4移相135°(相位编码为0110)。AD9276输出端 的相位对准电流信号在I-V转换器中求和,为合并的输出信 号提供四个通道的动态范围改善(理论值6 dB)。

#### CW应用信息

在使用多个AD9276时,RESET引脚用于同步LO分频器。因为由同一内部LO驱动,任何AD9276中的通道本质上是同步的。然而,使用多个AD9276时,其分频器可能在不同相位状态唤醒。RESET引脚的功能是对多个AD9276的所有LO信号进行相位对准。

相对于其他AD9276,每个AD9276的4LO分频器开始可以 为四种状态之一:相对于其他AD92760°、90°、180°和270°。 每个AD9276 LO分频器内部产生的I/Q信号始终彼此呈90° 角,但上电时,同一阵列使用的多个AD9276的分频器之间 可能发生相移。 RESET机制也可以用于测量RF输入到输出的非混合增益。 高电平有效RESET脉冲的上升沿任何时间都可能发生;然 而,其持续时间最少应≥ 20 ns。当RESET脉冲由高向低转 变,LO分频器在4LO时钟的下一个上升沿重新激活。为了 保证多个AD9276同步运行,在4LO时钟下一个上升沿之 前,RESET脉冲必须在所有器件上拉低。

因此,在4LO时钟的下降沿,最好是拉低RESET脉冲;最 起码,t_{serup}应该≥5ns。RESET 脉冲的最佳时序设置是:在 4LO下降沿拉高,然后在4LO下降沿拉低;这样即使4LO频 率为32 MHz(内部LO:8 MHz)时,建立时间也有15 ns。

使用以下程序来检查多个AD9276的同步情况:

- 1. 通过在串行接口设置适当的通道使能位,每个AD9276 至少激活一个通道(见表18,寄存器0x2D,第4位)。
- 以相同的逻辑状态设置所有AD9276通道的相位编码, 例如0000。
- 所有设备应用相同的测试信号,以便在基带输出端产生 正弦波,用来测量每个器件的每个通道输出。
- 4. 向所有AD9276施加RESET脉冲。
- 由于所有AD9276的相位编码都应相同,多个器件的合并信号应比单个通道大N倍。如果合并后的信号比单个通道信号的N倍小,那么单个AD9276的一个或更多LO相位出错。



### TGC操作

TGC信号路径为全差动路径,能够实现最大信号摆幅,并 减少偶数阶失真;不过,LNA为单端信号源驱动。增益值 以单端LNA输入至差分ADC输入为基准。图55显示满足最 高和最低增益要求的简单测试。

#### 所需最高增益由下式确定:

(ADC噪底/LNA输入噪底)+裕量= 20 log(224/3.9)+11 dB=46 dB

#### 所需最低增益由下式确定:

(ADC输入FS/LNA输入FS)+裕量 = 20 log(2/0.55) - 10 dB = 3 dB

因此, 12位40 MSPS ADC(带宽15 MHz, 增益42 dB)应能满 足如今大多数超声系统所需的动态范围。

系统增益分配如表9所列。

#### 表9.通道增益分配

部分	标称增益(dB)
LNA	15.6/17.9/21.3
衰减器	-42至0
VGA放大器	21/24/27/30
滤波器	0
ADC	0

TGC路径的线性dB增益(法则一致性)范围为42 dB。增益控制接口的斜度为28.5 dB/V,增益控制范围为-0.8 V至+0.8 V。 公式3是差分电压V_{GAIN}的表达式,公式4是通道增益的表达式。

$$V_{GAIN}(\mathbf{V}) = (GAIN+) - (GAIN-)$$
(3)

增益 (dB) = 28.5 dB/V ×  $V_{GAIN}$  + ICPT (4)

### 其中, ICPT是TGC增益截点。

默认状态下,LNA的增益为21.3 dB(12×);如果GAIN+引脚 电压为0 V,GAIN-引脚电压为0.8 V,则VGA后置放大器的 增益为24 dB(42 dB衰减)。因此,如果LNA输入不匹配时, 通过TGC路径的总增益(或ICPT)达到3.6 dB,或如果LNA匹 配至50  $\Omega(R_{FB} = 350 \Omega)$ ,总增益为-2.4 dB。但如果GAIN+引 脚的电压为1.6 V,GAIN-引脚的电压为0.8 V(0 dB衰减),则 VGA增益为24 dB。此时,若LNA输入不匹配,通过TGC路 径的总增益达到45 dB,或LNA输入匹配,则总增益为39 dB。

每个LNA输出端都直流耦合至VGA输入端。VGA内置增益 范围为-42 dB至0 dB的衰减器,后接增益为21 dB/24 dB/27 dB /30 dB的放大器。X-AMP增益内插法会形成低增益误差和均 衡带宽,且差分信号路径将失真降至最低。



表10.敏感度和动态范围间的权衡考量1,2,3

LNA				VGA				
增益			典型输出动态范围(dB)					
(V/V)	(dB)	满量程 输入(V p-p)	输入噪声 (nV/√Hz)	后置放大器增益(dB)	$GAIN + = 0 V^4$	GAIN+ = 1.6 V ⁵	GAIN+ = 1.6 V (nV/√Hz) 时折合到输入端的噪声 [。]	
6	15.6	0.733	0.98	21	67.5	65.1	1.395	
				24	66.4	63.0	1.286	
				27	64.6	60.6	1.227	
				30	62.5	57.9	1.197	
8	17.9	0.550	0.86	21	67.5	64.5	1.149	
				24	66.4	62.3	1.071	
				27	64.6	59.8	1.030	
				30	62.5	57.1	1.009	
12	21.3	0.367	0.75	21	67.5	63.3	0.910	
				24	66.4	60.9	0.865	
				27	64.6	58.2	0.842	
				30	62.5	55.4	0.830	

¹LNA:输出满量程=4.4 V p-p差分。

²滤波器:损耗≈1dB,NBW=13.3 MHz,GAIN-=0.8 V。

³ ADC: 40 MSPS, 70 dB SNR, 2 V p-p满量程输入。

⁴最小VGA增益(VGA为主的)时的输出动态范围。

⁵最大VGA增益(LNA为主的)时的输出动态范围。

⁶最大VGA增益时的通道噪声。

表10显示相对于各种LNA和VGA增益设置,能实现的敏感 度和动态范围间的权衡考量。

例如,当VGA设定为最小增益电压时,TGC路径主要是 VGA噪声,可实现最大输出信噪比。但随着后置放大器增 益选项的增加,折合到输入端的噪声随之降低,信噪比性 能也下降。

如果VGA设定为最大增益电压时,TGC路径主要是LNA噪 声,折合到输入端的噪声达到最低,但输出信噪比性能也 下降。TGC (LNA + VGC)增益越高,输出信噪比就越低。 随着后置放大器增益增加,折合到输入端的噪声也降低。

低增益时, VGA应限制系统噪声性能(信噪比); 高增益时, 噪声取决于噪声源和LNA。最大电压摆幅则受ADC满量程输入电压峰峰值(2 V p-p)的限制。

TGC路径的每个部分中,LNA和VGA的满量程范围不同。 范围值取决于每个功能框的增益设置,以及GAIN+与 GAIN-引脚电压。LNA有三个范围值,即通过SPI实现的满 量程设置值。同样,VGA也有四个后置放大器增益设置可 通过SPI实现。GAIN±引脚电压确定放大器(LNA或VGA)饱 和的先后顺序。最大信号输入电平与GAIN±引脚电压成函 数关系,为SPI可选增益选项,如图56至58所示。







### 可变增益放大器(VGA)

X-AMP差分VGA提供精确输入衰减和插值,具有3.8 nV//Hz 低折合到输入端噪声和出色的增益线性。简化框图如图59 所示。



VGA的输入为14级差分电阻梯,每抽头3.5 dB。由此产生的 总增益范围是42 dB,在端点损失范围之内。每侧的有效输 入电阻标称值为180 Ω,总差分电阻为360 Ω。电阻梯由LNA 的全差分输入信号驱动。LNA输出为直流耦合,避免使用 外部耦合电容。衰减器和VGA的共模电压受控于放大器, 该放大器采用从LNA中获得的相同中间电源,允许LNA直 流耦合至VGA,不会于共模差异而产生较大的失调。但 是,随着增益的增加,LNA的任何失调都会被放大,使 VGA输出失调以指数规律增加。

X-AMP的输入级沿电阻梯分布,一个由增益接口控制的偏 置插值器决定输入抽头点。偏置电流存在重叠,相继抽头 的信号会合并以提供从-42 dB到0 dB的平滑衰减。这种电路 技术可产生线性dB增益法则一致性和低失真水平,仅偏离 理想值±0.5 dB或更少。增益斜率相对于控制电压单调无变 化,在过程、温度和电源供应发生变化时相对稳定。

X-AMP输入端为可编程增益反馈放大器的一部分,使得 VGA成为一个完整的器件。其带宽约为100 MHz。输入级设 计用于降低输出馈通,并确保整个增益设置范围具有出色 的频率响应一致性。

### 増益控制

增益控制接口GAIN±为差分输入端。通过插值器选择连接 到输入衰减器的适当输入级,VGAIN可以改变所有VGA的 增益。对于0.8 V GAIN-,28.5 dB/V标称GAIN+范围为0 V 至1.6 V,最佳增益线性度约为0.16 V至1.44 V,误差通常小 于±0.5 dB。GAIN+电压大于1.44 V和低于0.16 V时,误差增 大。无增益折叠时,GAIN+值可超过电源电压1 V。

增益控制响应时间小于750 ns,是最小到最大增益变化最终 值的10%。

GAIN+和GAIN-引脚可以用两种连接方式之一。可以使用 单端法,即开尔文连接至地,如图60所示。用于驱动多个 器件时,最好使用差分法,如图61所示。对于任何一种方 法,GAIN+和GAIN-引脚均应直流耦合,并驱动以适合1.6 V 满量程输入。





### VGA噪声

典型应用中,VGA将宽动态范围输入信号调整至ADC输 入范围内。LNA折合到输入端的噪声限制了最小可分辨输 入信号;而折合到输出端噪声(主要取决于VGA)限制了最 大瞬时动态范围,该范围可以在任何一个特定的增益控制 电压下处理。折合到输出端的噪声范围根据ADC的总噪底 设置。

短路输入条件下,折合到输出端的噪声与GAIN+成函数关 系,如图11、图12和图14所示。输入噪声电压等于输出噪 声除以控制范围内每一点的测量增益。

在大部分增益范围内,因为以VGA折合到输出端的固定噪 声为主,所以折合到输出端的噪声均为60 nV/√Hz(后置放大 器增益=24 dB)。在增益控制范围高端部分,则主要是LNA 噪声和源噪声。在最大增益控制电压附近,折合到输入端 的噪声为最小值,而VGA折合到输入端的噪声贡献微乎 其微。

较低增益时,折合到输入端的噪声以及噪声系数随着增益 的下降而增加。系统的瞬时动态范围不会丢失,但是,因 为折合到输入端的噪声增加,输入容量也随之增加。ADC 噪底分布具有同样的相关性。重要的是,VGA输出噪底的 幅度是相对于ADC的噪底的幅度而言的。

增益控制噪声在极低噪声应用中值得注意。增益控制接口的热噪声可以调制通道增益。由此产生的噪声与输出信号 电平成正比,通常只有出现大信号时会很明显。增益接口 包括片上噪声滤波器,该滤波器能显著降低5 MHz以上频 率噪声的影响。应注意尽量减少GAIN±输入端的噪声冲 击。外部RC滤波器可用于去除V_{GAIN}源噪声。滤波器带宽 应足以满足所需的控制带宽。

### 抗混叠滤波器(AAF)

信号到达ADC之前,抗混叠滤波器用来抑制直流信号,并 限制信号的带宽以达到抗混叠的目的。图62显示了滤波器 的结构。 抗混叠滤波器由单极点高通滤波器和二阶低通滤波器组合 而成。高通滤波器可配置为与低通滤波器截止频率成一定 比例关系。可通过SPI进行选择。

该滤波器采用片上调谐来调整电容,进而设置所需的截止 频率并减少变化。-3 dB低通滤波器的默认截止频率为ADC 采样时钟速率的1/3或1/4.5。截止频率可通过SPI调整至该 频率的0.7、0.8、0.9、1、1.1、1.2或1.3倍。截止频率范围 可保持在8 MHz至18 MHz范围。



图62.抗混叠滤波器原理示意图

调谐通常关闭以免在关键时刻改变电容设置。调谐电路通 过SPI使能和禁用。初始上电后,以及滤波器截止频率缩放 比例或ADC采样率重新编程后,必须对滤波器调谐执行初 始化。建议在空闲时间偶尔重新调整,以补偿温度漂移。

共有8个SPI可编程设置值,用户可以更改高通滤波器截止 频率与低通截止频率的函数关系。表11所示为两个示例: 一个是8 MHz低通截止频率,另一个是18 MHz低通截止频 率。这两种情况下,低端频率的抑制量随比例下降而逐步 增加。因此,使整个AAF频率通带变窄可以减少低频噪 声,或者使谐波处理的动态范围最大。

表11.SPI可选的高通滤波器的截止频率选项

		高通滤波器截止频率						
SPI设置	比例'	低通滤波器截止 频率=8 MHz	低通滤波器截止 频率=18 MHz					
0	20.65	387 kHz	872 kHz					
1	11.45	698 kHz	1.571 MHz					
2	7.92	1.010 MHz	2.273 MHz					
3	6.04	1.323 MHz	2.978 MHz					
4	4.88	1.638 MHz	3.685 MHz					
5	4.10	1.953 MHz	4.394 MHz					
6	3.52	2.270 MHz	5.107 MHz					
7	3.09	2.587 MHz	5.822 MHz					

1比例=低通滤波器的截止频率/高通滤波器的截止频率。

### ADC

AD9276采用流水线式ADC架构。各级的量化输出组合在 一起,在数字校正逻辑中形成一个12位转换结果。流水线 结构允许第一级处理新的输入采样点,而其它级继续处理 之前的采样点。采样在时钟的上升沿进行。

输出级模块能够实现数据对准、错误校正,且能将数据传 输到输出缓冲器。然后将数据串行化,并使其与帧和输出 时钟对齐。

### 时钟输入考虑

为了充分发挥芯片的性能,应利用一个差分信号作为 AD9276采样时钟输入端(CLK+和CLK-)的时钟信号。该信 号通常使用变压器或电容器交流耦合到CLK+和CLK-引脚 内。这两个引脚有内部偏置,无需其它偏置。

图63显示了为AD9276提供时钟信号的首选方法。使用RF 变压器,可以将低抖动时钟源(如VFAC3-BHL-50 MHz Valpey Fisher振荡器)从单端转换成差分。跨接在次级变压器上的 背对背肖特基二极管可以将输入AD9276中的时钟幅度限制 为约0.8 V p-p差分信号。这样,既可以防止时钟的大电压摆 幅馈通至AD9276的其它部分,还可以保留信号的快速上升 和下降时间,这一点对低抖动性能来说非常重要。



如果有低抖动的时钟源,那么,另一种方法是对差分PECL 信号进行交流耦合,并传输至采样时钟输入引脚(如图64所 示)。AD951x系列时钟驱动器具有出色的抖动性能。







图65.差分LVDS采样时钟

在某些应用中,可以利用单端CMOS信号来驱动采样时钟 输入。在此类应用中,CLK+引脚直接由CMOS门电路驱 动,CLK-引脚则通过与39 kΩ电阻并联的0.1 μF电容旁路接 地(见图66)。虽然CLK+输入电路电源为AVDD1(1.8 V),但 该输入电路可支持高达3.3 V的输入电压,因此,驱动逻辑 的电压选择非常灵活。



### 时钟占空比考虑

典型的高速ADC利用两个时钟沿产生不同的内部定时信 号。因此,这些ADC可能对时钟占空比很敏感。通常,为 保持ADC的动态性能,时钟占空比容差应为5%。AD9276 内置一个占空比稳定器(DCS),可对非采样边沿进行重新 定时,并提供标称占空比为50%的内部时钟信号。因此, 时钟输入占空比范围非常广,且不会影响AD9276的性能。 当DCS处于开启状态时,在很宽的占空比范围内,噪声和 失真性能几乎是平坦的。但是,有些应用可能要求关闭 DCS功能。如果是这样,则在这种模式下工作时,应注意 动态范围性能可能会受影响。有关使用此功能的更多详细 信息,请参阅表18。

占空比稳定器利用延迟锁定环(DLL)创建非采样边沿。因 此,一旦采样频率发生变化,DLL就需要大约8个时钟周期 来获取并锁定新的速率。

### 时钟抖动考虑

高速、高分辨率ADC对时钟输入信号的质量非常敏感。在 给定的输入频率(f,)下,由于孔径抖动(t,)造成的信噪比 (SNR)下降计算公式如下:

SNR 下降幅度 =  $20 \times \log 10(1/2 \times \pi \times f_A \times t_J)$ 

公式中,均方根孔径抖动表示所有抖动源(包括时钟输入信 号、模拟输入信号和ADC孔径抖动)的均方根。中频欠采 样应用对抖动尤其敏感(见图68)。

当孔径抖动可能影响AD9276的动态范围时,应将时钟输入 信号视为模拟信号。时钟驱动器电源应与ADC输出驱动器 电源隔离,以免在时钟信号内混入数字噪声。低抖动、晶 控振荡器为最佳时钟源,如Valpey Fisher VFAC3系列。如 果时钟信号来自其它类型的时钟源(通过门控、分频或其它 方法),则需要在最后对原始时钟进行重定时。

如需更深入了解与ADC相关的抖动性能信息,请参阅应用 笔记AN-501和AN-756(访问www.analog.com)。



### 功耗和省电模式

如图69和图70所示, AD9276的功耗与其采样速率成比例关 系。数字功耗变化不大,因为它主要由DRVDD电源和 LVDS输出驱动器的偏置电流决定。



AD9276具有可调整LNA偏置电流特性(见表18,寄存器 0x12)。默认LNA偏置电流设置为高。图71显示每个偏置设 置值时AVDD2电流减少的典型值。此外,LNA偏置设置为 低时,建议使用寄存器0x10(见表18)调整LNA偏移。



将PDWN引脚置位高电平,可使AD9276进入省电模式。在 这种状态下,器件的典型功耗为5mW。在省电模式下,LVDS 输出驱动器处于高阻抗状态。将PDWN引脚拉低时, AD9276返回正常工作模式。此引脚兼容1.8 V和3.3 V电压。

将STBY引脚置位高电平,可使AD9276进入待机模式。在 这种状态下,器件的典型功耗为175 mW。待机状态下,除 了内部基准电压源外,整个器件都断电。LVDS输出驱动 器处于高阻抗状态。这种模式非常适合需要省电的应用, 因为器件能够在不使用时关断,使用时迅速上电。器件再 次上电的时间也大大缩短。将STBY引脚拉低时,AD9276 返回正常工作模式。此引脚兼容1.8 V和3.3 V电压。

在省电模式下,通过关闭基准电压源、基准电压缓冲器、 PLL和偏置网络,可实现低功耗。进入省电模式时,VREF 上的去耦电容放电;返回正常工作模式时,去耦电容必须 重新充电。因此,唤醒时间与处于省电模式的时间有关; 处于省电模式的时间越短,则相应的唤醒时间越短。器件 全面恢复运作需要约0.5毫秒的时间,建议在VREF引脚使 用1μF和0.1μF的去耦电容,在GAIN±引脚使用0.01μF的去 耦电容。时间大多取决于增益去耦:GAIN±引脚上的去耦 电容值越高,唤醒时间越长。

使用SPI端口接口时,可以使用一些其它省电选项。用户 可以分别关断各通道,或者将整个器件置于待机模式。如 需较短的唤醒时间,可以使用待机模式,使内部PLL处于 通电状态。唤醒时间跟增益有一定的关系。当器件处于待 机模式时,要达到1 µs的唤醒时间,GAIN±引脚必须施加 0.8 V的电平。有关使用这些功能的更多详细信息,请参阅 表18。

### 数字输出和时序

采用默认设置上电时, AD9276差分输出符合ANSI-644 LVDS标准。通过SPI接口,用寄存器0x14第6位,可以将它 更改为低功耗、减少信号选项(类似于IEEE 1596.3标准)。这 种LVDS标准可以将器件的总功耗进一步降低约36 mW。

LVDS驱动器电流来自芯片,并将各输出端的输出电流设 置为标称值3.5 mA。LVDS接收器输入端有一个100Ω差分端 接电阻,因此接收器摆幅标称值为350 mV。 AD9276 LVDS输出便于与具有LVDS能力的定制ASIC和FPGA 中的LVDS接收器连接,从而在高噪声环境中实现出色的 开关性能。推荐使用单一点到点网络拓扑结构,并将100 Ω 端接电阻尽可能靠近接收器放置。如果没有远端接收器端 接电阻,或者差分线布线不佳,可能会导致时序错误。建 议走线长度不要超过24英寸,差分输出走线应尽可能彼此 靠近且长度相等。图72显示了一个走线长度和位置适当的 FCO、DCO和数据流示例。



图72.LVDS输出时序示例(默认ANSI-644模式下)

图73显示使用ANSI-644标准(默认)数据眼图的LVDS输出示 例和时间间隔误差(TIE)抖动直方图,其中走线长度小于24 英寸,并采用标准FR-4材料。图74显示走线长度超过24英 寸、采用标准FR-4材料的示例。请注意,从TIE抖动直方 图可看出,数据眼图开口随着边沿偏离理想位置而减小, 因此,走线长度超过24英寸时,用户必须确定波形是否满 足设计的时序预算要求。

附加SPI选项允许用户进一步提高所有8路输出的内部端接 电阻(因而提高电流),从而驱动更长的走线(见图75)。虽然 这会在数据边沿上产生更陡的上升和下降时间,更不容易 发生比特错误,并且改善了频率分布(见图75),但使用此 选项会提高DRVDD电源的功耗。

如果因为负载不匹配而要求提高DCO±和FCO±输出的驱动 器强度,用户可以通过设置寄存器0x15中的位0,将驱动 强度提高一倍(2x)。注意,此功能不能使用寄存器0x15的 位[5:4],因为这些位优先于此功能。详情参见表18。







走线长度大于24英寸,标准FR-4)

输出数据格式默认为偏移二进制。表12提供了输出编码格 式的示例。若要将输出数据格式变为二进制补码,请参阅 存储器映射部分。

### 表12.数字输出码

代码	(V _{IN+} ) – (V _{IN−} ), 输入范围= 2 V p-p (V)	数字输出偏移 二进制(D11至D0)
4095	+1.00	1111 1111 1111
2048	0.00	1000 0000 0000
2047	-0.000488	0111 1111 1111
0	-1.00	0000 0000 0000

来自各ADC的数据经过串行化后,通过不同的通道产生。 每个串行流的数据速率等于12位乘以采样时钟速率,最大 值为960 Mbps(12位×80 MSPS = 960 Mbps)。最低典型转换 速率为10 MSPS,但如果特定应用需较低的采样速率,PLL 可以通过SPI设置低至5 MSPS的编码速率。有关启用此功能 的详细信息,请参阅表18。 为了帮助从AD9276捕捉数据,器件提供了2个输出时钟。 DCO±用来为输出数据定时,它等于采样时钟速率的6倍。 数据逐个从AD9276输出,必须在DCO±的上升沿和下降沿 进行捕捉,DCO±支持双倍数据速率(DDR)捕捉。帧时钟 输出(FCO±)用于指示新输出字节的开始,它与采样时钟速 率相等。更多信息参见图2所示的时序图。

使用SPI时,DCO±相位可以相对于数据边沿以60°增量进行调整。这样,用户可以根据需要优化系统时序余量。 DCO±默认时序相对于输出数据边沿为180°,如图2所示。

还可以从SPI启动8、10或14位串行流。这样,用户就可以 实现不同串行流并测试与更低和更高分辨率系统的兼容 性。当分辨率变为8位或10位串行流时,数据流缩短。当 使用14位选项时,数据流会在正常12位串行数据的末尾填 充两个0。

使用SPI时,通过设置输出模式寄存器(地址0x14)的位2, 所有的数据输出也可以从其标准状态反转。这种方式不要 与串行流反转到LSB优先模式相混淆。在默认模式下,如 图2所示,数据输出串行流首先输出MSB。但是,可以将 该顺序反转,使数据输出串行流首先输出LSB(见图3)。

通过SPI可以启动的数字输出测试码选项有12个。当验证接 收器捕捉和时序功能时,这个功能很有用。可用的输出位 序列选项参见表13。一些测试码有两个串行序列字,可以 通过各种方式进行交替,具体取决于所选的测试码。注意 有些测试码可能并不遵守数据格式选择选项。此外,可以 在0x19至0x1C寄存器地址中指定用户定义的测试码。除PN 短序列和PN长序列以外,其它测试模式都支持8到14位字 长,以便验证接收器的数据捕捉是否成功。

PN短序列测试码产生一个伪随机位序列,每隔2⁹-1位或511 位重复一次。关于PN短序列的说明以及如何产生,请参阅 ITU-TO.150 (05/96)标准的第5.1部分。唯一的不同在于起始 值是一个特定值,而不是全1(初始值见表14)。

输出测试 模式位序列	测试码名称	数字输出字1	数字输出字2	接受数据 格式选择
0000	关闭(默认)	不适用	不适用	不适用
0001	中间电平短码	1000 0000 0000	相同	是
0010	+满量程短码	1111 1111 1111	相同	是
0011	-满量程短码	0000 0000 0000	相同	是
0100	棋盘形式	1010 1010 1010	0101 0101 0101	否
0101	PN长序列	不适用	不适用	是
0110	PN短序列	不适用	不适用	是
0111	1/0字反转	1111 1111 1111	0000 0000 0000	否
1000	用户输入	寄存器0x19和寄存器0x1A	寄存器0x1B和寄存器0x1C	否
1001	1/0位反转	1010 1010 1010	不适用	否
1010	1×同步	0000 0011 1111	不适用	否
1011	1位高电平	1000 0000 0000	不适用	否
1100	混合位频率	1010 0011 0011	不适用	否

### 表13.灵活的输出测试模式

PN长序列测试码产生一个伪随机位序列,每隔2²³-1位或 8,388,607位重复一次。关于PN长序列的说明以及如何产 生,请参阅ITU-T O.150 (05/96)标准的第5.6部分。不同之 处在于起始值是一个特定值,而不是全1,并且AD9276会 根据 ITU-T标准反转位流(初始值见表14)。

#### 表14.PN短序列

时序	初始值	前三个采样输出 (MSB优先)
PN短序列	0x0DF	0xDF9, 0x353, 0x301
PN长序列	0x29B80A	0x591, 0xFD7, 0x0A3

有关如何通过SPI更改这些附加数字输出时序特性的信息,请参阅"存储器映射"部分。

### SDIO引脚

此引脚用于运行SPI。它内置30kΩ下拉电阻,可拉低该引脚。 引脚仅兼容1.8 V电压。如果应用要求以3.3 V逻辑电平驱动 此引脚,则应在此引脚上串联一个1kΩ电阻以限制电流。

### SCLK引脚

此引脚用于运行SPI端口接口。它内置30 kΩ下拉电阻,可 拉低该引脚。引脚兼容1.8 V和3.3 V电压。

### CSB引脚

此引脚用于运行SPI端口接口。它内置70 kΩ上拉电阻,可拉 高该引脚。引脚兼容1.8 V和3.3 V电压。

#### RBIAS引脚

为了设置ADC的内核偏置电流,应在RBIAS引脚上串联一 个接地电阻(标称值10.0 kΩ)。建议使用10.0 kΩ电阻,若使 用其它电阻作为RBIAS会降低器件的性能。因此,要实现 稳定的性能,至少应使用1%容差的电阻。

### 基准电压源

AD9276内置稳定、精确的0.5 V基准电压源。基准电压在内部放大2倍,将VREF设置为1.0 V,因此ADC的满量程差分输入范围为2.0 V p-p。VREF默认为内部设置,但也可以用一个1.0 V外部基准电压源驱动VREF引脚,以便提高精度。不过,AD9276不支持低于2.0 V p-p的ADC满量程范围。

对VREF引脚应用去耦电容时,应采用低ESR陶瓷电容。这 些电容应靠近基准引脚,并与AD9276处于同一层PCB。 VREF引脚应该有一个0.1 μF的电容和一个1 μF的电容并联 至模拟地。建议ADC采用这些电容值以妥善建立和获得下 一个有效采样。

基准电压源设置可以使用SPI来选择。设置允许两种选择:使用内部基准电压源或外部基准电压源。内部基准电压源选项为默认设置,相应的差分范围为2 V p-p。

表15.SPI可选择的基准电压设置

SPI选择模式	相应的 VREF (V)	相应的差分 范围(V p-p)
外部基准电压源	不适用	2×外部基准电压
内部基准电压源(默认)	1.0	2.0

### 串行端口接口(SPI)

AD9276串行端口接口允许用户利用芯片内部的一个结构化 寄存器空间来配置信号链,以满足特定功能和操作的需 要。SPI具有灵活性,可根据具体的应用进行定制。通过 串行端口,可访问地址空间,以及对地址空间进行读写。 存储空间以字节为单位进行组织,并且可以进一步细分成 多个区域,如"存储器映射"部分所述。如需了解详细操作 信息,请参阅ADI应用笔记AN-877:"通过SPI与高速ADC 接口"。

定义串行端口接口(SPI)的是以下三个引脚:SCLK、SDIO和CSB(见表16)。SCLK(串行时钟)引脚用于同步提供给器件的读出和写入数据。SDIO(串行数据输入/输出)双功能引脚允许将数据发送至内部器件存储器映射寄存器或从寄存器中读出数据。CSB(片选信号)引脚是低电平有效控制引脚,它能够使能或者禁用读写周期。

### 表16.串行端口引脚

引脚	功能
SCLK	串行时钟。串行移位时钟输入。
	SCLK用来使串行接口的读写操作同步。
SDIO	串行数据输入/输出。双功能引脚,通常用作
	输入或输出,取决于发送的指令和时序帧中
	的相对位置。
CSB	片选信号(低电平有效)。
	用来控制读写周期的选通。

CSB的下降沿与SCLK的上升沿共同决定帧序列的开始。在 指令周期传输一条16位指令,然后是一个或多个数据字 节,由位域W0和W1决定。图76为串行时序图示例,相应 的定义见表17。



#### 表17.串行时序定义

参数	时序(最小值, ns)	说明
t _{DS}	5	数据与SCLK上升沿之间的建立时间
t _{DH}	2	数据与SCLK上升沿之间的保持时间
<b>t</b> clk	40	时钟周期
ts	5	CSB与SCLK之间的建立时间
tн	2	CSB与SCLK之间的保持时间
t _{HIGH}	16	SCLK应处于逻辑高电平状态的最短时间
t _{LOW}	16	SCLK应处于逻辑低电平状态的最短时间
t _{en sdio}	10	相对于SCLK下降沿,
t _{DIS_SDIO}	10	SDIO引脚从输入状态切换到输出状态所需的最短时间(图76未显示) 相对于SCLK上升沿, SDIO引脚从输出状态切换到输入状态所需的最短时间(图76未显示)

正常工作时,CSB用来告知器件准备接收和处理SPI命令。 当CSB被拉低时,器件通过SCLK和SDIO来执行指令。一 般而言,CSB将一直保持低电平,直到通信周期结束。然 而,如果与慢速器件相连,可以在两个字节之间拉高 CSB,使老式微控制器有足够的时间将数据传输至移位寄 存器。当传输一个、两个或三个字节的数据时,CSB可以 保持不变。当W0和W1设置为11时,器件进入流模式并继 续处理数据(读出或写入),直到CSB被拉高以结束通信周 期。这样就可以传输整个存储器而无需额外的指令。无论 何种模式,如果CSB在字节传输期间被拉高,则SPI状态机 复位,器件等待新的指令。

除了操作模式之外,可配置SPI端口以不同的方式操作。 对于不需要控制端口的应用,CSB线可以连接并保持高电 平。这将把其余SPI引脚置于其第二模式(见应用笔记 AN-877)。CSB也可以接低电平,以使能双线模式。当CSB 接低电平时,通信只需要SCLK和SDIO引脚。虽然器件在 上电期间已同步,但在使用双线模式时,应注意确保串行 端口仍然与CSB线同步。在双线模式下,建议仅使用1、2 或3字节传输。无有效CSB线的情况下,可以进入但无法退 出流模式。

除了字长,指令阶段还决定串行帧是读操作指令还是写操 作指令,从而通过串行端口对芯片编程或读取片上存储器 内的数据。如果指令是回读操作,则执行回读操作会使串 行数据输入/输出(SDIO)引脚的数据传输方向,在串行帧的 一定位置由输入改为输出。 数据可通过MSB优先模式或LSB优先模式发送。芯片上电后,默认采用MSB优先的方式,可以通过调整配置寄存器 来更改数据发送方式。如需了解更多关于该特性及其它特性的信息,请参阅应用笔记AN-877"通过SPI与高速ADC 接口"。

### 硬件接口

表16中所描述的引脚构成用户编程器件与AD9276的串行端 口之间的物理接口。当使用SPI接口时,SCLK引脚和CSB 引脚用作输入引脚。SDIO引脚是双向引脚,在写入阶段, 用作输入引脚,在回读阶段,用作输出引脚。

如果多个SDIO引脚共用一个连接,应注意确保其达到正确的V_{OH}电平。假设每个AD9276的负载相同,图77显示了可以连在一起的SDIO引脚数量以及相应的V_{OH}电平。



SPI接口非常灵活,串行PROM或PIC微控制器均可控制该 接口,因而除了完整SPI控制器之外,用户还可以使用其 它方法对器件编程(参阅应用笔记AN-812)。

# 存储器映射

存储器映射寄存器表的每一行有8位。存储器映射大致分 为三个部分:芯片配置寄存器映射(地址0x00至地址 0x02)、器件索引和传送寄存器映射(地址0x04至0xFF)以及 程序寄存器映射(地址0x08至地址0x2D)。

存储器映射的第一栏显示寄存器地址号码,倒数第二栏显示默认值。位7 (MSB)栏为给定十六进制默认值的起始位。 例如,地址0x09(时钟寄存器)的默认值为0x01,表示位7=0、 位6=0、位5=0、位4=0、位3=0、位2=0、位1=0、位0=1, 或者0000 0001(二进制)。此设置是占空比稳定器在开启状态下的默认值。通过向该地址的位0写入0,然后在寄存器 0xFF(传送位)写入的0x01之后至,关闭占空比稳定器。在 每个写入序列后对传送位写入1以更新SPI寄存器,这点很 重要。 除了寄存器0x00、0x02、0x04、0x05和0xFF之外的所有寄 存器都利用主从锁存器进行缓冲,并要求对传送位写入 1。如需了解更多关于该功能及其它功能的信息,请参阅 应用笔记AN-877"通过SPI与高速ADC接口"。

### 保留位置

不得写入未定义的存储器位置,除非写入本数据手册建议 的默认值。值标示为0的地址应被视为保留地址,上电期 间应将0写入其寄存器。

### 默认值

复位后,关键寄存器自动加载默认值。表18显示了这些 值,其中X表示未定义的特性。

### 逻辑电平

以下是逻辑电平的说明:"置位"是指将某位设置为逻辑1或 向某位写入逻辑1。类似地,"清除位"是指将某位设置为逻 辑0或向某位写入逻辑0。

### 表18AD9276存储器映射寄存器

地址(十 六进制)	寄存器名称	位7 (MSB)	位6	位5	位4	位3	位2	位1	位0 (LSB)	默认值	注释
芯片配	置寄存器			•	•		•	•	1		
0x00	chip_port_config	0	LSB优先 1 = 开 0 = 关 (默认)	软复位 1=开 0=关 (默认)	1	1	软复位 1=开 0=关 (默认)	LSB优先 1 = 开 0 = 关 (默认)	0	0x18	半字节之间应建 立镜像关系,使 得无论在何种移 位模式下,均能 正确设置LSB优先 或MSB优先模式。
0x01	chip_id			(AE	芯片ID位[ 09276=0x7	7:0] 2,默认)					默认值为唯一芯 片ID,各器件均 不相同。只读寄 存器。
0x02	chip_grade	X	X	子ID [5:4] (在芯片ID 器件等级) 00:模式 (40 MSPS)( 01:模式 10:模式	下确定    默认)   (65 MSPS)    (80 MSPS)	X	x	x	X	0x00	子ID用来区分ADC 速度功耗模式。
器件索	引和传送寄存器	1	1	1	1		1	1	1	1	ſ
0x04	device_index_2	x	X	x	x	数据 通 H 1 = 开 (默认) 0 = 关	数据 通道 G 1=开 (默认) 0=关	数据 通道 F 1=开 (默认) 0=关	数据 通道 E 1=开 (默认) 0=关	0x0F	设置这些位以决 定哪一个片内器 件接收下一个写 命令。
0x05	device_index_1	X	x	时钟 通道 DCO± 1=开 0=关 (默认)	时钟 通道 FCO± 1=开 0=关 (默认)	数据 通 D 1=开 (默) 0=关	数据 通 C 1=开 (默认) 0=关	数据 通道 B 1=开 (默认) 0=关	数据 通道 A 1=开 (默认) 0=关	0x0F	设置这些位以决 定哪一个片内器 件接收下一个写 命令。
0xFF	device_update	x	X	x	x	х	x	x	软件 传输 1=开 0=关 (默认)	0x00	从主移位寄存器 向从移位寄存器 同步传输数据。
程序功	能寄存器	r	1	r							1
0x08	模式	X	X	X	LNA输入 阻抗 1 = 5 kΩ 0 = 15 kΩ (默认)	0	<ul> <li>内部省电模式</li> <li>000 = 芯片运行(默认)</li> <li>001 = 完全关断</li> <li>010 = 待机</li> <li>011 = 复位</li> <li>100 = CW掛式(CC DDWA)</li> </ul>			0x00	决定芯片运行的 一般工作模式 (全局)。
0x09	时钟	Х	X	Х	Х	Х	Х	Х	DCS 1 = 开 (默认) 0 = 关	0x01	打开和关闭内部 占空比稳定器 (DCS)(全局)。
0x0D	test_io	用户测试 00 = 关(愚 01 = 开, 10 = 开, 11 = 开,	模式 (认) 单一一交替 单一一次 交替一次	产生 复位 PN 长序列 1=开 0=关 (默认)	产生 复位 PN 短序列 1=开 0=关 (默认)	<pre>输出测试模式——见表13 0000 = 关(默认) 0001 = 中间电平短码 0010 = +FS短码 0011 = -FS短码 0100 = 棋盘形式输出 0101 = PN长序列 0110 = PN矩序列 0111 = PN矩序列 0111 = 1/0字反转 1000 = 用户输入 1001 = 1/0位反转 1010 = 1×同步 1011 = 1位高电平 1100 = 混合位频率 (格式由output_mode决定)</pre>			0x00	设置此寄存器后, 测试数据将取代 正常数据被置于 输出引脚上。 (局部, PN序列 除外。)	
0x0E	GPO输出	Х	x	Х	Х	通用数字	输出	_		0x00	各值置于GPO[0:3] 引脚上(全局)。

地址(十 六进制)	寄存器名称	位7 (MSB)	位6	位5	位4	位3	位2	位1	位0 (LSB)	默认值	注释
0x0F	flex_channel_input	滤波器截止频率控制 0000 = $1.3 \times 1/3 \times f_{SAMPLE}$ 0001 = $1.2 \times 1/3 \times f_{SAMPLE}$ 0010 = $1.1 \times 1/3 \times f_{SAMPLE}$ 0011 = $1.0 \times 1/3 \times f_{SAMPLE}$ 0110 = $0.9 \times 1/3 \times f_{SAMPLE}$ 0101 = $0.8 \times 1/3 \times f_{SAMPLE}$ 0110 = $0.7 \times 1/3 \times f_{SAMPLE}$ 1000 = $1.3 \times 1/4.5 \times f_{SAMPLE}$ 1001 = $1.2 \times 1/4.5 \times f_{SAMPLE}$ 1011 = $1.0 \times 1/4.5 \times f_{SAMPLE}$ 1011 = $1.0 \times 1/4.5 \times f_{SAMPLE}$ 1100 = $0.9 \times 1/4.5 \times f_{SAMPLE}$ 1101 = $0.8 \times 1/4.5 \times f_{SAMPLE}$ 1101 = $0.7 \times 1/4.5 \times f_{SAMPLE}$				x	x	x	x	0x30	抗混叠滤波器 截止频率(全局)。
0x10	flex_offset	Х	х	6位LNA失 10 0000用 10 0001用	:调调节  于LNA偏置  于LNA偏置	高、中高、 低	中低(默认)			0x20	LNA强制失调 校正(局部)。
0x11	flex_gain	x	X	x	x	PGA增益 00 = 21 dE 01 = 24 dE 10 = 27 dE 11 = 30 dE	PGA增益         LNA增益           00 = 21 dB         00 = 15.6 dB           01 = 24 dB(默认)         01 = 17.9 dB           10 = 27 dB         10 = 21.3 dB           11 = 30 dB         (鄧认)				LNA和PGA增益 调整(全局)。
0x12	bias_current	x	X	x	X	1	X	LNA偏置 00 = 高(默认) 01 = 中高 10 = 中低 11 = 低		0x08	LNA偏置电流 调整(全局)。
0x14	output_mode	x	0 = LVDS ANSI-644 (默认) 1 = LVDS 低功耗 (类似于 IEEE 1596.3)	x	x	x	输出 反相 (使能) (1=开) () () () () () () () () () () () () ()	数据格式选择 00 = 偏移二进制 (默认) 01 = 二进制补码		0x00	配置输出和数据 的格式(位[7:3] 和位[1:0]为全局; 位2为局部)。
0x15	output_adjust	x	X	输出驱动 00 = 无() 01 = 200 ( 10 = 100 ( 11 = 100 (	器端接 (认) 2 2 2	x	x	x	DCO± 和FCO ±2倍 驱动 强度 1=开 0=关 (默认)	0x00	決定LVDS或其它 输出属性。主要 功能是设置LVDS 范围和共模电平, 代替外部电阻 (位[7:1]为全局; 位0为局部)。
0x16	output_phase	x	X	x	x	0011 = 输出时钟相位调整 (0000至1010) (默认:相对于数据边沿为180°) 0000 = 相对于数据边沿为60° 0001 = 相对于数据边沿为120° 0010 = 相对于数据边沿为120° 0011 = 相对于数据边沿为180° 0100 = 相对于数据边沿为180° 0100 = 相对于数据边沿为300° 0110 = 相对于数据边沿为300° 0111 = 相对于数据边沿为360° 0111 = 相对于数据边沿为420° 1000 = 相对于数据边沿为480° 1000 = 相对于数据边沿为540° 1010 = 相对于数据边沿为5600° 1011至1111 = 相对于数据边沿为660°				0x03	用于利用全局时 钟分频的器件上, 决定使用分频器 输出的哪一个相 位来提供输出时 钟。内部锁存不 受影响。
0x18	flex_vref	x	0 = 内部 基准电 压源 1 = 外部 基准电 压源	x	x	x	x	x	x	0x00	选择内部基准电压 源(推荐的默认值) 或外部基准电压源 (全局)。

地址(十 六进制)	寄存器名称	位7 (MSB)	位6	位5	位4	位3	位2	位1	位0 (LSB)	默认值	注释
0x19	user_patt1_lsb	B7	B6	B5	B4	B3	B2	B1	BO	0x00	用户定义的测试 码1, LSB(全局)。
0x1A	user_patt1_msb	B15	B14	B13	B12	B11	B10	B9	B8	0x00	用户定义的测试 码1, MSB(全局)。
0x1B	user_patt2_lsb	B7	B6	B5	B4	B3	B2	B1	BO	0x00	用户定义的测试 码2,LSB(全局)。
0x1C	user_patt2_msb	B15	B14	B13	B12	B11	B10	B9	B8	0x00	用户定义的测试 码2, MSB(全局)。
0x21	serial_control	LSB优先 1 = 开 0 = 关 (默认)	X	x	x	<10 MSPS, 低编率 模式 1=开 0=关 (默认)	串行位流长度 000 = 12位(默认,正常位流) 001 = 8 位 010 = 10 位 011 = 12 位 100 = 14 位			0x00	串行流控制(全局)。
0x22	serial_ch_stat	X	X	X	X	X	X	通道输 出复位 1=开 0=关 (默认)	通道 掉电 1=开 0=关 (默认)	0x00	用来关断转换器 的各个部分(局部)。
0x2B	flex_filter	x	使能自动 低通调谐 1 = 开 (自清零)	x	x	高通滤波 0000 = f _L P 0001 = f _L P 0010 = f _L P 0011 = f _L P 0100 = f _L P 0101 = f _L P 0110 = f _L P 0111 = f _L P	通滤波器截止频率 $00 = f_{LP}/20.7$ $01 = f_{LP}/11.5$ $10 = f_{LP}/7.9$ $11 = f_{LP}/6.0$ $00 = f_{LP}/4.9$ $01 = f_{LP}/4.1$ $10 = f_{LP}/3.5$ $11 = f_{LP}/3.1$			0x00	滤波器截止频率 (全局)。(f _L = 低通 滤波器截止频率。)
0x2C	analog_input	x	X	x	x	x	x	LO-x、LOSW-x连接 00 = (-)LNA输出, 高阻态 01 = (-)LNA输出, (-)LNA输出 10 = (-)LNA输出, (+)LNA输出 11 = 高-Z,高-Z		0x00	LNA有源端接/输 入阻抗(全局)。
0x2D	CW多普勒I/Q 解调器相位	X	X	X	CW多 普 通 使 能 1 = 开 0 = 关	I/Q解调器           0000 = 0°           0001 = 22           0010 = 45           0011 = 67           0100 = 90           0101 = 11           0110 = 13           0111 = 15           1000 = 18           1001 = 20           1011 = 24           1100 = 27           1101 = 29           1110 = 31           1111 = 33	存相位 2.5° 7.5° 9° 2.5° 5° 7.5° 5° 12.5° 12.5° 12.5° 12.5° 12.5° 5° 12.5°				相位(局部)。

### **应用信息** ^{电源和接地建议}

建议使用两个独立的1.8 V电源为AD9276供电:一个用于模 拟端(AVDD),一个用于数字端(DRVDD)。如果仅提供一 个1.8 V电源,则应先连接到AVDD1引脚,然后分接出来,并 用铁氧体磁珠或滤波扼流圈及去耦电容隔离,再连接到 DRVDD引脚。用户应针对所有电源使用多个去耦电容以 适用于高频和低频。去耦电容应放置在接近PCB入口点和 接近器件的位置,并尽可能缩短走线长度。

AD9276仅需要一个PCB接地层。只要对PCB的模拟、数字和时钟部分进行适当地去耦和巧妙地分隔,就能轻松实现最佳性能。

### 裸露焊盘散热块建议

为获得最佳的AD9276电气性能和散热性能,必须将器件底部的裸露焊盘连接至模拟地。PCB上裸露的连续铜平面应与AD9276的裸露焊盘(引脚0)匹配。铜平面上应有多个通孔,获得尽可能低的热阻路径以通过PCB底部进行散热。 这些通孔应采用焊料填充,或者用绝缘环氧化物堵塞。

为了最大化地实现器件与PCB之间的覆盖与连接,应在PCB 上覆盖一个丝印层或阻焊膜,以便将连续铜平面划分为多 个均等的部分。这样,在回流焊过程中,可在AD9276与 PCB之间提供多个连接点,而一个无分割的连续层只能保 证一个连接点。可以参考图78所示的PCB布局布线范例。 如需了解有关封装和PCB板布局的详情,请参阅应用笔记 AN-772"LFCSP封装设计与制造指南"(www.analog.com)。





### 订购指南

型号	温度范围	封装描述	封装选项					
AD9276BSVZ ¹	-40℃至+85℃	100引脚裸露焊盘、超薄四方扁平封装(TQFP_EP)	SV-100-3					
AD9276-65EBZ1		评估板						
AD9276-80KITZ ¹		评估板和高速FPGA数据采集板						

¹Z=符合RoHS标准的器件。

# 注释

注释

©2009 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08180sc-0-7/09(0)



www.analog.com

Rev. 0 | Page 48 of 48