

16/24 位、超低噪声 PGIA 模数转换器

特性

- 斩波稳定增益可编程仪表放大器(1X~64X)
 - 64X 时 $6\text{nV}/\sqrt{\text{Hz}}$ @ 0.1Hz (无1/f 噪声)
 - 增益>1 时输入电流500pA
- $\Delta\Sigma$ 模数转换器
 - 线性误差: 0.0007%FS
 - 无噪声分辨率: 最大23 位
- 2/4通道差动输入模数转换器
- 校准后可选输入范围:
 - $\pm 5\text{mV} \sim \pm 2.5\text{V}$
- VREF输入可选: 最大到模拟电源
- 简单三线串行接口:
 - SPI[®] 和Microwire[™] 兼容
 - 用于串行时钟(SCLK)的施密特触发器
- 每通道都有可读/写的校准寄存器
- 可选的字速率: 6.25Hz ~ 3,840Hz
- 50或60Hz频率抑制
- 电源配置:
 - VA+=+5V; VA- =0V; VD+=+3V~+5V
 - VA+=+2.5V; VA-=-2.5V; VD+=+3V~+5V
 - VA+=+3V; VA-=-3V; VD+=+3V


概述

CS5531/32/33/34是高集成度的 $\Delta\Sigma$ 模数转换器,由于运用了电荷平衡技术,其性能可以达到16位(CS5531/33)和24位(CS5532/34)。该系列ADC非常适合测量称重仪表、过程控制、科学和医疗等应用领域的单/双极性小信号。

为了适应这些应用,该系列ADC有2通道(CS5531/32)或4通道(CS5533/34)可供选择,芯片内部有一个极低噪声的斩波稳定仪表放大器($6\text{nV}/\sqrt{\text{Hz}}$ @ 0.1Hz),其增益可选择为1X、2X、4X、8X、16X、32X及64X。该系列ADCs内部还有一个4阶的 $\Delta\Sigma$ 调制器,其后跟随一个数字滤波器,它提供20种可供选择的输出字速率:6.25、7.5、12.5、15、25、30、50、60、100、120、200、240、400、480、800、960、1600、1920、3200及3840Sps(MCLK=4.9152MHz)。

为了方便与微处理器之间的通讯,ADCs内部还有一个与SPI和Microwire兼容的三线串行接口,在串行时钟口(SCLK)有一个施密特触发器。

高动态范围、可编程输出字速率和灵活的电源配置选项等优点,使得该系列ADCs成为用于称重仪表和过程控制的理想产品。



目 录

1. 特性与规格说明	4
模拟特性.....	5
模拟特性 (续)	6
典型 RMS 噪声 (nV), CS5531/32/33/34-AS	7
典型无噪声分辨率 (BITS), CS5532/34-AS.....	7
典型的 RMS 噪声 (nV), CS5532/34-BS	8
典型无噪声分辨率 (BITS), CS5532/34-BS.....	8
5V 数字特性.....	9
3V 数字特性.....	9
动态特性.....	9
绝对最大额定值.....	10
开关特性.....	10
2. 综述	12
2.1 模拟输入.....	12
2.1.1 模拟输入范围.....	13
2.1.2 连续转换稳定时间限制.....	13
2.1.3 电压噪声密度性能.....	13
2.1.4 无偏移 DAC.....	13
2.2 ADC 寄存器结构及操作模式.....	13
2.2.1 系统初始化.....	14
2.2.2 命令寄存器快速参考.....	15
2.2.3 命令寄存器描述.....	16
2.2.4 串行接口.....	19
2.2.5 读/写片内寄存器.....	20
2.3 配置寄存器.....	20
2.3.1 功耗.....	20
2.3.2 系统复位.....	21
2.3.3 输入短路.....	21
2.3.4 保护信号.....	21
2.3.5 参考电压选择.....	21
2.3.6 输出锁存引脚.....	21
2.3.7 偏移与增益选择.....	21

2.3.8 滤波速率选择.....	22
2.3.9 配置寄存器描述.....	22
2.4 通道设置寄存器 CSR 的设置.....	23
2.4.1 通道设置寄存器描述.....	23
2.5 校准.....	25
2.5.1 校准寄存器.....	25
2.5.2 增益寄存器.....	25
2.5.3 偏移寄存器.....	26
2.5.4 执行校准.....	27
2.5.5 自校准.....	27
2.5.6 系统校准.....	27
2.5.7 校准技巧.....	27
2.5.8 校准范围限制.....	28
2.6 执行转换.....	28
2.6.1 单次转换模式 (MC=0)	28
2.6.2 连续转换模式 (MC=1)	28
2.6.3 利用 CSR 进行转换和校准的例子.....	29
2.7 同时使用多个 ADC	29
2.8 转换输出编码.....	30
2.8.1 转换数据寄存器描述.....	31
2.9 数字滤波器.....	32
2.10 时钟发生器.....	32
2.11 电源配置.....	32
2.12 准备开始.....	35
2.13 PCB 布线.....	35
3. 引脚描述	36
4. 术语解释	37
5. 订货指南	38
6. 封装图	38

例 图

图 1 SDI 写时序 (未按比例)	11
图 2 SDO 读时序 (未按比例)	11
图 3 多路转换器电路框图	13
图 4 AIN+和 AIN-引脚的输入模型.....	12
图 5 电压噪声密度测量	13
图 6 CS5531/32/33/34 寄存器框图	15
图 7 命令和数据字时序	20
图 8 保护信号连线图	21
图 9 输入参考电压模型 (VRS=1)	21
图 10 输入参考电压模型 (VRS=0)	21
图 11 自偏移校准	25
图 12 自增益校准	25
图 13 系统偏移校准	25
图 14 系统增益校准	26
图 15 同时使用多个 ADC.....	30
图 16 数字滤波器响应 (字速率=60SPS)	30
图 17 120SPS 滤波器幅值图.....	30
图 18 120SPS 滤波器相位图.....	32
图 19 数字滤波器的 Z 变换	32
图 20 CS5532 单+5V 供电配置图	33
图 21 CS5532 ±2.5V 模拟供电配置图	33
图 22 CS5532 ±3V 模拟供电配置图	34
图 23 CS5532 测量热电偶配置图.....	33
图 24 带有串联电阻的桥路	34

表 格

表 1 单次转换模式时间.....	27
表 2 连续转换模式时间.....	28
表 3 命令字指针表.....	28
表 4 16 位 CS5531 和 CS5533 输出编码	29
表 5 24 位 CS5532 和 CS5534 输出编码	29

1. 特性与规格说明

模拟特性

(VA+, VD+=5V±5%; VREF+=5V ; VA-, VREF-, DGND=0V ; MCLK=4.9152MHz ; OWR (输出字速率)=60Sps ; 双极性模式; 增益=32 ; 见注释1、2)

参 数	CS5531-AS/CS5533-AS			单 位
	最小值	典型值	最大值	
准确度				
线性误差	-	±0.0015	±0.003	%FS
无漏码	16	-	-	Bits
双极性偏移	-	±1	±2	LSB ₁₆
单极性偏移	-	±2	±4	LSB ₁₆
偏移漂移 (注释3, 4)	-	640/G+5	-	nV/°C
偏移漂移 /1000小时	-	TBD	-	ppm
双极性满量程误差	-	±8	±31	ppm
单极性满量程误差	-	±16	±62	ppm
满量程漂移 (注释4)	-	TBD	-	ppm/°C
满量程漂移 /1000小时	-	TBD	-	ppm

参 数	CS5532-AS/CS5534-AS			CS5532-BS/CS5534-BS			单 位
	最小值	典型值	最大值	最小值	典型值	最大值	
准确度							
线性误差	-	±0.0015	±0.003	-	±0.0007	±0.0015	%FS
无漏码	24	-	-	24	-	-	Bits
双极性偏移	-	±16	±32	-	±16	±32	LSB ₂₄
单极性偏移	-	±32	±64	-	±32	±64	LSB ₂₄
偏移漂移 (注释3, 4)	-	640/G+5	-	-	640/G+5	--	nV/°C
偏移漂移 /1000小时	-	TBD	-	-	TBD	-	ppm
双极性满量程误差	-	±8	±31	-	±8	±31	ppm
单极性满量程误差	-	±16	±62	-	±16	±62	ppm
满量程漂移 (注释4)	-	TBD	-	-	TBD	-	ppm/°C
满量程漂移 /1000小时	-	TBD	-	-	TBD	-	ppm

注释: 1. 本说明适用于系统校准后, 应用温度范围为-40°C~+85°C。

2. 本说明由设计、特性和测试保证。对CS5531/33 LSB 为16位、对CS5532/34 LSB 为24位。

3. 本说明只适用于芯片本身, 而不包括任何外部杂散热电偶的影响。PGA产生5nV的偏移漂移, 调制器产生640/G nV偏移漂移, 其中G为放大器的增益。

4. 漂移在规定温度内, 25°C加电校准后。

模拟特性 (续) (见注释 1、2)

参 数		最小值	典型值	最大值	单位
模拟输入					
双/单极性模式下AIN+或AIN-上的共模+信号 增益=1 增益=2, 4, 6, 8, 16, 32, 64 (注释5)		VA-	-	VA+	V
		VA+0.7	-	VA+-1.7	V
AIN+或AIN-上的CVF电流	增益=1 (注释6)	-	500	-	nA
	增益=2, 4, 6, 8, 16, 32, 64	-	500	-	pA
输入电流漂移	增益=1	-	TBD	-	pA/°C
	增益=2, 4, 6, 8, 16, 32, 64	-	TBD	-	pA/°C
输入电流噪声	增益=1	-	200	-	PA/ \sqrt{Hz}
	增益=2, 4, 6, 8, 16, 32, 64	-	1	-	PA/ \sqrt{Hz}
关闭时多路转换器的输入漏电流		-	TBD	-	pA
多路转换器的通道分离度		-	120	-	dB
开路检测电流		100	300	-	nA
共模抑制	dc, 增益=1	-	90	-	dB
	dc, 增益=64	-	130	-	dB
	50, 60Hz	-	120	-	dB
输入电容		-	60	-	pF
保护驱动输出		-	TBD	-	μA
参考电压输入					
范围	(VREF+)-(VREF-)	1	2.5	(VA+)-(VA-)	V
CVF电流	(注释6)	-	500	-	nA
共模抑制	dc	-	120	-	dB
	50, 60Hz	-	120	-	dB
输入电容		11	-	22	pF
系统校准特性					
满量程校准范围	双/单极性模式	3	-	110	%FS
偏移校准范围	单极性模式	-100	-	100	%FS
偏移校准范围	双极性模式	-90	-	90	%FS

注释: 5. 模拟输入的电压由PGA放大, 在放大器的差动输出端为 $V_{cm} \pm \text{增益} * (AIN+ - AIN-) / 2$, 除了满足模拟输入引脚的共模+信号要求外, 放大器的差动输出必须保持在 $(VA+0.1V)$ 和 $(VA-0.1V)$ 之间, 以避免输出饱和。

6. 参见讨论输入模型的章节。

参 数	CS5531/3233/34-AS			CS5532-BS/CS5534-BS			单位	
	最小值	典型值	最大值	最小值	典型值	最大值		
电源								
直流电源电流 (常规模式)	I_{A+}, I_{A-}	-	6	7	-	13	15	mA
	I_{D+}	-	0.5	1	-	0.5	1	mA
功耗	常规模式 (注释7, 8)	-	35	40	-	70	80	mW
	待机状态	-	3	-	-	4	-	mW
	休眠状态	-	500	-	-	500	-	μW
电源抑制	DC+	-	120	-	-	120	-	dB
	DC-	-	120	-	-	120	-	dB

注释: 7. 所有输出空载, 所有输入为CMOS电平。

8. 仪表放大器工作时 (增益 ≥ 2), 功率是固定的; 仪表放大器不工作时, 模拟电源电流减为一半。

典型 RMS 噪声 (nV), CS5531/32/33/34-AS (见注释 9、10、11)

输出字速率 (Hz)	-3dB 滤波器 频率 (Hz)	仪表放大器增益						
		X64	X32	X16	X8	X4	X2	X1
7.5	1.94	17	17	19	26	42	79	155
15	3.88	24	25	27	36	59	111	218
30	7.75	34	35	39	51	84	157	308
60	15.5	48	49	54	72	118	222	436
120	31	68	70	77	102	167	314	616
240	62	115	160	276	527	1040	2070	4150
480	122	163	230	392	748	1480	2950	5890
960	230	229	321	554	1060	2090	4170	8340
1,920	390	344	523	964	1840	3650	7290	14600
3,840	780	1390	2710	5390	10800	21500	43000	86100

注释: 9. 宽带噪声混入基带, 和输入有关, 典型值在25°C测得。

10. 对所有范围和输出字速率, 峰-峰噪声乘以6.6。

11. FRS=0时, 字速率及-3dB点对应的值, FRS=1时, 字速率及-3dB点需乘以5/6。

典型无噪声分辨率 (BITS), CS5532/34-AS (见注释 12、13)

输出字速率 (Hz)	-3dB 滤波器 频率 (Hz)	仪表放大器增益						
		X64	X32	X16	X8	X4	X2	X1
7.5	1.94	19	20	21	22	22	22	22
15	3.88	19	20	21	21	21	22	22
30	7.75	18	19	20	21	21	21	21
60	15.5	18	19	20	20	20	21	21
120	31	17	18	19	20	20	20	20
240	62	16	17	17	17	17	17	17
480	122	16	17	17	17	17	17	17
960	230	15	16	16	16	16	16	16
1,920	390	15	15	15	15	15	15	15
3,840	780	13	13	13	13	13	13	13

注释: 12. 表中无噪声分辨率用于双极性工作, 舍入到最近的比特数为 $\text{LOG}((2 \times \text{输入范围}) / (6.6 \times \text{RMS 噪声})) / \text{LOG}(2)$ 。对于单极性工作情况, 输入范围为1/2, 所以会丢失1位。其中输入范围由数据手册上的模拟输入范围部分计算出来。无噪声分辨率表在增益寄存器值为1.0时计算得出, 增益寄存器值不为1.0时, 按比例改变无噪声分辨率表中的值。

13. 无噪声分辨率与有效分辨率概念不同。有效分辨率基于RMS噪声值, 无噪声分辨率基于噪声的峰-峰值, 6.6倍于RMS 噪声。有效分辨率按 $\text{LOG}((\text{输入范围}) / (\text{RMS 噪声})) / \text{LOG}(2)$ 计算。

规格如有变更, 恕不另行通知。

典型的 RMS 噪声 (nV) , CS5532/34-BS (见注释 14, 15, 16, 17)

输出字速率 (Hz)	-3dB 滤波器 频率 (Hz)	仪表放大器增益						
		X64	X32	X16	X8	X4	X2	X1
7.5	1.94	8.5	9	10	15	26	50	99
15	3.88	12	13	15	21	37	70	139
30	7.75	17	18	21	30	52	99	196
60	15.5	24	25	29	42	73	140	277
120	31	34	36	42	59	103	198	392
240	62	80	136	260	514	1020	2050	4090
480	122	113	194	369	730	1450	2900	5810
960	230	159	274	523	1030	2060	4110	8230
1,920	390	260	470	912	1810	3620	7230	14500
3,840	780	1360	2690	5380	10800	21500	43000	86000

注释: 14. -B型的芯片具有最好的噪声特性。

15. 宽带噪声混入基带, 和输入有关, 典型值在25 °C测得。

16. 对所有范围和输出字速率, 峰-峰噪声乘以6.6。

17. FRS=0时, 字速率及-3dB点对应的值, FRS=1时, 字速率及-3dB点需乘以5/6。

典型无噪声分辨率 (BITS), CS5532/34-BS (见注释 18, 19)

输出字速率 (Hz)	-3dB 滤波器 频率 (Hz)	仪表放大器增益						
		X64	X32	X16	X8	X4	X2	X1
7.5	1.94	20	21	22	23	23	23	23
15	3.88	20	21	22	22	22	22	22
30	7.75	19	20	21	22	22	22	22
60	15.5	19	20	21	21	21	21	21
120	31	18	19	20	21	21	21	21
240	62	17	17	18	18	18	18	18
480	122	17	17	17	17	17	17	17
960	230	16	16	17	17	17	17	17
1,920	390	16	16	16	16	16	16	16
3,840	780	13	13	13	13	13	13	13

注释: 18. 表中无噪声分辨率用于双极性工作, 舍入到最近的比特数为 $\text{LOG}((2 \times \text{输入范围}) / (6.6 \times \text{RMS 噪声})) / \text{LOG}(2)$ 。对于单极性工作情况, 输入范围为1/2, 所以会丢失1位。其中输入范围由数据手册上的模拟输入范围部分计算出来。无噪声分辨率表在增益寄存器值为1.0时计算得出, 增益寄存器值不为1.0时, 按比例改变无噪声分辨率表中的值。

19. 无噪声分辨率与有效分辨率概念不同。有效分辨率基于RMS噪声值, 无噪声分辨率基于噪声的峰-峰值, 6.6倍于RMS 噪声。有效分辨率按 $\text{LOG}((\text{输入范围}) / (\text{RMS 噪声})) / \text{LOG}(2)$ 计算。

规格如有变更，恕不另行通知。

5V 数字特性 (VA+, VD+=5V±5%; VA-, GND=0 ; 见注释 2、20)

参 数	符号	最小值	典型值	最大值	单位
高电平输入电压 除SCLK的所有引脚 SCLK	V_{IH}	0.6V D+ (V D+) -0.45	-	VD+ VD+	V
低电平输入电压 除SCLK的所有引脚 SCLK	V_{IL}	0.0 0.0	-	0.8 0.6	V
高电平输出电压 A0、A1 $I_{out} = -1.0mA$ SDO $I_{out} = -5.0mA$	V_{OH}	(VA+) -1.0 (VD+) -1.0	-	-	V
低电平输出电压 A0、A1 $I_{out} = 1.0mA$ SDO $I_{out} = 5.0mA$	V_{OL}	-	-	(VA-) +0.4 0.4	V
输入泄漏电流	I_{in}	-	±1	±10	μA
SDO 3-态泄漏电流	I_{oz}	-	-	±10	μA
数字输出引脚电容	C_{out}	-	9	-	pF

3V 数字特性 (TA=25 °C; VA+=5V ±5%; VD+=3.0V ±10%; VA-, GND=0 ; 见注释 2 、 20)

参 数	符号	最小值	典型值	最大值	单位
高电平输入电压 除SCLK的所有引脚 SCLK	V_{IH}	0.6V D+ (VD+) -0.45	-	VD+ VD+	V
低电平输入电压 除SCLK的所有引脚 SCLK	V_{IL}	0.0 0.0	-	0.8 0.6	V
高电平输出电压 A0、A1 $I_{out} = -1.0mA$ SDO $I_{out} = -5.0mA$	V_{OH}	(VA+) -1.0 (VD+) -1.0	-	-	V
低电平输出电压 A0、A1 $I_{out} = 1.0mA$ SDO $I_{out} = 5.0mA$	V_{OL}	-	-	(VA-) +0.4 0.4	V
输入泄漏电流	I_{in}	-	±1	±10	μA
SDO 3-态泄漏电流	I_{oz}	-	-	±10	μA
数字输出引脚电容	C_{out}	-	9	-	pF

注释： 20. 所有测量都在静态条件下进行。

动态特性

参 数	符号	速率	单位
调制器取样频率	f _s	MCLK/16	Sps
滤波器稳定到1/2LSB的时间 (满量程阶跃输入)			
单次转换模式 (见注释21, 22, 23)	t _s	1/OWR	s
连续转换模式 OWR<3200Sps	t _s	5/OWR _{sinc5} +3/OWR	s
连续转换模式 OWR≥3200Sps	t _s	5/OWR	s

注释： 21. ADC 对3200Sps及3840Sps 输出字速率使用Sinc⁵滤波器，对其它的输出字速率还需使用Sinc³滤波器，Sinc³滤波器接在Sinc⁵滤波器后。OWR_{sinc5}在3200Sps (FRS=1) 时或3840Sps (FRS=0) 时使用Sinc⁵滤波器。

22. 单次转换模式仅输出完全稳定的输出转换，有关单次转换模式时序的更多细节见表1。OWR_{sc}在此指定不同转换时间。

23. 连续转换模式输出每一次转换结果，这意味着在满量程阶跃输入时，滤波器的稳定时间由输出字速率OWR决定。

24. 所有电压以地为参考。

25. VA+和VA-必须满足{(VA+)-(VA-)} ≤ +6.6V 。

26. VD+和VA-必须满足{(VA+)-(VA-)} ≤ +7.5V 。

27. 适用于所有引脚，包括连续过压的情况下的模拟输入引脚（AIN）。
28. 电源引脚的最大输入电流为±50mA，100mA的瞬态电流不会使SCR死锁。
29. 总功耗，包括所有输入电流和输出电流。

绝对最大额定值 (DGND=0V；见注释24)

参数	符号	最小值	典型值	最大值	单位	
DC电源供电 (见注释25, 26)						
正数字	VD+	-0.3	-	+6.0	V	
正模拟	VA+	-0.3	-	+6.0	V	
负模拟	VA-	+0.3	-	-3.75	V	
输入电流, 除电源引脚外的任意引脚 (见注释21, 22)	I _{IN}	-	-	±10	mA	
输出电流	I _{OUT}	-	-	±25	mA	
功耗 (见注释29)	PDN	-	-	500	mW	
模拟输入电压	VREF引脚	V _{INR}	(VA-)-0.3	-	(VA+)+0.3	V
	AIN引脚	V _{INA}	(VA-)-0.3	-	(VA+)+0.3	V
数字输入电压	V _{IND}	-0.3	-	(VD+)+0.3	V	
运行环境温度	T _A	-40	-	85	°C	
存储温度	V _{stg}	-65	-	150	°C	

警告：在临界或超过临界状态使用会引起器件的永久损毁。临界状态下正常操作均不受保证。

开关特性 (VA+ =2.5V 或 5V±5%；VA- = -2.5V±5%或 0V；VD+ =3.0V±10%或 5V±5%；DGND=0V；逻辑电平：逻辑0=0V，逻辑1=VD+；CL=50pF；见图1, 2)

参数	符号	最小值	典型值	最大值	单位
主时钟频率 (见注释30) 外部时钟或晶振	MCLK	1	4.9152	5	MHz
主时钟周期		40	-	60	%
上升时间 (见注释31) 除SCLK的所有数字输入	t _{rise}	-	-	1.0	μs
SCLK		-	-	100	μs
任意数字输出		-	50	-	ns
下降时间 (见注释31) 除SCLK的所有数字输入	t _{fall}	-	-	1.0	μs
SCLK		-	-	100	μs
任意数字输出		-	50	-	ns
启动时间					
振荡器启动时间 XTAL=4.9152MHz (见注释32)	t _{ost}	-	20	-	ms
串口定时					
串口时钟频率	SCLK	0	-	2	MHz
串口时钟 高电平脉宽	t ₁	250	-	-	ns
低电平脉宽	t ₂	250	-	-	ns
SDI 写定时					
CS有效到锁存时钟有效时间	t ₃	50	-	-	ns
SCLK上升后数据建立时间	t ₄	50	-	-	ns
SCLK上升后数据保持时间	t ₅	100	-	-	ns
SCLK下降到CS无效时间	t ₆	100	-	-	ns
SDO 读定时					
CS有效到数据有效时间	t ₇	-	-	150	ns

SCLK 下降到新数据位时间	t_8	-	-	150	ns
\overline{CS} 上升到SDO 变成高阻态时间	t_9	-	-	150	ns

注释： 30. 器件参数是在4.9152MHz 时钟下得到的。

31. 输出负载50pF，特性说明采用波形10%和90%的点。

32. 晶体振荡器的启动时间随晶振参数的不同而改变，上述特性不适用于使用外部时钟的情况。




图 1. SDI 写时序 (未按比例)




图 2. SDO 读时序 (未按比例)

2. 综述

CS5531/32/33/34是高集成度的 $\Delta\Sigma$ 转换器，它通过采用电荷平衡技术达到了16位(CS5531/33)和24位(CS5532/34)精度。它们适合于测量称重仪、过程控制、科学和医疗应用中的单/双极性小信号。

为适应这些应用，CS5531/33具有两通道，CS5532/34具有四通道，且它们均包含一个低噪声斩波稳定增益可编程仪表放大器(PGIA, $6\text{nV}/\sqrt{\text{Hz}}$ @ 0.1Hz)，其增益为1x、2x、4x、8x、16x、32x、64x可选。它们同时包含一个四阶 $\Delta\Sigma$ 调制器和一个数字滤波器，该数字滤波器提供了6.25, 7.5, 12.5, 15, 25, 30, 50, 60, 100, 120, 200, 240, 400, 480, 800, 960, 1600, 1920, 3200及3840Sps(MCLK=4.9152MHz)等20种输出字速率。

为了便于模数转换器和微控制器(MCU)之间的通信，该ADCs具有一个简单的三线串行接口，它兼容SPI和Microwire，串行时钟(SCLK)输入有一个施密特触发器。

2.1 模拟输入

图3为CS5531/32/33/34内部框图。前端包括一个多路转换器、一个单位增益粗/细电荷输入缓冲器和一个斩波稳定增益可编程仪表放大器。单位增益缓冲器用于模数转换的增益为1x的情况，仪表放大器用于模数转换的增益设定大于1x的情况。

单位增益缓冲器可接受rail to rail输入信号，其共模加信号范围为 $V_{A-}\sim V_{A+}$ 。单位增益缓冲

器典型的CVF(采样)电流约500nA(MCLK=4.9152MHz, 见图4)。

仪表放大器具有斩波稳定功能，其斩波时钟频率为MCLK/128。仪表放大器的CVF输入电流典型值为500pA, MCLK=4.9152MHz、温度范围为 $-40\sim+85^\circ\text{C}$ 时，其共模加信号范围是 $(V_{A-})+0.7\text{V}\sim(V_{A+})-1.7\text{V}$ 。

图4为放大器的输入模型，每一个引脚的动态输入电流可以根据此模型确定。




图 4. AIN+和 AIN-引脚的输入模型

注意: C=2.5pF和C=16pF的电容仅用于对输入电流建模。物理上的输入电容特性参见模拟特性部分对输入电容的描述。




图 3. 多路转换器电路框图

2.1.1 模拟输入范围

ADC可量化的满量程输入信号的范围由增益设定和VREF+、VREF- 之间的参考电压决定。ADCs的满量程输入信号范围等于 $((VREF+) - (VREF-)) / (G \times A)$ ，其中G 是放大器的增益；且当VRS=0, A=2；当VRS=1, A=1。VRS为参考电压选择位，必须按芯片VREF+和VREF-引脚的差动输入电压设置。更详细的内容可见2.3.5。

复位后，单位增益缓冲器处于激活态，此时参考电压为2.5V，则缺省的输入满量程电压范围为2.5V。若要使用仪表放大器(当增益设置大于1x 时)并设置增益为32x 时，满量程输入电压为2.5V/32 或约78mV。注意，上述输入范围假设校准寄存器是在缺省值 (Gain=1.0, Offset=0.0) 的情况。

2.1.2 连续转换稳定时间限制

CS5531/32/33/34 使用连续转换时的稳定时间受仪表放大器之后的单极点低通滤波器的限制。(见图3)。为达到数据手册中规定的稳定时间和线性度，建议采用22nF COG 电容器。在允许交流信号畸变有较少增加的情况下，也可使用10nF 的电容器和X7R型电容器。

2.1.3 电压噪声密度性能

图5 显示了当频率在0.01~10Hz 变化时CS5532-BS 的电压噪声密度性能。该器件采用±2.5V 电压供电，120Sps输出字速率OWR，64x增益

范围，双极性模式，设置输入端短路位有效。




图 5. 电压噪声密度测量

2.1.4 无偏移 DAC

由于ADC的高动态范围，CS553x 系列中不含有偏移DAC。如需要，用户可通过设置偏移寄存器模拟此功能。

2.2 ADC 寄存器结构及操作模式

CS5531/32/33/34 有一个片内控制器，含有大量用户可访问的寄存器，用于保存偏移和增益校准结果、设置操作模式、保存转换指令和转换数据。图6 是片内控制器内部寄存器的结构框图。

模数转换器的每一通道都有一个32 位偏移校准寄存器和一个32 位增益校准寄存器。两通道ADC 具有两个偏移校准寄存器和两个增益校准寄存器，四通道ADC 具有四个偏移校准寄存器和四个增益校准寄存器。这些寄存器保存校准结果，寄存器中的内容可以读写，这使得校准数据可以下载到一个外部EEPROM。用户也可以通过改变这些寄存器的内容修改ADC的偏移和增益。

模数转换器具有一个32位配置寄存器，其中的10位用于设置操作模式，诸如掉电操作、ADC复位、模拟输入短路、诊断测试位使能等。

模数转换器具有一组通道设置寄存器（CSR），用于保存预装转换指令。每个通道设置寄存器为32位，保存两个16位的转换指令，称其为设置单元（Setup）。上电时，这些寄存器可以由微控制器用转换指令初始化，然后用户可以根据所选设置单元（Setup）设置的工作模式进行单次或连续模式转换，或进行校准。

在单次转换模式下，需要向串口写入一个8bit命令字，命令字中的指针位“指向”通道设置寄存器中将要执行的16位命令。通过对16位设置单元（Setup）编程可用ADC的任一输入通道执行模数转换。同一模拟输入通道可以使用多个16位设置单元

2.2.1 系统初始化

CS5531/32/33/34不具有上电复位功能，要初始化模数转换器，必须执行软件复位，软件复位可通过串口初始化程序对串口复位实现。通过发送15个字节的SYNC1（0xFFH），然后发送1个字节的SYNC0（0xFEH）可将串口复位成命令模式。注意，该程序可随时发出，从而对串口再次进行初始化。要完成系统初始化，用户也必须设置配置寄存器的系统复位（RS）位，从而复位系统。在随后的时间里也可随时设置RS=1，进行系统复位。当一个复位周期完成后，RS自动返回到‘0’，片内寄

（Setup），因此用户可以对同一输入信号进行不同速度、不同增益等的转换。另一方面，用户也可以设置这些寄存器，对每一输入通道执行不同的转换。

模数转换器有连续转换能力，通过设置16位设置单元（Setup）内容进行连续转换。在连续转换模式下，转换结果数据被装入一个移位寄存器中，转换结束时，SOD引脚产生标志，用户可以读寄存器结果。更详细的内容参见描述执行转换的章节。

以下部分叙述如何初始化ADC、如何执行偏移及增益校准、以及如何将ADC设置为不同的转换模式。并将详细介绍配置寄存器和通道设置寄存器中的每一位，介绍完后有一些例子。“命令寄存器快速参考”部分解释所有的有效命令（输入串口的前8bit数据）

寄存器的初始值为：

配置寄存器	00000000 (H)
偏移寄存器	00000000 (H)
增益寄存器	01000000 (H)
通道设置寄存器	00000000 (H)

系统初始化或复位后，片内控制器进入命令模式，等待接受一个有效命令（传送到串口的前8bit数据，被保存在命令寄存器）。当接受到有效的命令并对其译码后，该命令将指示ADC发送、接收寄存器数据，或进行模数转换或校准。“命令寄存器描述”部分对此进行了详细描述。




图 6. CS5531/32/33/34 寄存器框图

2.2.2 命令寄存器快速参考

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	ARA	CS1	CS0	R/ \bar{W}	RSB2	RSB1	RSB0

位	名称	值	功能
D7	命令位, C	0	对这些命令, 本位必须为0。
		1	当本位为逻辑1 时这些命令无效。
D6	以阵列方式访问寄存器, ARA	0	忽略此功能。
		1	以阵列方式访问各寄存器 (偏移、增益和通道设置寄存器), 寄存器选择位 (RSB) 决定了所要访问的特殊寄存器, 访问寄存器时高位 (MSB) 在前, 并以物理通道0, 1, 2 等依次进行。
D5~D4	通道选择位 CS1-CS0	00	CS1-CS0 提供一个物理通道地址, 也可用于访问与各物理通道相关的校准寄存器, 当读数据寄存器时, 各位失效。
		01	
		10	
		11	
D3	读/写	0	写入所选择寄存器

		1	从所选择寄存器读
D2~D0	寄存器选择位 RSB2-RSB0	000	保留
		001	偏移寄存器
		010	增益寄存器
		011	配置寄存器
		101	通道设置寄存器
		110	保留
		111	保留

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
1	MC	CSRP2	CSRP1	CSRP0	CC2	CC1	CC0

位	名称	值	功能
D7	命令位, C	0	当本位为逻辑0 时这些命令无效
		1	对这些命令, 本位必须为1
D6	连续转换, MC	0	执行完全稳定的单次转换
		1	执行连续转换
D5~D3	通道设置寄存器 指针位, CSRP	000	这些位作为指针指向通道设置寄存器, 单次或连续转换都根据此指针所指向的通道设置寄存器的内容执行。
		...	
		111	
D2~D0	转换/校准位 CC2-CC0	000	正常转换
		001	自偏移校准
		010	自增益校准
		011	保留
		100	保留
		101	系统偏移校准
		110	系统增益校准
		111	保留

2.2.3 命令寄存器描述

读/写所有偏移校准寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	1	0	0	R/ \overline{W}	0	0	1

功能: 该命令用于以阵列方式访问偏移寄存器。

R/ \overline{W} (读/写)

- 0 写入所选寄存器
- 1 读取所选寄存器

读/写所有增益校准寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	1	0	0	R/ \overline{W}	0	1	0

功能: 该命令用于以阵列方式访问增益校准寄存器。

R/ \overline{W} (读/写)

- 0 写入所选寄存器
- 1 读取所选寄存器

读/写所有通道设置寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
----------	----	----	----	----	----	----	----

0	1	0	0	R/ \overline{W}	1	0	1
---	---	---	---	-------------------	---	---	---

功能：该命令用于以阵列方式访问通道设置寄存器。

R/ \overline{W} （读/写）

- 0 写入所选寄存器
- 1 读取所选寄存器

读/写各偏移寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	0	CS1	CS0	R/ \overline{W}	0	0	1

功能：该命令用于分别访问各偏移寄存器，CS1-CS0 译码被访问的寄存器。

R/ \overline{W} （读/写）

- 0 写入所选寄存器
- 1 读取所选寄存器

CS[1:0]（通道选择位）

- 00 偏移寄存器1（所有芯片）
- 01 偏移寄存器2（所有芯片）
- 10 偏移寄存器3（仅CS5533/34）
- 11 偏移寄存器4（仅CS5533/34）

读/写单个增益寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	0	CS1	CS0	R/ \overline{W}	0	1	0

功能：该命令用于分别访问各增益寄存器，CS1-CS0 译码被访问的寄存器。

R/ \overline{W} （读/写）

- 0 写入所选寄存器
- 1 读取所选寄存器

CS[1:0]（通道选择位）

- 00 增益寄存器1（所有芯片）
- 01 增益寄存器2（所有芯片）
- 10 增益寄存器3（仅CS5533/34）
- 11 增益寄存器4（仅CS5533/34）

读/写单个通道设置寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	0	CS1	CS0	R/ \overline{W}	1	0	1

功能：该命令用于分别访问各通道设置寄存器，CS1-CS0 译码被访问的寄存器。

R/ \overline{W} （读/写）

- 0 写入所选寄存器
- 1 读取所选寄存器

CS[1:0]（通道选择位）

- 00 通道设置寄存器1（所有芯片）

- 01 通道设置寄存器2 (所有芯片)
- 10 通道设置寄存器3 (所有芯片)
- 11 通道设置寄存器4 (所有芯片)

读/写配置寄存器

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	R/ \overline{W}	0	1	1

功能：该命令用于从配置寄存器写入或读取数据

R/ \overline{W} (读/写)

- 0 写入所选寄存器
- 1 读取所选寄存器

执行转换

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
1	MC	CSRP2	CSRP1	CSRP0	0	0	0

功能：该命令指示ADC在通道设置寄存器指针位 (CSRP2-CSRP0) 指向的通道设置寄存器设置单元 (Setup) 所规定的物理通道执行单次或连续转换。

MC (连续转换)

- 0 执行完全稳定的单次转换
- 1 执行连续转换

CSRP[2 :0] (通道设置寄存器指针位)

- 000 设置单元 (Setup) 1 (所有芯片)
- 001 设置单元 (Setup) 2 (所有芯片)
- 010 设置单元 (Setup) 3 (所有芯片)
- 011 设置单元 (Setup) 4 (所有芯片)
- 100 设置单元 (Setup) 5 (所有芯片)
- 101 设置单元 (Setup) 6 (所有芯片)
- 110 设置单元 (Setup) 7 (所有芯片)
- 111 设置单元 (Setup) 8 (所有芯片)

执行校准

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
1	0	CSRP2	CSRP1	CSRP0	CC2	CC1	CC0

功能：该命令指示ADC在通道设置寄存器的指针位 (CSRP2-CSRP0) 指向的通道设置寄存器的设置单元 (Setup) 所规定的物理通道执行校准。

CSRP[2 :0] (通道设置寄存器指针位)

- 000 设置寄存器1 (所有芯片)
- 001 设置寄存器2 (所有芯片)

- 010 设置寄存器3 (所有芯片)
- 011 设置寄存器4 (所有芯片)
- 100 设置寄存器5 (所有芯片)
- 101 设置寄存器6 (所有芯片)
- 110 设置寄存器7 (所有芯片)
- 111 设置寄存器8 (所有芯片)
- CC[2 :0] (校准控制位)
 - 000 保留
 - 001 自偏移校准
 - 010 自增益校准
 - 011 保留
 - 100 保留
 - 101 系统偏移校准
 - 110 系统增益校准
 - 111 保留

SYNC1

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
1	1	1	1	1	1	1	1

功能：串口初始化程序的一部分

SYNC0

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
1	1	1	1	1	1	1	0

功能：串口初始化程序的末尾

NULL

D7 (MSB)	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	0

功能：清串口标志并使ADC保持在连续转换模式

2.2.4 串行接口

CS5531/32/33/34的串口包括四条控制线： \overline{CS} ，SDI，SD0，SCLK，图7为命令和数据字时序。

\overline{CS} ，片选，是允许访问串口的控制线，当 \overline{CS} 拉低时，串口可作为三线接口来访问。

SDI，串行数据输入，用于将数据串行输入到

ADC。

SD0，数据串口输出，用于将数据串行从ADC输出，当 $\overline{CS}=1$ ，SD0为高阻态。

SCLK，串行时钟，是数据位移入或移出ADC串口的控制时钟。只有当 $\overline{CS}=0$ 时，串口时钟才能被端口逻辑识别。为了和光电耦合器相匹配，SCLK的输入端集成了一个施密特触发器，以允许使用上升

和下降时间较长的光电耦合器直接驱动该引脚。另外，SDO具有接收或输出5mA电流的能力，可以直接驱动光电耦合器的LED。在接收或输出5mA电流时，SDO的驱动电压损失小于400mV。

2.2.5 读/写片内寄存器

CS5531/32/33/34的偏移、增益、配置和通道设置寄存器均可读/写，而转换数据寄存器只能读不能写。

如图7所示，要写特定的寄存器，用户必须先向ADC输入相应的写指令，然后跟随32位的写入数据。例如，要向物理通道1的增益寄存器写入0x80000000(H)，必须先输入命令字0x02(H)，然后输入数据0x80000000(H)。同样，要读某个

寄存器，必须先向ADC输入相应的读指令，然后获得32位读出数据。一旦寄存器读、写完毕，串口即返回到命令模式。

除了一次访问一个内部寄存器外，还可以对偏移、增益、配置和通道设置寄存器进行阵列式访问（即用一个命令访问所有同类寄存器）。CS5531/32有两个增益和偏移寄存器，CS5533/34有四个增益和偏移寄存器，每种芯片都有四个通道设置寄存器。例如，要向CS5533的所有4个增益寄存器写入0x80000000(H)，用户须先输入命令字0x42(H)，然后重复输入四个0x80000000(H)，（即0x42(H)，0x80000000(H)，0x80000000(H)，0x80000000(H)，0x80000000(H)），寄存器按顺序读写。一旦寄存器读、写完毕，串口即返回到命令模式。




图 7. 命令和数据字时序

2.3 配置寄存器

为便于结构设计并简化串口，虽然配置寄存器为32位长，但只使用了其中的11位。下面具体介绍。

2.3.1 功耗

CS5531/32/33/34有三种供电模式：常规、待

机和休眠模式，其中常规模式为系统默认模式，上电后自动进入。该模式下，CS5531/32/33/34-AS耗电35mW，CS5532/34-BS耗电70mW。后两种供电模式为节电模式，会终止大部分模拟供电并停止滤波器卷积运算。当配置寄存器的节电模式位(PDW)置为逻辑1时，芯片进入节电模式。具体进入哪种节电模式取决于节电模式选择位(PSS)。如果PSS

为逻辑0，芯片进入待机模式，功耗降低为4mW，此时只有时钟振荡器和模拟部分的片内偏置电压发生器处于激活态。这就使得一旦节电模式位（PDW）设置回逻辑1，芯片能迅速返回到常规模式。如果节电模式位（PDW）和节电模式选择位（PSS）同时为1，芯片进入休眠模式，功耗降低到约500 μW，由于在休眠模式下振荡器不振荡，所以此时要进入常规模式时，需要大约20ms的延迟启动振荡器，如使用外部时钟则不必延迟。还要注意，在使用单位增益时，可编程增益仪表放大器PGA不工作。此时功耗降为常规模式下的1/2。使用单位增益时，休眠和待机模式下的功耗不受影响。

2.3.2 系统复位

配置寄存器的系统复位位（RS）允许用户对系统进行复位，通过将RS位置1可以在任何时候复位系统，复位周期结束后，系统复位有效位（RV）被置1，表示内部逻辑已正确复位。在读取配置寄存器后，RV位自动清0。注意，复位后，片内寄存器被初始化为以下数据：

配置寄存器	00000000	(H)
偏移寄存器	00000000	(H)
增益寄存器	01000000	(H)
通道设置寄存器	00000000	(H)

系统复位后，RS位自动归0，模数转换器返回到命令模式，等待输入有效命令。并且在系统复位时，RS位为配置寄存器中唯一可置位的位（也就是说需要再发出命令置位配置寄存器中的其它位）。

2.3.3 输入短路

输入短路位允许用户将多路转换器的所有输入端内部接地，以检测ADC输入端接地后的性能和消除外部系统元件产生的噪声影响。

2.3.4 保护信号

保护信号位用于改变A0的功能。置位时，在A0引脚输出仪表放大器的共模电压。当用户要把外接电缆屏蔽线连到仪表放大器的共模电位以防止信号泄漏时，这非常有用，图8为保护信号的典型连接框图。




图 8. 保护信号连线图

2.3.5 参考电压选择

参考电压选择位VRS选择取样电容的值，以便对参考电压进行取样。此位的设置要依参考电压的大小而定，图9、10说明了不同的VRS设置对参考输入阻抗和输入电流的影响。如图的模型所示，参考电压包括粗/细电荷缓冲器，可以降低对外部参考源的动态电流的需要。

参考输入缓冲器主要用于测量rail-to-rail（共模加信号输入电压）输入电压，VREF+和VREF-间的差模电压可为从1.0V到VA+间的任何值（依据VRS位的设置），但VREF+不能高于VA+，VREF-不能低于VA-。对单端参考电压，参考电压应输入到VREF+，VREF-接地。注意电源电压必须先于参考电压提供给芯片。

2.3.6 输出锁存引脚

如果输出锁存选择位(OLS)为逻辑0(缺省值)，转换器的A1-A0引脚模拟通道设置寄存器的D21-D20/D5-D4位。如果输出锁存选择位为逻辑1，则ADC的A1-A0引脚模拟配置寄存器的输出锁存位。这可使用户在任一次转换中根据所选的CSR让A1-A0引脚随时变化，或者根据配置寄存器内容将其锁定在固定的状态。无论处于何种方式，A1-A0引脚均可用于控制外部多路转换器及ADC外的其它逻辑功能。A1-A0输出引脚能吸收和驱动至少1mA电流，为减少芯片的发热，建议驱动电流低于20 μA。由于输出由VA+和VA-供电，所以对逻辑1，输出电压为VA+，对逻辑0，输出电压为VA-。

2.3.7 偏移与增益选择

偏移与增益选择位(OGS)用于选择转换或校准时使用的偏移和增益寄存器。当OGS=0时，将访问所选物理通道（由CS1-CS0选定）对应的偏移和增益寄存器；当OGS=1时，访问由指定的设置单元（Setup）中的OG1-OG0位确定的偏移和增益

寄存器。这样，不用进行重新校准或对校准寄存器进行操作就可使单个物理通道具有多个校准值（如对于不同增益的校准值）。

2.3.8 滤波速率选择

滤波速率选择位（FRS）用于改变 ADC 的输出字速率以抑制 50HZ 或 60HZ 信号，此时晶振工作频率位 4.9152MHZ。若 FRS=0，时钟为 4.9152MHZ 时，

字速率和相应的滤波器特性（由通道设置寄存器确定）可选以下值：7.5, 15, 30, 60, 120, 240, 480, 960, 1920 及 3840Sps。若 FRS=1，时钟为 4.9152MHZ 时，字速率和相应的滤波器特性值需乘以系数 5/6，为 6.25, 12.5, 25, 50, 100, 200, 400, 800, 1600 及 3200Sps。当使用其它时钟频率时，所选的字速率应乘以相应的比例系数。




图 9. 输入参考电压模型（VRS=1）




图 10. 输入参考电压模型（VRS=0）

2.3.9 配置寄存器描述

D31(MSB)	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16
PSS	PDW	RS	RV	IS	GB	VRS	A1	A0	OLS	NU	OGS	FRS	NU	NU	NU
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
NU	NU	NU	NU	NU	NU	NU	NU	NU	NU	NU	NU	NU	NU	NU	NU

PSS（节电模式选择）[31]

- 0 待机模式（振荡器工作，允许快速上电）
- 1 休眠模式（振荡器不工作）

PDW（节电模式）[30]

- 0 常规模式
- 1 节电模式

RS（系统复位）[29]

- 0 正常操作
- 1 激活一个复位周期，复位后自动归0。

RV（复位有效）[28]

- 0 正常操作
- 1 系统已复位。只读，读配置寄存器后被清0。

IS（输入短路）[27]

- 0 正常输入
- 1 各通道的输入都在内部短接。

GB（保护信号位）[26]

- 0 将A0 设置为正常的输出锁存引脚
- 1 A0被设置为输出仪表放大器的共模输出电压（典型值2.5V），当保护缓冲器被激活时，输出锁存选择位被忽略。

VRS（电压参考选择）[25]

- 0 $2.5V < V_{REF} \leq V_{A+}$
- 1 $1V \leq V_{REF} \leq 2.5V$

A1-A0 (输出锁存位) [24 :23]

当配置寄存器中的输出锁存选择位OLS 置为逻辑1 时，输出锁存位（A0 和A1 ）将根据所执行的命令字被设置为相应的逻辑状态，注意输出逻辑电压由VA+ 和VA- 供电。

- 00 A0=0 , A1=0
- 01 A0=0 , A1=1
- 10 A0=1 , A1=0
- 11 A0=1 , A1=1

OLS (输出锁存选择) [22]

- 0 低电平时，通道设置寄存器作为A0 和A1 的源
- 1 高电平时，配置寄存器作为A0 和A1 的源

NU (保留) [21]

- 0 必须为0 ，以备升级。

偏移与增益选择 OGS[20]

- 0 按所用的设置单元（Setup）中的CS1-CS0位选择校准寄存器
- 1 按所用的设置单元（Setup）中的OG1-OG0位选择校准寄存器

滤波速率选择 FRS[19]

- 0 使用缺省输出字速率
- 1 输出字速率及相应的滤波器特性乘以系数5/6

NU (保留) [18:0]

- 0 保持为0，以备升级。

2.4 通道设置寄存器 CSR 的设置

CS5531/32/33/34具有四个通道设置寄存器（CSR）。每个CSR包括两个16位设置单元（Setup），可由用户编程，包含以下信息：1）将进行转换的物理通道；2）进行转换的通道的增益；3）进行转换的通道字速率；4）转换输出为单极性还是双极性；5）转换中输出锁存的状态；6）转换开始前是否延时以保证输出锁存；7）是否开路检测激活的电流源。另外，配置寄存器中的OGS置位时，设置单元（Setup）确定转换或校准时使用哪一组偏移及增益寄存器。注意对某一指定的物理通道可使

用多个设置单元（Setup）设置，设置中可以有不同的输出速率，增益范围等（也就是每个设置单元（Setup）可单独定义）。更多有关通道设置寄存器的内容可参见2.4.1。

每个32位CSR可单独访问，包含有两个16位设置单元（Setup）。例如，写通道设置寄存器命令（0x05）配置CS5531/32/33/34中的设置单元（Setup）1，CSR1中的31位到16位属于设置单元（Setup）1，15位到0位属于设置单元（Setup）2，注意当读写CSR时，在同一32位CSR内的两个设置单元（Setup）都被访问，即使其中一个未用，也会被读写。更多有关CSR作用的内容可见2.6.3。

2.4.1 通道设置寄存器描述

CSR		
#1	设置单元1 (Setup1) Bits<127:112>	设置单元2 (Setup2) Bits<111:96>
	⋮	⋮

#4	设置单元7 (Setup7) Bits<31:16>	设置单元8 (Setup8) Bits<15:0>
----	-------------------------------	------------------------------

D31 (MSB)	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16
CS1	CS0	G2	G1	G0	WR3	WR2	WR1	WR0	U/ \bar{B}	OL1	OL0	DT	OCD	OG1	OG0
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
CS1	CS0	G2	G1	G0	WR3	WR2	WR1	WR0	U/ \bar{B}	OL1	OL0	DT	OCD	OG1	OG0

CS1-CS0 (通道选择位) [31 :30] [15:14]

- 00 选择物理通道1 (所有芯片)
- 01 选择物理通道2 (所有芯片)
- 10 选择物理通道3 (仅CS5533/34)
- 11 选择物理通道4 (仅CS5533/34)

G2-G0 (增益位) [29:27] [13 :11]

对VRS=0, A=2; VRS=1, A=1; 双极性输入范围是单极性输入范围的两倍。

- 000 增益=1, 单极性输入范围=[(VREF+) - (VREF-)]/1 *A。
- 001 增益=2, 单极性输入范围=[(VREF+) - (VREF-)]/2 *A。
- 010 增益=4, 单极性输入范围=[(VREF+) - (VREF-)]/4 *A。
- 011 增益=8, 单极性输入范围=[(VREF+) - (VREF-)]/8 *A。
- 100 增益=16, 单极性输入范围=[(VREF+) - (VREF-)]/16 *A。
- 101 增益=32, 单极性输入范围=[(VREF+) - (VREF-)]/32 *A。
- 110 增益=64, 单极性输入范围=[(VREF+) - (VREF-)]/64 *A。

WR3-WR0 (字速率) [26 :23] [10:7]

下列字速率只适用于时钟频率为4.9152MHZ的连续转换模式。连续转换模式的第一次转换所用时间比单次转换长。更多内容可见“执行转换”及表1和表2。

位	WR (FRS=0)	WR (FRS=1)
0000	120Sps	100 Sps
0001	60 Sps	50 Sps
0010	30Sps	25Sps
0011	15Sps	12.5Sps
0100	7.5Sps	6.25Sps
1000	3840Sps	3200Sps
1001	1920Sps	1600Sps
1010	960Sps	800Sps
1011	480Sps	400Sps
1100	240Sps	200Sps

其余组合位未用。

U/B (单/双极性) [22] [6]

- 0 单极性模式
- 1 双极性模式

OL1-OL0 (输出锁存位) [21 :20] [5:4]

当配置寄存器中的输出锁存选择（OLS）位设为逻辑‘0’时，输出锁存位将根据所执行的命令字被设置为相应的逻辑状态，注意片内逻辑输出由VA+和VA-供电。

- 00 A0=0，A1=0
- 01 A0=0，A1=1
- 10 A0=1，A1=0
- 11 A0=1，A1=1

DT（时延位）[19][3]

置位时，ADC将在转换前等待一段延迟时间，这将在转换开始前给出A0、A1输出的稳定时间，当FRS=0时，该延时时间为1280个MCLK周期，当FRS=1时，该延时时间为1536个MCLK周期。

- 0 立即开始转换
- 1 等待1280个MCLK周期（FRS=0）或1536个MCLK周期（FRS=1）后开始转换

OCD（开路检测位）[18][2]

置位时，在通道选择位所选的输入通道（AIN+）将激活一个300nA的电流源，注意该电流源值是在温度为25℃时的值，在-55℃时，该电流源增加到约600nA。当用户想要将驱动一个连到供电线的被怀疑开路的热电偶时，此功能特别有用。

- 0 正常模式
- 1 激活电流源

OG1-OG0（偏移/增益寄存器指针位）[17:16][1:0]

配置寄存器中OGS位置1时有效。允许用户选择转换或校准时使用的偏移和增益寄存器。OGS=0时，将访问所选物理通道（由CS1-CS0选定）对应的偏移和增益寄存器。

- 00 从物理通道1选用偏移和增益寄存器
- 01 从物理通道2选用偏移和增益寄存器
- 10 从物理通道3选用偏移和增益寄存器
- 11 从物理通道4选用偏移和增益寄存器

2.5 校准

校准用于设置ADC传递函数的零点和增益斜率，其中有自校准和系统校准两种。

注意：复位后，不经过校准ADC也能够工作并进行测量（配置寄存器的VRS位必须设置），这时ADC利用芯片内寄存器的初始值（增益=1.0，偏移=0.0）计算输出字，芯片内部电路的初始增益和偏移误差将被保留。

2.5.1 校准寄存器

CS5531/32/33/34各输入通道有自己的偏移和校准寄存器。在自校准和系统校准中，它们设置ADC

传递函数的零点和增益斜率。如“偏移寄存器”部分所述，偏移寄存器的一个LSB为输入范围的 $1.83007966 \times 2^{-24}$ （双极性输入范围为单极性的两倍）。偏移寄存器的MSB位决定偏移量的正负（0为正，1为负）。偏移量的幅值大小受增益寄存器的影响，典型值为输入范围的±100%。如“增益寄存器”部分所述，增益寄存器的范围为 $0 \sim (64-2^{-24})$ ，等价于十进制的：

$$D = b_{D29}2^5 + b_{D28}2^4 + b_{D27}2^3 + \Lambda + b_{D0}2^{-24} = \sum_{i=0}^{29} b_{Di}2^{(-24+i)}$$

其中的二进制数为0或1（ b_{D29} 对应于D29位）。当增益寄存器设置为 $(64-2^{-24})$ 时，其值不高于40。

2.5.2 增益寄存器

MSB	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16
NU	NU	2^5	2^4	2^3	2^2	2^1	2^0	2^{-1}	2^{-2}	2^{-3}	2^{-4}	2^{-5}	2^{-6}	2^{-7}	2^{-8}

0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	LSB
2^{-9}	2^{-10}	2^{-11}	2^{-12}	2^{-13}	2^{-14}	2^{-15}	2^{-16}	2^{-17}	2^{-18}	2^{-19}	2^{-20}	2^{-21}	2^{-22}	2^{-23}	2^{-24}
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

增益寄存器的范围从0 到 $64 \cdot 2^{-24}$ 。复位后D24 为1，所有其它位为0。

2.5.3 偏移寄存器

MSB	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16
符号	2^{-2}	2^{-3}	2^{-4}	2^{-5}	2^{-6}	2^{-7}	2^{-8}	2^{-9}	2^{-10}	2^{-11}	2^{-12}	2^{-13}	2^{-14}	2^{-15}	2^{-16}
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
2^{-17}	2^{-18}	2^{-19}	2^{-20}	2^{-21}	2^{-22}	2^{-23}	2^{-24}	NU	NU	NU	NU	NU	NU	NU	NU
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

一个LSB 为输入范围的 $1.83007966 \times 2^{-24}$ （双极性输入范围为单极性的两倍）。

偏移值对齐于数据字的MSB 位。复位后，所有位为0。

偏移寄存器按32位存储，二进制补码，最后8位为0。




图 11. 自偏移校准




图 12. 自增益校准




图 13. 系统偏移校准




图 14. 系统增益校准

2.5.4 执行校准

执行校准时，要发送一个MSB 为1 的命令字，其指针位CSR_{P2}-CSR_{P0} 用于寻址所要校准的设置单元（Setup），校准位CC₂-CC₀ 选择校准类型。但CSR 要提前初始化，因为其中的物理通道、滤波速率、增益范围以及极性等相关信息均来自命令字指针位CSR_{P2}-CSR_{P0} 所选中的通道设置寄存器CSR。一旦CSR初始化后，一个命令字即可完成校准。

校准所用的时间比进行一次单次转换所用的时间略少（见表1有关单次转换时间的部分）。当FRS=0时，偏移校准少用了608个时钟周期，当FRS=1时，偏移校准少用了729个时钟周期。当FRS=0时，增益校准少用了128个时钟周期，当FRS=1时，增益校准少用了153个时钟周期。

校准周期完成后，SDO 置0，结果存放在被校准通道的偏移或增益寄存器中，此时OGS=0。若OGS=1，结果将被储存在相应设置单元（Setup）中OG₁-OG₀位指定的寄存器中。更多内容可见OGS位描述（2.3.7）。在开始下一个命令字前，SDO保持低电平。若其它的校准使用了相同的寄存器，最后的校准结果将取代早先的值，因为对每个物理通道来说，只有一个偏移和增益寄存器可用。每个命令字只能进行一次校准。要校准所用通道，需使用多个校准命令字。

2.5.5 自校准

CS5531/32/33/34 提供自偏移校准和自增益校准。自偏移校准时，ADC内部将放大器（置于1X）的输入引脚连在一起并接到AIN-引脚，见图11。要执行正确的自偏移校准，AIN 引脚必须接适当的共模电压（见“模拟特性”一节）。执行自偏移校准时GAIN=1X，GAIN设置为2X-64X时无效。在GAIN设置为2X-64X时的自偏移校准可通过对配置寄存器内的IS位置位来进行。在芯片进行常规操作时，IS位必须置0。

对于增益自校准，调制器的差动输入接在VREF+和VREF-两端，如图12。当（VREF+ - VREF-）>2.5V时，增益校准不工作。执行自增益校准时GAIN=1X，而不考虑通道设置寄存器设置单元（Setup）的增益位是如何设置的。增益可编程仪表放大器PGIA 在增益范围为2X ~64X 时的增益误差得不到校准，因为此时需要不同于参考电压的精准低电压源。在增益范围为2X-64X 或（VREF+ -

VREF-）>2.5V时要得到精确的增益，就需执行系统增益校准。

2.5.6 系统校准

要执行系统校准，用户必须提供地电平和满量程的校准信号。执行系统偏移校准时，必须将地参考信号提供给ADC，图13为系统偏移校准。

见图14，执行系统增益校准，用户必须提供代表正的满量程信号。对于两种校准，校准信号都必须处于规定的校准范围值（参见“系统校准规格”）。

2.5.7 校准技巧

校准是按照通道设置寄存器的WR₂-WR₀位选择的输出字速率来进行的。由于寄存器字长有限，在较高的字速率（240Sps或更高）下工作的通道需在同样高的字速率下进行校准；当在较低的字速率（120Sps或更低），也应进行校准。由于高的输出字速率将导致更大的峰-峰噪声，所以校准时应采用可能出现的最低的输出字速率，可获得最高的准确度。对于7.5Sps到120Sps的字速率，校准应在7.5Sps下进行，对于240Sps或更高的字速率，校准应在240Sps下进行。另外，为尽可能减少芯片的数字噪声，用户应在校准完成后再读、写串口。读校准寄存器并对多个校准结果取平均值可获得更精确的校准结果。注意在校准结束前访问ADC串口可能导致微控制器和ADC的不同步，从而过早的中止校准周期。

要得到最高的精度，对偏移和增益（由通道设置寄存器的增益位G₂-G₀ 决定）都应进行校准。当配置寄存器的OGS位=0时，每一物理通道只能有一个被校准的增益范围。需对一个通道进行多个增益范围的校准时，可通过设置配置寄存器的OGS位和所选设置单元（Setup）中的OG₁-OG₀位实现（见2.3.7）。当应用CS5531/32/33/34 的系统校准功能对用户系统执行校准时，偏移和增益寄存器的内容可由系统微控制器读出，并记录在永久存储器中。这样，当系统上电或增益范围变化时，校准字可被加载到偏移或增益寄存器中。

如果用户要执行未校准的转换，未校准的增益精度为±1%。校准不影响全范围的增益跟踪，全范围的增益跟踪精度约为±0.3%。

偏移寄存器到输出的增益约为十进制的1.83007966，而不是1。如果要在外部调整校准

系数，应对写入偏移寄存器的值除以比例因子 1.83007966。

2.5.8 校准范围限制

系统校准可能会受芯片内部模拟信号通路中的信号裕量限制，见“模拟输入”一节所述。对于增益校准，满量程输入信号可降至标称满量程值的3%，此时增益寄存器值大约为33.33(十进制)。当增益寄存器值一直升高达到其上限 $64 \cdot 2^{24}$ 时，大于40(十进制)的值均无效。由于ADC固有的增益误差，这一最小的满量程输入信号可能会低些或高些。在“模拟特性”部分定义最小的满量程校准范围(FSCR)时，已考虑了内部增益误差的可能值。同样，满量程输入信号可升高到某一点，在该点调制器输出“1”的密度达到86%的极限值，在额定条件下，当满量程输入信号等于额定值的1.1倍时会出现这种情况。由于ADC固有的增益误差，这一最大的满量程输入信号可能会低些或高些。在“模拟特性”部分定义最大的FSCR时，同样已考虑了内部增益误差。

2.6 执行转换

CS5531/32/33/34 有两种转换模式，以下三节将详细介绍其差别以及如何应用设置寄存器CSR 执行不同的转换，并附以应用示例。

2.6.1 单次转换模式 (MC=0)

依据通道设置寄存器(CSR)的信息，在用户发出单次转换命令后ADC执行单次转换。该命令字包括一个指针，指向转换中所用的通道设置寄存器设置单元(Setup)。一旦该命令字被传送，串口即进入数据模式并在此等待转换完成。转换完成后SDO=0。读转换结果需要40个SCLK，前8个SCLK用于清SDO标志，在此期间SDI必须为0，后32个SCLK用于读转换结果。在单次转换模式下，必须读转换结果，因为SDO一直保持为低(即串口处于数据模式)，直到向ADC发出了40个SCLK时钟。数据读完后，串口返回到命令模式，等待一个新的命令。单次转换模式用时比连续转换模式长，每种输出字速率(OWR)下单次转换所用的时钟脉冲数列于表1。由于芯片内部SCLK信号与振荡器信号需要同步，可能会产生 ± 8 (FRS=0)个或 ± 10 (FRS=1)个脉冲的差别。

注意：单次转换模式中，实际上进行了不止一次的转换，只

有最后完全稳定的转换数据才输出到转换数据寄存器。

(WR3-WR0)	时钟周期	
	FRS=0	FRS=1
0000	171448 \pm 8	205738 \pm 10
0001	335288 \pm 8	402346 \pm 10
0010	662968 \pm 8	795562 \pm 10
0011	1318328 \pm 8	1581994 \pm 10
0100	2629048 \pm 9	3154858 \pm 10
1000	7592 \pm 8	9110 \pm 10
1001	17848 \pm 8	21418 \pm 10
1010	28088 \pm 8	33706 \pm 10
1011	48568 \pm 8	58282 \pm 10
1100	89528 \pm 8	107434 \pm 10

表1 单次转换模式时间

2.6.2 连续转换模式 (MC=1)

依据通道设置寄存器CSR的信息，在用户发出转换命令后ADC利用设置单元(Setup)的内容执行连续转换。该命令字包括一个指针，指向转换中所用的通道设置寄存器设置单元(Setup)。一旦该命令字被传送，串口即进入数据模式，在此等待转换完成。转换完成后SDO=0，读转换结果需要40个SCLK。前8个SCLK用于清SDO标志，后32个SCLK用于读转换结果。如果在清SDO标志的前8个SCLK中SDI='00000000'，ADC将继续在此转换模式用同一个CSR对所选通道执行转换。此模式下不必读每一转换字，只需根据SDO的升降来读取对某一具体应用所需要的转换字。没有读出的转换字将被新的转换字取代。要退出该模式，可在SDO下降后在前8个SCLK中使SDI='11111111'。若确定要退出，在ADC返回到命令模式前，需要32个SCLK来读出最后一次转换结果。每种输出字速率(OWR)下连续转换所用的时钟脉冲数列于表2。由于启动需要时间，因此连续转换模式下的第一次转换所用时间比接下来的转换所用时间长。由于芯片内部SCLK信号与振荡器信号需要同步，可能会产生 ± 8 (FRS=0)个和 ± 10 (FRS=1)个脉冲的差别。

注意：当转换通道时，以及校准和/或单次转换结束后，在读连续转换结果时，必须忽略前三个(OWR<3200Hz, MCLK=4.9152Hz或前五个(OWR \geq 3200Hz)转换结果，因为要执行准确的转换，滤波器的驻留系数必须被清空。

FRS	(WR3-WR0)	时钟周期 (第一次转换)	时钟周期 (其它转换)
0	0000	89528±8	40960
0	0001	171448±8	81920
0	0010	335288±8	163840
0	0011	6662968±8	327680
0	0100	1318328±8	655360
0	1000	2472±8	1280
0	1001	12728±8	2560
0	1010	17848±8	5120
0	1011	28088±8	10240
0	1100	48568±8	20480
1	0000	107434±10	49152
1	0001	205738±10	98304
1	0010	402346±10	196608
1	0011	795562±10	393216
1	0100	1581994±10	786432
1	1000	2966±10	1536
1	1001	15274±10	3072
1	1010	21418±10	6144
1	1011	33706±10	12288
1	1100	58282±10	24576

表 2 连续转换模式时间

2.6.3 利用 CSR 进行转换和校准的例子

当发出校准和转换命令时 (C, MC, CC2-CC0 位必须正确设置)，命令字中的 CSR_{P2}-CSR_{P0} 位用于寻址通道设置寄存器 CSR_s 中的某一设置单元 (Setup)，见表 3：

CSR _{P2} -CSR _{P0}	CSR	设置单元 (Setup)
000	CSR#1	1
001	CSR#1	2
010	CSR#2	3
011	CSR#2	4
100	CSR#3	5
101	CSR#3	6
110	CSR#4	7
111	CSR#4	8

表 3. 命令字指针表

下面的例子说明了用户在转换或校准过程中可能遇到的各种情形。这些例子均假设 CSR 被编程为如下的物理通道顺序：4, 1, 1, 2, 4, 3, 4, 4。

物理通道定义为与外部信号连接的实际输入通道 (AIN1 到 AIN4)。

例 1：利用设置单元 (Setup) 1 完成单次转换，命令字为 ‘10000000’。由于 CSR_{P2}-CSR_{P0}=000，该命令通知 ADC 根据设置单元 (Setup) 1 执行单次

转换 (在本例中恰好为物理通道 4)。在收到该命令并译码后，ADC 将在物理通道 4 执行一次转换，转换完成后 SD0=0，指示转换结束。读出转换数据需 40 个 SCLK 周期。读出后，串口返回到命令模式。

例 2：利用设置单元 (Setup) 3 完成连续转换，命令字为 ‘11010000’，由于 CSR_{P2}-CSR_{P0}=010，该命令通知 ADC 根据设置单元 (Setup) 3 执行连续转换 (在本例中恰好为物理通道 1)。在收到该命令并译码后，ADC 将在物理通道 1 执行一次转换。转换完成后 SD0=0，指示转换结束。此时有三种选择，用户可以读取转换结果并保持在该模式，或者读取转换结果并退出该模式，或者忽略本次转换结果并等待下次数据更新时输出新的转换结果。

例 3：利用设置单元 (Setup) 4 来校准。设配置寄存器中的 OGS 位为 0。命令字为 ‘10011001’，由于 CSR_{P2}-CSR_{P0}=011，该命令通知 ADC 根据设置单元 (Setup) 4 执行自偏移校准 (在本例中恰好为物理通道 2)。在收到该命令并译码后，ADC 将在物理通道 2 执行自偏移校准，校准完成后 SD0=0，指示校准结束。要执行其它校准，必须发更多相应的校准命令。

注意：进行转换时，CSR 寄存器可以不进行初始化。此时不管是单次转换模式、还是连续转换模式或校准模式，所有的设置单元 (Setup) 都指向其缺省设置 (也就是说，此时转换可以执行，但只能在物理通道 1 上进行)。如果要在两个不同的物理通道进行连续转换，滤波器卷积运算会复位 (清空)。如果在同一个物理通道进行连续转换，则转换滤波器不需复位。这样，ADC 就可以更快地达到满量程阶跃输入稳定。

2.7 同时使用多个 ADC

某些应用场合要求从多个 ADC 的不同通道同时输出数据。使用下列方法可使多个 CS5531/32/33/34 同时工作在一个系统中：

- 1) 系统中所有 ADC 使用同一个振荡器。
- 2) 系统中所有 ADC 使用同样的 SCLK 和 SDI。
- 3) 系统上电后对所有 ADC 的软件复位必须同时进行 (选择所有 ADC 的片选端 CS，利用 SDI 和 SCLK 向所有 ADC 写入复位序列)。
- 4) 开始转换命令必须同时发给所有 ADC。假若所有复位同时进行，第一次转换 (或单次转换) 产生的 ±8 个时钟脉冲的差别对所有 ADC 都是一样的。

5) 通过监测SDO可获得其中一个ADC的转换结果（所有ADC的CS为高电平），并可在新的转换数据生成之前分别读出每个芯片的数据。

在一个系统中同时使用两片CS5532的示例参见图15。

2.8 转换输出编码

CS5531/33 输出16 位的转换字，CS5532/34 输出24 位转换字。要读转换字，用户必须访问32 位转换数据寄存器，其输出MSB位在前。转换数据寄存器的最后一个字节含有数据监测标志，通道指示位CI 跟踪哪个物理通道正进行转换，溢出标志OF 监测执行的转换是否有效，详见“转换数据输出描述”部分。

CS5531/32/33/34 在单极性模式下的输出数据为二进制码，而在双极性模式下为二进制补码。表4和表5 所示为单极性模式和双极性模式的编码。表中的VFS为指定增益范围下ADC正的满量程电压

范围，-VFS为ADC负的满量程电压范围。整个差动输入范围（AIN+和AIN-之间）对于单极性模式为0至VFS，对于双极性模式为-VFS到VFS。




图 15 同时使用多个 ADC

单极性输入电压	二进制偏移	双极性输入电压	二进制补码
$>(VFS-1.5LSB)$	FFFF	$>(VFS-1.5LSB)$	7FFF
$VFS-1.5LSB$	---- FFFE	$VFS-1.5LSB$	---- 7FFE
$VFS/2-0.5LSB$	8000 ---- 7FFF	$-0.5LSB$	0000 ---- FFFF
$+0.5LSB$	0001 ---- 0000	$-VFS+0.5LSB$	8001 ---- 8000
$<(+0.5LSB)$	0000	$<(-VFS+0.5LSB)$	8000

表 4 16 位 CS5531 和 CS5533 输出编码

单极性输入电压	二进制偏移	双极性输入电压	二进制补码
$>(VFS-1.5LSB)$	FFFFFF	$>(VFS-1.5LSB)$	7FFFFFF
$VFS-1.5LSB$	----- FFFFFFE	$VFS-1.5LSB$	----- 7FFFFFFE
$VFS/2-0.5LSB$	800000 ----- 7FFFFFF	$-0.5LSB$	000000 ----- FFFFFF
$+0.5LSB$	000001 ----- 000000	$-VFS+0.5LSB$	800001 ----- 800000
$<(+0.5LSB)$	000000	$<(-VFS+0.5LSB)$	800000

表 5 24 位 CS5532 和 CS5534 输出编码

2.8.1 转换数据寄存器描述

CS5531/33 (16 位)

D31 (MSB)	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16	
MSB	14	13	12	11	10	9	8	7	6	5	4	3	2	1	LSB	
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0F	CI1	CI0

CS5532/34 (24 位)

D31 (MSB)	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16	
MSB	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	
7	6	5	4	3	2	1	LSB	0	0	0	0	0	0	0F	CI1	CI0

转换数据位 [对CS5531/33 为31:16，对CS5532/34 为31:8]

这些位用于描述最新的转换输出结果。

NU (未用) [对CS5531/33 为15:3，对CS5532/34 为7:3]

这些位被屏蔽为逻辑0。

OF (溢出标志位) [2]

0 无溢出时被清0 (只读)。

1 当正输入信号大于正的满量程范围，负输入信号小于0 (单极性模式) 或小于负的满量程范围 (双极性模式) 时被置1。

CI (通道指示位) [1:0]

这些位用于指示被转换的物理输入通道。

00 物理通道1

01 物理通道2

10 物理通道3

11 物理通道4




图 16 数字滤波器响应 (字速率=60SPS)




图 17 120SPS 滤波器幅值图

2.9 数字滤波器

如“通道设置寄存器描述”部分所述，CS5531/32/33/34 的线性相位数字滤波器可编程，以获得不同的输出字速率 (OWR)。当输出字速率为3200Sps和3840Sps (MCLK=4.9152MHz) 时，ADC使用Sinc⁵滤波器，其它所有输出速率也使用Sinc⁵滤波器，但其后接着一个可对十进制速率编程的Sinc³滤波器。图16为60Sps时滤波器的幅值响应，图17和18所示为120Sps时滤波器的幅值和相位响应。Sinc³滤波器在除了3200Sps和3840Sps (MCLK=4.9151MHz) 以外的其它输出字速率都有效。两个滤波器的Z变换见图19。对于Sinc³滤波器，“D”为可编程的十进制比率，当FRS=0时等于3840/OWR，当FRS=1时为3200/OWR。

ADC的数字滤波器的拐角频率与MCLK成正比。例如，对120Sps的输出字速率，滤波器的典型拐角频率为31Hz。当MCLK增加到5.0MHz，OWR增加1.0175%，滤波器的拐角频率移到31.54Hz。注意，ADC的时钟频率不得大于5.0MHz 使用。




图 18 120SPS 滤波器相位图

$$Sinc^5 = \frac{(1-z^{-80})^5}{(1-z^{-16})^5} \times \frac{(1-z^{-16})^3}{(1-z^{-4})^3} \times \frac{(1-z^{-4})^2}{(1-z^{-2})^2} \times \frac{(1-z^{-2})^3}{(1-z^{-1})^3}$$

$$Sinc^3 = \frac{(1-z^{-D})^3}{(1-z^{-1})^3}$$

注意：参见文中有关Sinc³滤波器的十进制比率D的描述。

图 19 数字滤波器的 Z 变换

2.10 时钟发生器

CS5531/32/33/34 有一片内反向放大器，它与外部晶振 (4.9152MHz) 相连为芯片提供主时钟。也可以使用1MHz~5MHz 的其它晶振，晶振的其中一引脚接OSC1，另一引脚接OSC2，为减小寄生电容，引线应尽量短。当使用片内振荡器时，OSC1、OSC2 两引脚不能直接驱动片外逻辑，此时OSC2 引脚典型的电压峰-峰值为1/2VPP。只有在加外部电路的情况下该信号才与外部逻辑兼容，如晶振输出用于驱动其它逻辑，则应使用OSC2 输出引脚。

用户可在ADC的外部用1MHz~5MHz 的CMOS 兼容振荡器来驱动OSC2 引脚，此时OSC1 引脚应悬空。

2.11 电源配置

CS5531/32/33/34 采用单、双模拟供电和单数字供电，组合方案如下：

$$VA+=+5V ; VA- = 0V ; VD+=+3V \sim +5V$$

$$VA+=+2.5V ; VA- = -2.5V ; VD+=+3V \sim +5V$$

$$VA+=+3V ; VA- = -3V ; VD+=+3V$$

图20为CS5532 在单+5V 供电时测量2.5V 共模电压下的差分输入信号的情况；图21为CS5532 在±2.5V 模拟电源和+3V~+5V 数字电源供电时测量参考地的双极性信号的情况；图22和23 为CS5532 在±3V 模拟电源和+3V数字电源供电时测量参考地的双极性信号的情况。

图24 是用ADC测量桥式传感器的另一种配置情况，电压V1 可在PGIA 设为1X 增益时进行测量，因为输入放大器在此增益下可测量 ‘rail to rail’ 信号；同样，电压V2 应在2X及以上增益条件下进行测量，因为PGIA 在增益设置为2X 或更高时可获得更好的噪声性能。




图 20. CS5532 单+5V 供电配置图




图 21. CS5532 ±2.5V 模拟供电配置图




图 22. CS5532 ±3V 模拟供电配置图




图 23. CS5532 测量热电偶配置图

2.12 准备开始

这部分有几个特点，从软件编程的角度来看，首先该干什么呢？首先，应从4.9152MHz或4.096MHz的晶振开始，它们在启动时有20ms的延迟，建议在启动处理器后延迟20ms再开始初始化ADC。接下来，由于CS5531/32/33/34没有加电自动复位功能，所以必须将其初始化为某一已知状态，这可以通过串口的初始化序列完成，发送15个SYNC1 (0XFFH) 命令字节和一个SYNC0 (0XFEH) 命令字节，使串口进入命令模式。当ADC进入某一模式（本例中为命令模式）后，必须进行系统复位以初始化内部逻辑，这通过设置配置寄存器的RS位来完成。系统复位完成后，RS归0，所有的片内逻辑都被初始化为确定的状态，ADC返回到命令模式等待执行下一个有效命令。下一步为初始化电压参考

模式，根据参考电压VREF+和VREF-之间的电压大小设置配置寄存器的VRS位。

然后，初始化通道设置寄存器（CSR）以决定如何执行校准和转换，当CSR被初始化后，在校准ADC时，用户有三种校准选择：1）不校准，使用缺省设置；2）执行系统校准或自校准；3）上载先前保存的校准结果到偏移和增益寄存器。在校准结束后，系统即可进行转换。

2.13 PCB 布线

CS5531/32/33/34 应全部置于模拟地平面之上，ADC的所有接地引脚，包括DGND脚，应与模拟地平面相连。同时应使模拟地平面和数字地平面的分割线放置在紧邻芯片的数字部分的地方。

注意：CDB5531/32/33/34 的数据手册及“AN18”中有更多关于布板的建议。






图 24. 带有串联电阻的桥路

3. 引脚描述



时钟发生器

OSC1 ; OSC2 - 主时钟

芯片内部的反向放大器与这些引脚相连，同时与晶振连接后可为芯片提供主时钟，同时，外部（CMOS 兼容）时钟与OSC2 连接也可为芯片提供主时钟。

控制和串行输入/输出引脚

\overline{CS} - 片选

当低电平有效时，串口识别SCLK，高电平时，SDO 引脚为输出高阻态。 \overline{CS} 应在SCLK=0 时改变状态。

SDI - 串行数据输入

SDI 是串行口的输入引脚，数据以与SCLK 同步的速率输入。

SD0 - 串口数据输出

SD0 是串行口的输出引脚，当 \overline{CS} 为1 时，SD0 为输出高阻态。

SCLK - 串口时钟输入

该引脚的时钟信号决定了SDI/SD0 引脚的数据传输速率，由于内部的斯密特触发器，该引脚允许缓慢变化的时钟输入，只有当 $\overline{CS}=0$ 时，SCLK 才能被串口识别。

A0 - 逻辑输出（模拟）/保护，A1-逻辑输出（模拟）

根据配置寄存器中OLS位的状态，A0-A1 的逻辑状态模拟设置单元（Setup）中的OL1-OL0位，或配置寄存器中的A1-A0位，其中逻辑输出0=VA⁻，逻辑输出1=VA⁺，通过设置配置寄存器的GB 位，A0 可作为仪表放大器的保护位。

测量和参考输入**AIN1⁺, AIN1⁻, AIN2⁺, AIN2⁻, AIN3⁺, AIN3⁻, AIN4⁺, AIN4⁻ - 差分模拟输入**

差动输入引脚。

VREF⁺, VREF - 电压参考输入

完全差动输入，为片内调制器建立参考电压。

C1 , C2 - 放大器输入电容

与仪表放大器的电容相连。

电源连接**VA⁺ - 正模拟电源**

提供模拟正电源

VD⁺ - 正数字电源

提供数字正电源（标称值为+3.0V 或+5V ）

VA⁻ - 负模拟电源

提供模拟负电源

DGND - 数字地

数字接地

4. 术语解释

线性误差

对连接ADC传递函数的两个端点之间直线的编码偏差。一个端点位于第一次编码转换值以下的1/2LSB 处，另一个端点位于编码转换值为全‘1’之外的1/2LSB 处，单位是满量程的百分比。

微分线性失真

实际码宽与理想码宽的偏差，单位是LSB 。

满量程误差

最后一次编码转换值与理想值[{(VREF⁺)-(VREF⁻)}-3/2LSB]之间的偏差，单位是LSB 。

单极性偏移

单极性模式时（U/ B 位=1 ），第一次编码转换值与理想值（AIN⁻ 引脚上超过1/2LSB 的电压）的偏差。单位是LSB 。

双极性偏移

双极性模式时（U/ B 位=0 ），量程中点转换值（111 …111[~]000 …000 ）与理想值（低于AIN⁻


引脚电压(1/2LSB)的偏差, 单位是LSB。

5. 订货指南

型号	位数	通道数	线性误差(最大值)	温度范围	封装
CS5531-AS	16	2	±0.003%	-40 °C~+85 °C	20 引脚0.2 " 塑料SSOP
CS5533-AS	16	4	±0.003%	-40 °C~+85 °C	24 引脚0.2 " 塑料SSOP
CS5532-AS	24	2	±0.003%	-40 °C~+85 °C	20 引脚0.2 " 塑料SSOP
CS5532-BS	24	2	±0.0015%	-40 °C~+85 °C	20 引脚0.2 " 塑料SSOP
CS5534-AS	24	4	±0.003%	-40 °C~+85 °C	24 引脚0.2 " 塑料SSOP
CS5534-BS	24	4	±0.0015%	-40 °C~+85 °C	24 引脚0.2 " 塑料SSOP

6. 封装图

20 引脚SSOP 封装图




尺寸	英 寸		毫 米		注 释
	最小值	最大值	最小值	最大值	
A	--	0.084	--	2.13	
A1	0.002	0.010	0.05	0.25	
A2	0.064	0.074	1.62	1.88	
B	0.009	0.015	0.22	0.38	2, 3
D	0.272	0.295	6.90	7.50	1
E	0.291	0.323	7.40	8.20	
E1	0.197	0.220	5.00	5.60	1
e	0.024	0.027	0.61	0.69	
L	0.025	0.040	0.63	1.03	
∞	0°	8°	0°	8°	

注释: 1. “D”和“E1”是参考数据, 不包括焊点或突出, 但包括不符合的焊接, 并且是在分界线测量的, 每边的焊点或突出不超过0.20mm。

2. 尺寸“b”不包括DAMBAR 突出/凹入部分。在最大材料条件下, DAMBAR 突出总共允许超过尺寸“b”0.13mm, 在最小材料条件下, DAMBAR 凹入部分总共少于尺寸“b”不得超过0.07mm。

3. 这些尺寸适用于从导线头0.1~0.25mm 间的导线的扁平部分。

24 引脚SSOP 封装图



尺寸	英寸		毫米		注释
	最小值	最大值	最小值	最大值	
A	--	0.084	--	2.13	
A1	0.002	0.010	0.05	0.25	
A2	0.064	0.074	1.62	1.88	
B	0.009	0.015	0.22	0.38	2, 3
D	0.311	0.335	7.90	8.50	1
E	0.291	0.323	7.40	8.20	
E1	0.197	0.220	5.00	5.60	1
e	0.024	0.027	0.61	0.69	
L	0.025	0.040	0.63	1.03	
∞	0°	8°	0°	8°	

- 注释: 1. “D” 和 “E1” 是参考数据, 不包括焊点或突出, 但包括不符合的焊接, 并且是在分界线测量的, 每边的焊点或突出不超过0.20mm。
2. 尺寸 “b” 不包括DAMBAR 突出/凹入部分。在最大材料条件下, DAMBAR 突出总共允许超过尺寸 “b” 0.13mm, 在最小材料条件下, DAMBAR 凹入部分总共少于尺寸 “b” 不得超过0.07mm。
3. 这些尺寸适用于从导线头0.1~0.25mm 间的导线的扁平部分。