



与多个地址线随机访问里斯和并行接口，所述数据闪存使用串行接口面对以顺序地存取其数据。简单的串行接口脸上有利于硬件布局，提高了系统的可靠性，最大限度地降低开关噪声，并减少包装规模和活跃引脚数。该设备在使用的优化许多商业和工业应用中，高密度，低引脚数，低电压和低功耗是必不可缺的。典型应用数据闪存的数字语音存储，图像存储装置，和数据存储。该器件工作的时钟频率高达13 MHz的带为4 mA典型有效的读电流消耗。

为了让简单的系统内可重编程中，AT45DB321不要求高输入电压为亲编程。该器件采用单电源工作支持PLY，2.7V至3.6V，福尔波个T他的的公OGR是一个可怕操作。该AT45DB321通过芯片使能通过三线接口选择引脚（CS）和访问由串行输入（SI）中，串行输出（SO）和串行时钟（SCK）。所有的编程周期是自定时的，并没有单独的编程前擦除周期。

特点

- 单2.7V - 3.6V电源
- 串行接口架构
- 页编程操作
 - 单周期重新编程（擦除和编程）
 - 8192页（528字节/页）主内存
- 可选页和块擦除操作
- 两个528字节的SRAM数据缓冲区 - 允许数据的接收，同时重新编程非易失性存储器
- 内部的计划和控制的定时器
- 快速页编程时间 - 7毫秒典型
- 120 ns典型的页面，以缓冲传输时间
- 低功耗
 - 4毫安有效的读电流典型
 - 3一种CMOS待机电流典型
- 13 MHz的最大时钟频率
- 硬件数据保护功能
- 串行外设接口（SPI）兼容 - 模式0和3
- CMOS和TTL兼容输入和输出
- 商用和工业温度范围

描述

该AT45DB321是一个只有2.7伏，串行接口闪存适合于-系TEM重新编程。它的34603008位的存储器被组织为8192页528字节每个。除了在主存储器中，AT45DB321还包含两个每528字节的SRAM数据缓冲区。该缓冲器允许接收而数据在主存储器页面进行重新编程。不同于传统的闪存memo-




32-Megabit
2.7伏只
串行
数据闪存®

AT45DB321
初步


引脚网络connections

引脚名称	功能
CS	芯片选择
SCK	串行时钟
SI	串行输入
SO	串行输出
WP	硬件页写保护引脚
RESET	芯片复位
RDY / BUSY	就绪/忙

CBGA顶视图通过包装




TSOP顶视图
类型1



修订版1121A-09 /



框图



包装信息

