



PIC18F87J72 系列 数据手册

采用纳瓦技术、
带双通道 AFE 和 LCD 驱动器的
80 引脚高性能单片机

请注意以下有关 Microchip 器件代码保护功能的要点:

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信: 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中更安全的产品之一。
- 目前, 仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。

代码保护功能处于持续发展中。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代。确保应用符合技术规范, 是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保, 包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和/或生命安全应用, 一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任, 并加以赔偿。在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、Microchip 徽标、dsPIC、KEELOQ、KEELOQ 徽标、MPLAB、PIC、PICmicro、PICSTART、PIC³² 徽标、rfPIC 和 UNI/O 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

FilterLab、Hampshire、HI-TECH C、Linear Active Thermistor、MXDEV、MXLAB、SEEVAL 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、chipKIT、chipKIT 徽标、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、HI-TIDE、In-Circuit Serial Programming、ICSP、Mindi、MiWi、MPASM、MPLAB Certified 徽标、MPLIB、MPLINK、mTouch、Omniscient Code Generation、PICC、PICC-18、PICDEM、PICDEM.net、PICkit、PICtail、REAL ICE、rfLAB、Select Mode、Total Endurance、TSHARC、UniWinDriver、WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。

© 2011, Microchip Technology Inc. 版权所有。

ISBN: 978-1-61341-935-9

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
== ISO/TS 16949:2002 ==

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2009 认证。Microchip 的 PIC® MCU 与 dsPIC® DSC、KEELOQ® 跳码器件、串行 EEPROM、单片机外设、非易失性存储器 and 模拟产品严格遵守公司的质量体系流程。此外, Microchip 在开发系统的设计和和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

采用纳瓦技术、带双通道 AFE 和 LCD 驱动器的 80 引脚高性能单片机

模拟特性:

- 双通道 24 位模拟前端 (Analog Front End, AFE):
 - 90 dB SINAD、-101 dBc THD (最高为 35 次谐波) 和 103 dB SFDR (每路通道)
 - 10 ppm INL
 - 差分电压输入引脚
 - 低漂移内部参考电压 (12 ppm/°C)
 - 最高 64 ksps 的可编程数据速率
 - 每路通道上具有高增益 PGA (最高为 32 V/V)
 - 通道之间的相位延迟补偿 (1 μ s 分辨率)
- 12 路通道的 12 位 SAR A/D 转换器:
 - 自动采集
 - 可在休眠模式下进行转换
- 两个模拟比较器
- 用于比较器的可编程参考电压
- 充电时间测量单元 (Charge Time Measurement Unit, CTMU):
 - 电容测量
 - 时间测量, 分辨率典型值为 1 ns
 - 温度检测

LCD 驱动器和键盘接口特性:

- 能直接驱动 LCD 面板:
 - 处于休眠模式时仍可驱动 LCD 面板
 - 从中断唤醒
- 最多 33 段和 132 像素: 可由软件选择
- 可编程 LCD 时序模块:
 - 多个 LCD 时序源
 - 最多 4 个公共端: 静态、1/2、1/3 或 1/4 多路复用
 - 静态、1/2 或 1/3 偏置配置
- 用于对比度控制的片上 LCD 升压稳压器
- 用于电容式触摸传感的 CTMU
- 用于电阻式触摸传感的 ADC

灵活的振荡器结构:

- 外部晶振和时钟模式, 工作频率最高为 48 MHz
- 4 倍频锁相环 (Phase Lock Loop, PLL)
- 带 PLL 的内部振荡器模块:
 - 8 个可由用户选择的频率: 从 31.25 kHz 至 8 MHz
- 辅助振荡器使用 Timer1 (工作频率为 32 kHz)
- 故障保护时钟监视器 (Fail-Safe Clock Monitor, FSCM):
 - 当外设时钟发生故障时可使器件安全断电

低功耗特性:

- 功耗管理模式:
 - 运行: CPU 工作, 外设工作
 - 空闲: CPU 不工作, 外设工作
 - 休眠: CPU 不工作, 外设不工作
- 双速振荡器启动

外设特点:

- 高灌 / 拉电流: 25 mA/25 mA (PORTB 和 PORTC)
- 最多 4 个外部中断
- 4 个 8 位 / 16 位定时器 / 计数器模块
- 两个捕捉 / 比较 / PWM (Capture/Compare/PWM, CCP) 模块
- 主同步串行口 (Master Synchronous Serial Port, MSSP) 模块, 支持两种工作模式:
 - 3 线 / 4 线 SPI (支持所有 4 种 SPI 模式)
 - I²C™ 主 / 从模式
- 一个可寻址的 USART 模块
- 一个增强型可寻址的 USART 模块:
 - 支持 LIN/J2602
 - 接收到启动位和间隔字符时自动唤醒
 - 自动波特率检测 (Auto-Baud Detect, ABD)
- 硬件实时时钟和日历 (Real-Time Clock and Calendar, RTCC), 提供时钟、日历和闹钟功能

单片机特性:

- 闪存程序存储器可承受 10,000 次擦写 (典型值)
- 闪存保存时间: 最少 20 年
- 可在软件控制下自编程
- 用于数据 EEPROM 仿真器的闪存程序存储器的字写能力
- 中断优先级
- 8 x 8 单周期硬件乘法器
- 扩展型看门狗定时器 (Watchdog Timer, WDT):
 - 可编程周期从 4 ms 至 131s
- 用于串行通信的可选择漏极开路配置以及可驱动最高 5V 输出的 CCP 引脚
- 通过两个引脚进行在线串行编程 (In-Circuit Serial Programming™, ICSP™)
- 通过两个引脚进行在线调试
- 工作电压范围: 4.5V 至 5.5V ($\Delta\Sigma$ ADC), 2.0V 至 3.6V (数字和 SAR ADC)
- 最大容许输入电压为 5.5V (仅用作数字功能的引脚)
- 片上 2.5V 稳压器


目标应用:

- 电能计量
- 功率测量和监控
- 便携式仪器
- 医疗监控


PIC18F87J72 系列

器件	闪存 程序 存储器 (字节)	SRAM 数据 存储器 (字节)	LCD (像素)	I/O	A/D		比较器	CCP	BOR/LVD	MSSP	A/EUSART	8 位 /16 位 定时器	RTCC	CTMU
					12 位 SAR (通道)	24 位 AFE (通道)								
PIC18F86J72	64K	3,923	132	51	12	2	2	2	有	1	1/1	1/3	有	有
PIC18F87J72	128K	3,923	132	51	12	2	2	2	有	1	1/1	1/3	有	有

引脚图



典型应用电路：单相电表



PIC18F87J72 系列

目录

1.0	器件概述	9
2.0	PIC18FJ 单片机入门指南	21
3.0	振荡器配置	25
4.0	功耗管理模式	35
5.0	复位	43
6.0	存储器构成	55
7.0	闪存程序存储器	77
8.0	8 x 8 硬件乘法器	87
9.0	中断	89
10.0	I/O 端口	105
11.0	Timer0 模块	123
12.0	Timer1 模块	127
13.0	Timer2 模块	133
14.0	Timer3 模块	135
15.0	实时时钟和日历 (RTCC)	139
16.0	捕捉 / 比较 / PWM (CCP) 模块	157
17.0	液晶显示 (LCD) 驱动模块	167
18.0	主同步串行口 (MSSP) 模块	195
19.0	增强型通用同步 / 异步收发器 (EUSART)	239
20.0	可寻址的通用同步 / 异步收发器 (AUSART)	259
21.0	12 位模数转换器 (A/D) 模块	273
22.0	双通道 24 位模拟前端 (AFE)	283
23.0	比较器模块	293
24.0	比较器参考电压模块	299
25.0	充电时间测量单元 (CTMU)	303
26.0	CPU 的特殊功能	319
27.0	指令集汇总	333
28.0	开发支持	385
29.0	电气特性	389
30.0	封装信息	429
附录 A:	版本历史	433
附录 B:	双通道 24 位 AFE 参考指南	434
Microchip 网站		477
变更通知客户服务		477
客户支持		477
读者反馈表		478
产品标识体系		479

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 **CTRC@microchip.com**，或将本数据手册后附的《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请查询我公司的网站：

<http://www.microchip.com>

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A 是 DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

- Microchip 网站 <http://www.microchip.com>
- 当地 Microchip 销售办事处（见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本（包括文献编号）。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。

PIC18F87J72 系列

注:

1.0 器件概述

本文档包含以下器件的具体信息：

- PIC18F86J72
- PIC18F87J72

本系列具备所有 PIC18 单片机的传统优点，即出色的计算性能以及丰富的功能集，除此之外，还带有一个多功能片上 LCD 驱动器和一个高性能、高精度模拟前端。这些特性使得 PIC18F87J72 系列成为许多高性能电源和计量应用，尤其是那些价格作为首要考虑因素的应用的理想选择。

1.1 内核特性

1.1.1 纳瓦技术

PIC18F87J72 系列的所有器件具有一系列能在工作时显著降低功耗的功能。主要包括以下几项：

- **备用运行模式：**通过将 Timer1 或内部 RC 振荡器作为控制器时钟源，可使代码执行时的功耗降低大约 90%。
- **多种空闲模式：**控制器还可在其 CPU 内核禁止而外设仍然工作的情况下工作。处于这些状态时，功耗可进一步降低，最低只有正常工作时的 4%。
- **动态模式切换：**在器件工作期间可由用户代码调用功耗管理模式，允许用户将节能的理念融入到其应用的软件设计中。

1.1.2 振荡器选项和特性

PIC18F87J72 系列的所有器件可提供 6 个不同的振荡器选项，使用户在开发应用硬件时有很大的选择范围。这些选项包括：

- 两种晶振模式，使用晶振或陶瓷谐振器。
- 两种外部时钟模式，提供 4 分频时钟输出选项。
- 一个锁相环（PLL）倍频器，可在外部振荡器模式下使用，可使时钟速度最高达到 40 MHz。PLL 还可以与内部振荡器一起使用。
- 一个内部振荡器模块，它提供一个 8 MHz 的时钟源（精度为 $\pm 2\%$ ）和一个 INTRC 时钟源（振荡频率大约为 31 kHz，温度和 VDD 变化时频率保持稳定），以及一个用户可选择的包括 6 种时钟频率的范围（从 125 kHz 至 4 MHz），因此共有 8 种时钟频率可供选择。此选项可以空出两个振荡器引脚用作额外的通用 I/O 引脚。

内部振荡器模块还提供了一个稳定的参考源，增加了以下功能以使器件更可靠地工作：

- **故障保护时钟监视器：**该功能的作用是持续监视主时钟源，将其与内部振荡器提供的参考信号作比较。如果时钟发生了故障，控制器会将时钟源切换到内部振荡器，使器件可继续低速工作或安全地关闭应用。
- **双速启动：**该功能允许在上电复位或从休眠模式唤醒时将内部振荡器用作时钟源，直到主时钟源可用为止。

1.1.3 存储器选项

PIC18F87J72 系列为应用程序代码提供了充足的空间，代码空间大小为 128 KB。程序存储器的闪存单元经评测，最多可耐受 10,000 次擦 / 写。在不刷新的前提下，数据保存时间保守地估计在 20 年以上。

闪存程序存储器是可读写的。正常工作期间，PIC18F87J72 系列还为变化的应用程序数据提供了充足的空间，最大为 3,923 字节的数据 RAM。

1.1.4 扩展指令集

PIC18F87J72 系列在 PIC18 指令集的基础上进行了扩展，添加了 8 条新指令和一个变址寻址模式，可由软件选择是否启用扩展指令集。扩展指令集是一个器件配置选项，它是为优化可重入应用程序代码而特别设计的，这些代码原来是通过高级语言（如 C 语言）开发的。

1.1.5 移植方便

无论存储器容量如何，所有器件均共享同一组丰富外设，使得应用程序在扩展和升级时移植变得很方便。

整个系列的引脚排列设计一致也有助于向引脚更多的器件移植。

此外，PIC18F87J72 系列还在极大程度上与其他 PIC18 系列（例如，PIC18F8720 和 PIC18F8722、PIC18F85J11 以及带有 LCD 驱动器的 PIC18F8490 和 PIC18F85J90 系列单片机）保持引脚兼容。这为应用的更新换代拓展了空间，使开发人员能在保留类似功能集的同时在 Microchip PIC18 系列中选择不同价位的器件。

PIC18F87J72 系列

1.2 模拟特性

- **双通道 24 位 ADC 前端 (AFE)：**该模块包含两个同步采样 $\Delta\Sigma$ 模数 (Analog-to-Digital, A/D) 转换器，加上用于提供支持的可编程增益放大器 (Programmable Gain Amplifier, PGA) 和内部参考电压，可以执行高精度、低噪声模拟转换。AFE 通过一个专用的高速 (20 MHz) SPI 接口进行控制，以及进行数据读取。
- **12 位 A/D 转换器：**除了 AFE 之外，PIC18F87J72 系列器件还包含一个带有 12 个独立模拟输入的标准 SAR A/D 转换器。该模块具备可编程采集时间，从而不必在选择通道和启动转换之间等待一个采样周期，因而减少了代码开销。
- **充电时间测量单元 (CTMU)：**CTMU 是一个灵活的模拟模块，它提供脉冲源之间的精确时间差测量，以及异步脉冲生成。
CTMU 可与其他片上模拟模块一起，用于精确测量时间、电容、电容的相对变化，或生成独立于系统时钟的输出脉冲。

1.3 LCD 驱动器

片上 LCD 驱动器包括许多功能，便于在低功耗应用中集成显示功能。这些包括一个带有电荷泵集成稳压器，允许用软件控制对比度并且可在高于器件 V_{DD} 下进行显示操作。

1.4 其他特殊功能

- **通信：**PIC18F87J72 系列具有一系列的串行通信外设，包括一个可寻址的 USART、一个独立的支持 LIN/J2602 规范 1.2 的增强型 USART 以及一个同时支持 SPI 和 I²C™ (主 / 从) 工作模式的 MSSP 模块。
- **CCP 模块：**本系列的所有器件都具有两个捕捉 / 比较 / PWM (CCP) 模块。在同一时间，最多可以使用 4 种不同时基来执行几项不同的操作。
- **扩展型看门狗定时器 (WDT)：**该增强型版本加入了一个 16 位预分频器，可以提供在不同工作电压和温度下保持稳定的扩展超时范围。超时周期请参见第 29.0 节 “电气特性”。
- **实时时钟和日历 (RTCC) 模块：**RTCC 模块是为需要长时间维持精确时间的应用设计的，无需或很少需要 CPU 干预。
该模块是百年时钟和日历，能自动检测闰年。时钟范围从 2000 年 1 月 1 日 00:00:00 (午夜) 至 2099 年 12 月 31 日 23:59:59。

1.5 系列中各器件的详细说明

PIC18F87J72 系列器件提供 80 引脚封装形式。图 1-1 给出了这两类器件的框图。

器件的不同之处在于 PIC18F86J72 器件具有 64 KB 的闪存程序存储器，而 PIC18F87J72 器件的存储器为 128 KB。

器件的所有其他功能都是相同的。表 1-1 汇总了这些功能。

表 1-2 列出了所有器件的引脚排列。

表 1-1: PIC18F8XJ72 器件特性 (80 引脚器件)

特性	PIC18F86J72	PIC18F87J72
工作频率	DC – 48 MHz	
程序存储器 (字节)	64K	128K
程序存储器 (指令)	32,768	65,536
数据存储器 (字节)	3,923	3,923
中断源	29	
I/O 端口	端口 A、B、C、D、E、F 和 G	
LCD 驱动器 (可以驱动的像素数量)	132 (33 个 SEG x 4 个 COM)	
定时器	4	
比较器	2	
CTMU	有	
RTCC	有	
捕捉 / 比较 / PWM 模块	2	
串行通信	MSSP、可寻址的 USART 和增强型 USART	
12 位模数转换模块	12 路输入通道	
双通道 24 位模拟前端	有	
复位 (和延时)	POR、BOR、RESET 指令、堆栈满、堆栈下溢、MCLR 和 WDT (PWRT 和 OST)	
指令集	75 条指令，使能扩展指令集后总共为 83 条指令	
封装	80 引脚 TQFP	

PIC18F87J72 系列

图 1-1: PIC18F8XJ72 (80 引脚) 框图




表 1-2: PIC18F8XJ72 I/O 引脚说明

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
MCLR	9	I	ST	主复位（输入）或编程电压（输入）。此引脚为低电平有效的器件复位输入端。
OSC1/CLKI/RA7 OSC1 CLKI RA7	48	I I I/O	CMOS CMOS TTL	晶振或外部时钟输入。 晶振输入。 外部时钟源输入。总是与 OSC1 引脚功能相关联。（见相关的 OSC1/CLKI 和 OSC2/CLKO 引脚信息。） 通用 I/O 引脚。
OSC2/CLKO/RA6 OSC2 CLKO RA6	49	O O I/O	— — TTL	晶振或时钟输出。 晶振输出。在晶振模式下，该引脚与晶振或谐振器相连。 在 EC 模式下，OSC2 引脚输出 CLKO 信号，其频率是 OSC1 引脚上信号频率的 1/4，该频率等于指令周期的倒数。 通用 I/O 引脚。
RA0/AN0 RA0 AN0	31	I/O I	TTL Analog	PORTA 是双向 I/O 端口。 数字 I/O。 模拟输入 0。
RA1/AN1/SEG18 RA1 AN1 SEG18	30	I/O I O	TTL Analog Analog	数字 I/O。 模拟输入 1。 LCD 的 SEG18 输出。
RA2/AN2/VREF- RA2 AN2 VREF-	27	I/O I I	TTL Analog Analog	数字 I/O。 模拟输入 2。 A/D 参考电压（低电压）输入。
RA3/AN3/VREF+ RA3 AN3 VREF+	25	I/O I I	TTL Analog Analog	数字 I/O。 模拟输入 3。 A/D 参考电压（高电压）输入。
RA4/T0CKI/SEG14 RA4 T0CKI SEG14	34	I/O I O	ST ST Analog	数字 I/O。 Timer0 外部时钟输入。 LCD 的 SEG14 输出。
RA5/AN4/SEG15 RA5 AN4 SEG15	33	I/O I O	TTL Analog Analog	数字 I/O。 模拟输入 4。 LCD 的 SEG15 输出。
RA6				见 OSC2/CLKO/RA6 引脚信息。
RA7				见 OSC1/CLKI/RA7 引脚信息。

图注:

TTL	= TTL 兼容输入	CMOS	= CMOS 兼容输入或输出
ST	= 带 CMOS 电平的施密特触发器输入	Analog	= 模拟输入
I2C	= I ² C/SMBus 兼容输入	OD	= 漏极开路 (没有 P 二极管连接到 V _{DD})
I	= 输入	O	= 输出
P	= 电源		

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。
2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

PIC18F87J72 系列

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
RB0/INT0/SEG30 RB0 INT0 SEG30	57	I/O I O	TTL ST Analog	PORTB 是双向 I/O 端口。PORTB 的所有输入端都可软件编程为内部弱上拉。 数字 I/O。 外部中断 0。 LCD 的 SEG30 输出。
RB1/INT1/SEG8 RB1 INT1 SEG8	56	I/O I O	TTL ST Analog	数字 I/O。 外部中断 1。 LCD 的 SEG8 输出。
RB2/INT2/SEG9/ CTED1 RB2 INT2 CTED1 SEG9	55	I/O I I O	TTL ST ST Analog	数字 I/O。 外部中断 2。 CTMU 边沿 1 输入。 LCD 的 SEG9 输出。
RB3/INT3/SEG10/ CTED2 RB3 INT3 SEG10 CTED2	54	I/O I O I	TTL ST Analog ST	数字 I/O。 外部中断 3。 LCD 的 SEG10 输出。 CTMU 边沿 2 输入。
RB4/KBI0/SEG11 RB4 KBI0 SEG11	53	I/O I O	TTL TTL Analog	数字 I/O。 电平变化中断引脚。 LCD 的 SEG11 输出。
RB5/KBI1/SEG29 RB5 KBI1 SEG29	52	I/O I O	TTL TTL Analog	数字 I/O。 电平变化中断引脚。 LCD 的 SEG29 输出。
RB6/KBI2/PGC RB6 KBI2 PGC	51	I/O I I/O	TTL TTL ST	数字 I/O。 电平变化中断引脚。 在线调试器和 ICSP™ 编程时钟引脚。
RB7/KBI3/PGD RB7 KBI3 PGD	46	I/O I I/O	TTL TTL ST	数字 I/O。 电平变化中断引脚。 在线调试器和 ICSP 编程数据引脚。

图注:

TTL = TTL 兼容输入
ST = 带 CMOS 电平的施密特触发器输入
I2C = I²C/SMBus 兼容输入
I = 输入
P = 电源

CMOS = CMOS 兼容输入或输出
Analog = 模拟输入
OD = 漏极开路 (没有 P 二极管连接到 VDD)
O = 输出

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。
2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
RC0/T1OSO/T13CKI RC0 T1OSO T13CKI	37	I/O O I	ST — ST	PORTC 是双向 I/O 端口。 数字 I/O。 Timer1 振荡器输出。 Timer1/Timer3 外部时钟输入。
RC1/T1OSI/CCP2/ SEG32 RC1 T1OSI CCP2 ⁽¹⁾ SEG32	35	I/O I I/O O	ST CMOS ST Analog	数字 I/O。 Timer1 振荡器输入。 捕捉 2 输入 / 比较 2 输出 / PWM2 输出。 LCD 的 SEG32 输出。
RC2/CCP1/SEG13 RC2 CCP1 SEG13	42	I/O I/O O	ST ST Analog	数字 I/O。 捕捉 1 输入 / 比较 1 输出 / PWM1 输出。 LCD 的 SEG13 输出。
RC3/SCK/SCL/SEG17 RC3 SCK SCL SEG17	43	I/O I/O I/O O	ST ST I2C Analog	数字 I/O。 SPI 模式的同步串行时钟输入 / 输出。 I ² C™ 模式的同步串行时钟输入 / 输出。 LCD 的 SEG17 输出。
RC4/SDI/SDA/SEG16 RC4 SDI SDA SEG16	44	I/O I I/O O	ST ST I2C Analog	数字 I/O。 SPI 数据输入。 I ² C 数据 I/O。 LCD 的 SEG16 输出。
RC5/SDO/SEG12 RC5 SDO SEG12	45	I/O O O	ST — Analog	数字 I/O。 SPI 数据输出。 LCD 的 SEG12 输出。
RC6/TX1/CK1/SEG27 RC6 TX1 CK1 SEG27	38	I/O O I/O O	ST — ST Analog	数字 I/O。 EUSART 异步发送。 EUSART 同步时钟 (见相关的 RX1/DT1 引脚信息)。 LCD 的 SEG27 输出。
RC7/RX1/DT1/SEG28 RC7 RX1 DT1 SEG28	39	I/O I I/O O	ST ST ST Analog	数字 I/O。 EUSART 异步接收。 EUSART 同步数据 (见相关的 TX1/CK1 引脚信息)。 LCD 的 SEG28 输出。

图注: TTL = TTL 兼容输入
 ST = 带 CMOS 电平的施密特触发器输入
 I2C = I²C/SMBus 兼容输入
 I = 输入
 P = 电源
 CMOS = CMOS 兼容输入或输出
 Analog = 模拟输入
 OD = 漏极开路 (没有 P 二极管连接到 VDD)
 O = 输出

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。
 2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

PIC18F87J72 系列

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
PORTD 是双向 I/O 端口。				
RD0/SEG0/CTPLS RD0 SEG0 CTPLS	73	I/O O O	ST Analog —	数字 I/O。 LCD 的 SEG0 输出。 CTMU 脉冲发生器输出。
RD1/SEG1 RD1 SEG1	68	I/O O	ST Analog	数字 I/O。 LCD 的 SEG1 输出。
RD2/SEG2 RD2 SEG2	67	I/O O	ST Analog	数字 I/O。 LCD 的 SEG2 输出。
RD3/SEG3 RD3 SEG3	66	I/O O	ST Analog	数字 I/O。 LCD 的 SEG3 输出。
RD4/SEG4 RD4 SEG4	65	I/O O	ST Analog	数字 I/O。 LCD 的 SEG4 输出。
RD5/SEG5 RD5 SEG5	63	I/O O	ST Analog	数字 I/O。 LCD 的 SEG5 输出。
RD6/SEG6 RD6 SEG6	62	I/O O	ST Analog	数字 I/O。 LCD 的 SEG6 输出。
RD7/SEG7 RD7 SEG7	61	I/O O	ST Analog	数字 I/O。 LCD 的 SEG7 输出。

图注:

TTL = TTL 兼容输入

ST = 带 CMOS 电平的施密特触发器输入

I2C = I²C/SMBus 兼容输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

OD = 漏极开路 (没有 P 二极管连接到 VDD)

O = 输出

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。
2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
RE0/LCDBIAS1 RE0 LCDBIAS1	4	I/O I	ST Analog	PORTE 是双向 I/O 端口。 数字 I/O。 LCD 的 BIAS1 输入。
RE1/LCDBIAS2 RE1 LCDBIAS2	3	I/O I	ST Analog	数字 I/O。 LCD 的 BIAS2 输入。
RE2/LCDBIAS3 RE2 LCDBIAS3	80	I/O I	ST Analog	数字 I/O。 LCD 的 BIAS3 输入。
RE3/COM0 RE3 COM0	79	I/O O	ST Analog	数字 I/O。 LCD 的 COM0 输出。
RE4/COM1 RE4 COM1	78	I/O O	ST Analog	数字 I/O。 LCD 的 COM1 输出。
RE5/COM2 RE5 COM2	77	I/O O	ST Analog	数字 I/O。 LCD 的 COM2 输出。
RE6/COM3 RE6 COM3	76	I/O O	ST Analog	数字 I/O。 LCD 的 COM3 输出。
RE7/CCP2/SEG31 RE7 CCP2 ⁽²⁾ SEG31	75	I/O I/O O	ST ST Analog	数字 I/O。 捕捉 2 输入 / 比较 2 输出 / PWM2 输出。 LCD 的 SEG31 输出。

图注: TTL = TTL 兼容输入

CMOS = CMOS 兼容输入或输出

ST = 帶 CMOS 電平的施密特觸發器輸入

Analog = 模拟输入

I2C = I²C/SMBus 兼容输入

OD = 漏极开路 (没有 P 二极管连接到 V_{DD})

 $I = \text{输入}$

0 = 输出

P = 电源

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。

2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

PIC18F87J72 系列

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
RF1/AN6/C2OUT/ SEG19	21	I/O I O O	ST Analog — Analog	PORTF 是双向 I/O 端口。 数字 I/O。 模拟输入 6。 比较器 2 输出。 LCD 的 SEG19 输出。
RF2/AN7/C1OUT/ SEG20	18	I/O I O O	ST Analog — Analog	数字 I/O。 模拟输入 7。 比较器 1 输出。 LCD 的 SEG20 输出。
RF3/AN8/SEG21/ C2INB	17	I/O I O I	ST Analog Analog Analog	数字 I/O。 模拟输入 8。 LCD 的 SEG21 输出。 比较器 2 的输入 B。
RF4/AN9/SEG22/ C2INA	16	I/O I O I	ST Analog Analog Analog	数字 I/O。 模拟输入 9。 LCD 的 SEG22 输出。 比较器 2 的输入 A。
RF5/AN10/CVREF/ SEG23/C1INB	15	I/O I O O I	ST Analog Analog Analog Analog	数字 I/O。 模拟输入 10。 比较器参考电压输出。 LCD 的 SEG23 输出。 比较器 1 的输入 B。
RF6/AN11/SEG24/ C1INA	14	I/O I O I	ST Analog Analog Analog	数字 I/O。 模拟输入 11。 LCD 的 SEG24 输出。 比较器 1 的输入 A。
RF7/AN5/ $\overline{SS}$ /SEG25	13	I/O O I O	ST Analog TTL Analog	数字 I/O。 模拟输入 5。 SPI 从选择输入。 LCD 的 SEG25 输出。

图注: TTL = TTL 兼容输入
ST = 带 CMOS 电平的施密特触发器输入
I²C = I²C/SMBus 兼容输入
I = 输入
P = 电源
CMOS = CMOS 兼容输入或输出
Analog = 模拟输入
OD = 漏极开路 (没有 P 二极管连接到 VDD)
O = 输出

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。
2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
RG0/LCDBIAS0 RG0 LCDBIAS0	5	I/O I	ST Analog	PORTG 是双向 I/O 端口。 数字 I/O。 LCD 的 BIAS0 输入。
RG1/TX2/CK2 RG1 TX2 CK2	6	I/O O I/O	ST — ST	数字 I/O。 AUSART 异步发送。 AUSART 同步时钟（见相关的 RX2/DT2 引脚信息）。
RG2/RX2/DT2/VLCAP1 RG2 RX2 DT2 VLCAP1	7	I/O I I/O I	ST ST ST Analog	数字 I/O。 AUSART 异步接收。 AUSART 同步数据（见相关的 TX2/CK2 引脚信息）。 LCD 电荷泵电容输入。
RG3/VLCAP2 RG3 VLCAP2	8	I/O I	ST Analog	数字 I/O。 LCD 电荷泵电容输入。
RG4/SEG26/RTCC RG4 SEG26 RTCC	10	I/O O O	ST Analog —	数字 I/O。 LCD 的 SEG26 输出。 RTCC 输出。
VSS	11,32,50, 71	P	—	逻辑和 I/O 引脚的参考地。
VDD	47, 72	P	—	逻辑和 I/O 引脚的正电源。
AVSS	24	P	—	模拟模块的参考地。
AVDD	23	P	—	模拟模块的正电源。
ENVREG	22	I	ST	使能片上稳压器。
VDDCORE/VCAP VDDCORE VCAP	12	P P	— —	内核逻辑电源或外部滤波电容连接。 单片机内核逻辑的正电源（禁止稳压器）。 外部滤波电容连接（使能稳压器）。

图注:	TTL = TTL 兼容输入	CMOS = CMOS 兼容输入或输出
	ST = 带 CMOS 电平的施密特触发器输入	Analog = 模拟输入
	I2C = I ² C/SMBus 兼容输入	OD = 漏极开路 (没有 P 二极管连接到 V _{DD})
	I = 输入	O = 输出
	P = 电源	

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。
2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

PIC18F87J72 系列

表 1-2: PIC18F8XJ72 I/O 引脚说明 (续)

引脚名称	引脚编号	引脚类型	缓冲器类型	说明
	TQFP			
RESET	69	I	ST	AFE 主复位逻辑输入引脚。
SVDD	70	P	—	AFE 数字电源引脚。
SAVDD	74	P	—	AFE 模拟电源参考引脚。
CH0+	1	I	Analog	通道 0 的同相模拟输入引脚。
CH0-	2	I	Analog	通道 0 的反相模拟输入引脚。
CH1-	19	I	Analog	通道 1 的反相模拟输入引脚。
CH1+	20	I	Analog	通道 1 的同相模拟输入引脚。
SAVss	26	P	—	AFE 模拟地引脚 (模拟电路的回路)。
REFIN+/OUT REFIN+ REFOUT	28	I O	Analog Analog	AFE 同相参考电压输入。 内部参考电压输出引脚。
REFIN-	29	I	Analog	反相参考电压输入引脚。
SVss	36	P	—	AFE 数字地引脚 (数字电路的回路)。
DR	40		—	AFE 数据就绪信号输出引脚。
CLKIA	41	I	CMOS	AFE 晶振连接引脚或外部时钟输入引脚。
CSA	58	I	TTL	AFE 串行接口片选引脚。
SCKA	59	I	TTL	AFE 串行接口时钟引脚。
SDOA	60	O	TTL	AFE 串行接口数据输出引脚。
SDIA	64	I	TTL	AFE 串行接口数据输入引脚。

图注:

TTL = TTL 兼容输入
ST = 带 CMOS 电平的施密特触发器输入
I2C = I²C/SMBus 兼容输入
I = 输入
P = 电源

CMOS = CMOS 兼容输入或输出
Analog = 模拟输入
OD = 漏极开路 (没有 P 二极管连接到 VDD)
O = 输出

注

1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。

2: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

2.0 PIC18FJ 单片机入门指南

2.1 基本连接要求

在开始使用 PIC18F87J72 系列 8 位单片机进行开发之前，需要注意最低限度的器件引脚连接要求。

必须始终连接以下引脚：

- 所有 VDD 和 VSS 引脚
(见第 2.2 节 “电源引脚”)
- 所有 AVDD 和 AVSS 引脚 (不论是否使用模拟器件功能)
(见第 2.2 节 “电源引脚”)
- MCLR 引脚
(见第 2.3 节 “主复位 (MCLR) 引脚”)
- ENVREG (如果已实现) 和 VCAP/VDDCORE 引脚
(见第 2.4 节 “稳压器引脚 (ENVREG 和 VCAP/VDDCORE) ”)

如果在最终应用中使用了以下引脚，则也必须连接它们：

- PGC/PGD 引脚，用于进行在线串行编程 (ICSP™) 和调试 (见第 2.5 节 “ICSP 引脚”)
- OSCI 和 OSCO 引脚 (使用外部振荡器源时)
(见第 2.6 节 “外部振荡器引脚”)


此外，可能还需要连接以下引脚：

- VREF+/VREF- 引脚 (在实现模拟模块的外部参考电压时使用)

注： 不论是否使用任何模拟模块，都必须始终连接 AVDD 和 AVSS 引脚。

图 2-1 中显示了最低限度的连接要求。

图 2-1: 建议的最低限度连接



PIC18F87J72 系列

2.2 电源引脚

2.2.1 去耦电容

需要在每对电源引脚（例如，VDD/VSS 和 AVDD/AVSS）上使用去耦电容。

使用去耦电容时，需要考虑以下标准：

- **电容的类型和电容值：**建议使用参数为 $0.1\ \mu\text{F}$ （ $100\ \text{nF}$ ）、 $10\text{-}20\text{V}$ 的电容。该电容应具有低 ESR，谐振频率为 $200\ \text{MHz}$ 或更高。建议使用陶瓷电容。
- **在印刷电路板上的放置：**去耦电容应尽可能靠近引脚。建议将电容与器件放置在电路板的同一层。如果空间受到限制，可以使用过孔将电容放置在 PCB 的另一层，但请确保从引脚到电容的走线长度不超出 0.25 英寸（ 6 毫米）。
- **高频噪声处理：**如果电路板遇到高频噪声（频率高于数十 MHz ），则另外添加一个陶瓷电容，与上述去耦电容并联。第二个电容的电容值可以介于 $0.001\ \mu\text{F}$ 至 $0.01\ \mu\text{F}$ 之间。请将第二个电容放置在靠近每个主去耦电容的位置。在高速电路设计中，需要考虑尽可能靠近电源和接地引脚放置一对这样的电容（例如， $0.1\ \mu\text{F}$ 电容与 $0.001\ \mu\text{F}$ 电容并联构成一对）。
- **最大程度提高性能：**对于从电源电路开始的电路板布线，需要将电源和返回走线先连接到去耦电容，然后再与器件引脚连接。这可以确保去耦电容是电源链中的第一个元件。同等重要的是尽可能减小电容和电源引脚之间的走线长度，从而降低 PCB 走线电感。

2.2.2 槽路电容

对于电源走线长度超出 6 英寸的电路板，建议对集成电路（包括单片机）使用槽路电容来提供本地电源。槽路电容的电容值应根据连接电源与器件的走线电阻和应用中器件的最大电流确定。也就是说，选择的槽路电容需要满足器件的可接受电压骤降要求。典型值的范围为 $4.7\ \mu\text{F}$ 至 $47\ \mu\text{F}$ 。


2.3 主复位（MCLR）引脚

MCLR 引脚提供两种特定的器件功能：器件复位，以及器件编程和调试。如果最终应用中不需要进行编程和调试，则只需直接连接 VDD 即可。添加其他元件有助于提高应用抵抗由于电压骤降导致意外复位的能力。图 2-1 给出了一种典型配置。根据应用的需求，还可以实现其他电路设计。

在编程和调试过程中，必须考虑到引脚上可能会增加的电阻和电容。器件编程器和调试器会驱动 MCLR 引脚。因此，特定电平（ V_{IH} 和 V_{IL} ）和快速信号跳变一定不能受到不利影响。所以，需要根据应用和 PCB 需求来调整 R1 和 C1 的具体值。例如，在编程和调试操作期间，建议通过使用跳线将电容 C1 与 MCLR 引脚隔离（图 2-2）。对于正常的运行时操作，可以将跳线放回原处。

与 MCLR 引脚关联的所有元件都应放置在距离该引脚 0.25 英寸（ 6 毫米）的范围内。

图 2-2: MCLR 引脚连接示例



2.4 稳压器引脚（ENVREG 和 VCAP/VDDCORE）

片上稳压器使能引脚 ENVREG 必须总是直接连接到供电电压或接地。将 ENVREG 连接到 VDD 会使能稳压器，而将它接地则会禁止稳压器。关于连接和使用片上稳压器的详细信息，请参见第 26.3 节“片上稳压器”。

使能稳压器时，需要在 VCAP/VDDCORE 引脚上使用低 ESR ($< 5\Omega$) 电容，以稳定稳压器的输出电压。VCAP/VDDCORE 引脚一定不能与 VDD 连接，并且必须使用 $10\mu\text{F}$ 的电容接地。可以使用陶瓷电容或钽电容。一个合适的示例就是 Murata GRM21BF50J106ZE01 ($10\mu\text{F}$, 6.3V)，或等效电容。设计人员可以根据图 2-3 来评估候选器件的 ESR 等效值。

建议走线长度不要超出 0.25 英寸（6 毫米）。更多信息，请参见第 29.0 节“电气特性”。

禁止稳压器时，VCAP/VDDCORE 引脚必须与电压为 VDDCORE 的电源连接。关于 VDD 和 VDDCORE 的信息，请参见第 29.0 节“电气特性”。

请注意，一些低引脚数 PIC18FJ 器件（例如，PIC18LF45J10）的“LF”版本没有 ENVREG 引脚。这些器件上的稳压器会被永久性禁止；必须总是在 VDDCORE 引脚上为它们提供供电电压。

2.5 ICSP 引脚


PGC 和 PGD 引脚用于进行在线串行编程（ICSP™）和调试。建议尽可能减小 ICSP 连接器与器件 ICSP 引脚之间的走线长度。如果 ICSP 连接器会遇到 ESD 事件，则建议添加一个串联电阻，电阻值为几十欧姆，不要超出 100Ω 。

建议不要在 PGC 和 PGD 引脚上连接上拉电阻、串联二极管和电容，因为它们会影响与器件的编程器 / 调试器通信。如果应用需要此类分立元件，则在编程和调试期间应将它们从电路中去掉。或者，请参见相应器件闪存编程规范中的交流 / 直流特性与时序要求信息，了解关于容性负载限制、引脚输入高电压（ V_{IH} ）和输入低电压（ V_{IL} ）要求的信息。

对于器件仿真，请确保给器件编程的“通信通道选择”（即，PGCx/PGDx 引脚）符合 ICSP 到 Microchip 调试器 / 仿真器工具的物理连接。

关于可用的 Microchip 开发工具连接要求的更多信息，请参见第 28.0 节“开发支持”。

图 2-3: 建议的 VCAP 的频率与 ESR 性能



2.6 外部振荡器引脚

许多单片机都有至少两个振荡器可供选择：高频主振荡器和低频辅助振荡器（详情请参见第 3.0 节“振荡器配置”）。

振荡器电路与器件应放置在电路板的同一层。请将振荡器电路放置在靠近相应振荡器引脚的位置，电路元件与引脚之间的距离不要超出 0.5 英寸（12 毫米）。负载电容应靠近振荡器本身，位于电路板的同一层。

请在振荡器电路周围使用接地灌铜区，以将其与周围电路隔离。接地灌铜区应与 MCU 地直接连接。不要在接地灌铜区内安排任何信号走线或电源走线。此外，如果使用双面电路板，请避免在电路板上晶振所在位置的背面有任何走线。

图 2-4 给出了一些布线建议。直插式封装可以采用可完全容纳振荡器引脚的单面布线来处理。对于引脚排列紧密的器件，单面布局则可能无法始终完全地容纳所有引脚和元件。一种适合的解决方案是将含有保护走线的部分连接到反面的接地层。在所有情形中，保护走线都必须回接到地。

在规划应用的走线和 I/O 分配时，需要确保相邻端口引脚和其他邻近振荡器的信号是无害的（即，无高频、无短暂上升和下降时间，以及无其他类似噪声）。


关于振荡器电路的其他信息和设计指南，请参见 Microchip 公司网站（www.microchip.com）上提供的以下应用笔记：

- AN826, “Crystal Oscillator Basics and Crystal Selection for rfPIC® and PIC® Devices”
- AN849, “Basic PIC® Oscillator Design”
- AN943, “Practical PIC® Oscillator Analysis and Design”
- AN949, “Making Your Oscillator Work”

2.7 未用 I/O

未用 I/O 引脚应配置为输出，并驱动为逻辑低电平状态。或者，将未用引脚通过一个 1 kΩ 至 10 kΩ 的电阻与 Vss 连接，并将输出驱动为逻辑低电平。

图 2-4: 振荡器电路的建议布线方式



3.0 振荡器配置

3.1 振荡器类型

PIC18F87J72 系列器件可以在 8 种不同的振荡器模式下工作：


1. ECPLL OSC1/OSC2 作为主振荡器；使能 PLL 的 ECPLL 振荡器，RA6 用作 CLKO 引脚
2. EC OSC1/OSC2 作为主振荡器；带 Fosc/4 输出的外部时钟
3. HSPLL OSC1/OSC2 作为主振荡器；带软件 PLL 控制的高速晶振 / 谐振器
4. HS OSC1/OSC2 作为主振荡器；高速晶振 / 谐振器
5. INTPLL1 带软件 PLL 控制的内部振荡器模块，RA6 引脚输出 Fosc/4 信号，RA7 用作 I/O 引脚
6. INTIO1 内部振荡器模块，RA6 引脚输出 Fosc/4 信号，RA7 用作 I/O 引脚
7. INTPLL2 带软件 PLL 控制的内部振荡器模块，RA6 和 RA7 均用作 I/O 引脚
8. INTIO2 内部振荡器模块，RA6 和 RA7 均用作 I/O 引脚

用户可以通过编程 FOSC<2:0> 配置位来选择所有这些模式。

此外，PIC18F87J72 系列器件可以在软件控制下或在某些条件下自动在不同时钟源之间进行切换。通过实时管理器件时钟速度而无需复位应用，进一步节省了功耗。

图 3-1 显示了 PIC18F87J72 系列器件的时钟源。

图 3-1: PIC18F87J72 系列时钟框图



PIC18F87J72 系列

3.2 控制寄存器

OSCCON 寄存器（寄存器 3-1）控制器件时钟操作的主要方面。它选择要使用的振荡器类型、要调用的功耗管理模式以及 INTOSC 时钟源的输出频率。它还提供振荡器的状态。

OSCTUNE 寄存器（寄存器 3-2）控制内部振荡器模块的调节和操作。它还实现了 PLEN 位，该位用于控制锁相环（PLL）的操作（见第 3.4.3 节“PLL 倍频器”）。

寄存器 3-1: OSCCON: 振荡器控制寄存器⁽¹⁾

R/W-0	R/W-1	R/W-1	R/W-0	R ⁽²⁾	R-0	R/W-0	R/W-0
IDLEN	IRCF2 ⁽³⁾	IRCF1 ⁽³⁾	IRCF0 ⁽³⁾	OSTS	IOFS	SCS1 ⁽⁵⁾	SCS0 ⁽⁵⁾
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	IDLEN: 空闲使能位 1 = 执行 SLEEP 指令后器件进入空闲模式 0 = 执行 SLEEP 指令后器件进入休眠模式
bit 6-4	IRCF<2:0>: INTOSC 时钟源频率选择位 ⁽³⁾ 111 = 8 MHz（由 INTOSC 直接驱动时钟） 110 = 4 MHz（默认值） 101 = 2 MHz 100 = 1 MHz 011 = 500 kHz 010 = 250 kHz 001 = 125 kHz 000 = 31 kHz（来自 INTOSC/256 或 INTRC） ⁽⁴⁾
bit 3	OSTS: 振荡器起振定时器延时状态位 ⁽²⁾ 1 = 振荡器起振定时器（Oscillator Start-up Timer, OST）延时已结束；主振荡器正在运行 0 = 振荡器起振定时器（OST）正在延时；主振荡器尚未就绪
bit 2	IOFS: INTOSC 频率稳定位 1 = 快速 RC 振荡器频率稳定 0 = 快速 RC 振荡器频率不稳定
bit 1-0	SCS<1:0>: 系统时钟选择位 ⁽⁵⁾ 11 = 内部振荡器模块 10 = 主振荡器 01 = Timer1 振荡器 00 = 默认主振荡器（由 FOSC<2:0> 配置位定义）

- 注
- 1: 默认（传统）SFR 位于此地址；当 WDTCON<4> = 0 时可用。

2: 复位状态取决于 IESO 配置位的状态。

3: 如果由内部振荡器提供器件时钟，修改这些位将导致立即进行时钟频率切换。

4: 时钟源由 INTSRC 位（OSCTUNE<7>）选择，请参见上文。

5: 修改这些位将导致立即进行时钟源切换。

寄存器 3-2: OSCTUNE: 振荡器调节寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
INTSRC	PLLEN	TUN5	TUN4	TUN3	TUN2	TUN1	TUN0
bit 7							bit 0

图注:							
R = 可读位		W = 可写位		U = 未实现位, 读为 0			
-n = POR 时的值		1 = 置 1		0 = 清零		x = 未知	

bit 7	INTSRC: 内部振荡器低频时钟源选择位 1 = 来自 8 MHz INTOSC 时钟源的 31.25 kHz 器件时钟 (使能 256 分频) 0 = 来自 INTRC 31 kHz 振荡器的 31 kHz 器件时钟
bit 6	PLLEN: 倍频器 PLL 使能位 1 = 使能 PLL 0 = 禁止 PLL
bit 5-0	TUN<5:0>: 快速 RC 振荡器 (INTOSC) 频率调节位 011111 = 最高频率 . . . 000001 000000 = 中心频率。快速 RC 振荡器运行在经过校准的频率下。 111111 . . 100000 = 最低频率

3.3 时钟源与振荡器切换

基本上, PIC18F87J72 系列器件都有三种独立的时钟源:

- 主振荡器
- 辅助振荡器
- 内部振荡器

主振荡器可认为是主要的器件振荡器。这些是指与 OSC1 和 OSC2 引脚连接的任何外部振荡器, 包括外部晶振和谐振器模式以及外部时钟模式。如果通过 FOSC<2:0> 配置位选择, 则内部振荡器模块 (31 kHz INTRC 或 8 MHz INTOSC 时钟源) 可认为是主振荡器。特定的模式由 FOSC 配置位定义。这些模式的详细信息将在第 3.4 节 “外部振荡器模式” 中进行介绍。

辅助振荡器是指那些不与 OSC1 或 OSC2 引脚连接的外部时钟源。即使在控制器处于功耗管理模式时, 这些时

钟源仍可继续工作。PIC18F87J72 系列器件将 Timer1 振荡器作为辅助振荡器源。此振荡器 (在所有功耗管理模式) 通常是实时时钟 (Real-Time Clock, RTC) 等功能的时基。将在第 12.0 节 “Timer1 模块” 中详细讨论 Timer1 振荡器。

除了在某些情况下作为主时钟源之外, **内部振荡器**还可以作为功耗管理模式的时钟源。INTRC 时钟源也可作为几种特殊功能部件 (如 WDT 和故障保护时钟监视器) 的时钟源。在第 3.5 节 “内部振荡器模块” 中对内部振荡器模块进行了更详细的讨论。

PIC18F87J72 系列包含了允许器件时钟源从主振荡器 (由器件配置选择) 切换到备用时钟源之一的功能。当使能备用时钟源时, 可以使用多种功耗管理工作模式。

3.3.1 时钟源选择

系统时钟选择位 **SCS<1:0>** (**OSCCON<1:0>**) 用于选择时钟源。可用的时钟源包括主时钟 (由 **FOSC<2:0>** 配置位定义)、辅助时钟 (**Timer1** 振荡器) 和内部振荡器。在写入一个或多个位之后, 接着是一段很短的时钟转换间隔, 然后时钟源会改变。

OSTS (**OSCCON<3>**) 和 **T1RUN** (**T1CON<6>**) 位用于指示当前提供器件时钟的是哪个时钟源。**OSTS** 位用于指示振荡器起振定时器 (**OST**) 是否已超时, 以及是否由主时钟在主时钟模式下提供器件时钟。**T1RUN** 位用于指示 **Timer1** 振荡器何时在辅助时钟模式下提供器件时钟。在功耗管理模式, 任意时刻这些位中只有一位会置 **1**。如果这些位都没有置 **1**, 则表明当前时钟源是 **INTRC**, 或内部振荡器刚刚起振且尚未稳定。

IDLEN 位决定当执行 **SLEEP** 指令时器件是进入休眠模式还是某种空闲模式。

第 4.0 节 “功耗管理模式” 更详细地讨论了 **OSCCON** 寄存器中标志位和控制位的使用。

- 注 1:** 要选择辅助时钟源, 必须使能 **Timer1** 振荡器。可通过将 **Timer1** 控制寄存器中的 **T1OSCEN** 位 (**T1CON<3>**) 置 **1** 来使能 **Timer1** 振荡器。如果未使能 **Timer1** 振荡器, 则在执行 **SLEEP** 指令时选择辅助时钟源的任何尝试都会被忽略。

2: 建议在 **Timer1** 振荡器稳定工作之后再执行 **SLEEP** 指令, 否则在 **Timer1** 振荡器起振时可能会发生很长的延时。

3.3.1.1 系统时钟选择和器件复位

发生所有形式的复位时 **SCS** 位都会被清零, 这意味着 **FOSC<2:0>** 配置位定义的主振荡器用作器件复位时的主时钟源。它可以是内部振荡器模块自身, 也可以是其他主时钟源 (**HS**、**EC**、**HSPLL**、**ECPLL1/2** 或 **INTPLL1/2**) 之一。

在内部振荡器模块 (不带 **PLL**) 作为复位时默认时钟的情况下, 快速 **RC** 振荡器 (**INTOSC**) 将被用作器件时钟源。它起振后的频率为 **1 MHz**, 对应于 **IRCF<2:0>** 位复位值 (**100**) 的后分频比选择。

不管选择了哪个主振荡器, **INTRC** 总是会在器件上电时被使能。它将作为时钟源直到器件已从存储器中装入了其配置值。此时 **FOSC** 配置位被读取并选择了振荡器的工作模式。

请注意, 主时钟源或内部振荡器在任意给定时间都将有两种可能的 **SCS<1:0>** 位设置选项。

3.3.2 振荡器转换

PIC18F87J72 系列器件包含在时钟源切换时防止时钟产生 “毛刺” 的电路。在切换时钟时, 器件时钟会有短暂的停顿。该停顿的时间长度是旧时钟源的两个周期与新时钟源的三到四个周期的和。此公式假设新时钟源是稳定的。

第 4.1.2 节 “进入功耗管理模式” 详细讨论了时钟转换。

3.4 外部振荡器模式

3.4.1 晶振 / 陶瓷谐振器（HS 模式）

在 HS 或 HSPLL 振荡器模式下，将晶振或陶瓷谐振器连接在 OSC1 和 OSC2 引脚之间来产生振荡信号。图 3-2 显示了引脚连接方式。

振荡器的设计要求使用平行切割的晶体。

注： 使用顺序切割的晶体，可能会使振荡器产生的频率超出晶体制造商所给的规范。

表 3-1: 陶瓷谐振器的电容选择

使用的典型电容值:			
模式	频率	OSC1	OSC2
HS	8.0 MHz	27 pF	27 pF
	16.0 MHz	22 pF	22 pF

上述电容值仅供设计参考。

要达到理想的振荡器工作状态，可能需要不同的电容值。用户应在应用要求的 VDD 和温度范围内测试振荡器的性能。请参见以下应用笔记以获取振荡器的相关信息：

- AN588, “PIC® Microcontroller Oscillator Design Guide ”
- AN826, “Crystal Oscillator Basics and Crystal Selection for rfPIC® and PIC® Devices ”
- AN849, “Basic PIC® Oscillator Design ”
- AN943, “Practical PIC® Oscillator Analysis and Design ”
- AN949, “Making Your Oscillator Work ”

更多信息，请参见表 3-2 下方的“注”。

表 3-2: 晶振的电容选择

振荡器类型	晶振频率	已测试的典型电容值:	
		C1	C2
HS	4 MHz	27 pF	27 pF
	8 MHz	22 pF	22 pF
	20 MHz	15 pF	15 pF

上述电容值仅供设计参考。

要达到理想的振荡器工作状态，可能需要不同的电容值。用户应在应用要求的 VDD 和温度范围内测试振荡器的性能。

请参见表 3-1 中列出的 Microchip 应用笔记以获取振荡器的相关信息。更多信息，请参见本表下方的“注”。

注


1: 电容值越大，振荡器的稳定性越高，但同时起振时间也越长。

2: 因为每种谐振器 / 晶振都有其自身特性，用户应当向谐振器 / 晶振制造商咨询外部元件的适当值。

3: 可能需要使用电阻 Rs 以避免对低驱动规格的晶体造成过驱动。

4: 应始终验证振荡器在应用要求的 VDD 和温度范围内的性能。

图 3-2: 晶振 / 陶瓷谐振器工作原理 (HS 或 HSPLL 配置)




PIC18F87J72 系列

3.4.2 外部时钟输入（EC 模式）

EC 和 ECPLL 振荡器模式要求 OSC1 引脚与一个外部时钟源相连。在上电复位后或从休眠模式退出后，不需要振荡器起振时间。


在 EC 振荡器模式下，由 OSC2 引脚输出振荡器频率的 4 分频信号。此信号可用于测试或同步其他逻辑。图 3-3 显示了 EC 振荡器模式的引脚连接方式。

图 3-3: 外部时钟输入工作原理 (EC 配置)



如图 3-4 所示，在 HS 模式下，OSC1 引脚也可以连接外部时钟源。在此配置中，OSC2 上无法得到 4 分频输出信号。此配置中的电流消耗稍高于 EC 模式，因为内部振荡器的反馈电路将被使能（在 EC 模式下，反馈电路被禁止）。

图 3-4: 外部时钟输入工作原理 (HS 振荡器配置)



3.4.3 PLL 倍频器


如果用户希望使用较低频率振荡器电路或通过晶振将器件时钟频率调节至其最高额定频率，可以选择使用锁相环（PLL）电路。对于担心高频晶振引起 EMI 或需要内部振荡器提供高速时钟的用户而言，这样做可能有用。

3.4.3.1 HSPLL 和 ECPLL 模式

HSPLL 和 ECPLL 模式可以为器件提供频率为外部振荡源 4 倍的时钟，从而最高频率可达 40 MHz。

可通过将 FOSC<2:0> 配置位编程为 111（对于 ECPLL）或 101（对于 HSPLL）来使能 PLL。此外，还必须将 PLEN 位（OSCTUNE<6>）置 1。清零 PLEN 会禁止 PLL，与所选的振荡器配置无关。它还允许用软件更灵活地控制应用的时钟速度。

图 3-5: PLL 框图



3.4.3.2 PLL 和 INTOSC

当内部振荡器模块配置为主时钟源时，内部振荡器模块也可以使用 PLL。在此配置下，用软件使能 PLL 并产生最高为 32 MHz 的时钟输出。第 3.5.2 节“INTPLL 模式”介绍了带 PLL 的 INTOSC 的工作原理。

3.5 内部振荡器模块

PIC18F87J72 系列器件包含一个内部振荡器模块，它可以产生两种不同的时钟信号；其中任意一个时钟都可以用作单片机的时钟源，这使得可以无需在 OSC1 和 / 或 OSC2 引脚上连接外部振荡器电路。

主输出是快速 RC 振荡器或 INTOSC，这是一个 8 MHz 时钟源，可用于直接驱动器件时钟。它还可以驱动一个后分频器，该分频器可提供从 31 kHz 至 4 MHz 的时钟频率。当选择了 125 kHz 至 8 MHz 的时钟频率时，就会使能 INTOSC。当选择了 31 kHz 的时钟频率时，根据 INTSRC 位（OSCTUNE<7>）的设置，还能使能 INTOSC 输出。

另一个时钟源是内部 RC（INTRC）振荡器，它提供了标称值为 31 kHz 的输出。如果选择 INTRC 作为器件时钟源，则它会被使能。当使能以下任一功能时，也将自动使能 INTRC：

- 上电延时定时器
- 故障保护时钟监视器
- 看门狗定时器
- 双速启动

第 26.0 节“CPU 的特殊功能”将详细讨论以上功能。

可通过配置 OSCCON 寄存器的 IRCF 位来选择时钟源频率（INTOSC 直接频率、INTOSC 后分频频率或 INTRC 直接频率）。器件复位时的默认频率为 4 MHz。

3.5.1 INTIO 模式

使用内部振荡器作为时钟源最多可以节约两个外部振荡器引脚，从而将它们用作数字 I/O。有两种不同的振荡器配置（由 FOSC 配置位决定）可用：

- 在 INTIO1 模式下，OSC2 引脚输出 $F_{osc}/4$ ，而 OSC1 用作 RA7（见图 3-6），用于数字输入和输出。
- 在 INTIO2 模式下，OSC1 用作 RA7，OSC2 用作 RA6（见图 3-7），两者都用于数字输入和输出。

图 3-6: INTIO1 振荡器模式





图 3-7: INTIO2 振荡器模式



3.5.2 INTPLL 模式

内部振荡器模块可以通过使用 4 倍频锁相环（PLL）来产生比内部振荡器源通常所能产生的时钟速度更快的器件时钟速度。当使能时，PLL 可产生 16 MHz 或 32 MHz 的时钟速度。

PLL 操作通过软件控制。控制位 PLEN（OSCTUNE<6>）用于使能或禁止其操作。仅当器件被配置为使用 INTPLL 模式之一作为主时钟源（FOSC<2:0> = 011 或 001）时，INTOSC 才可使用 PLL。此外，仅当选定的输出频率为 4 MHz 或 8 MHz（OSCCON<6:4> = 111 或 110）时，PLL 才会工作。

与 INTIO 模式一样，有两种不同的 INTPLL 模式可用：

- 在 INTPLL1 模式下，OSC2 引脚输出 $F_{osc}/4$ ，而 OSC1 用作 RA7，用于数字输入和输出。从外部看，这与 INTIO1 完全相同（图 3-6）。
- 在 INTPLL2 模式下，OSC1 用作 RA7，OSC2 用作 RA6，两者都用于数字输入和输出。从外部看，这与 INTIO2 完全相同（图 3-7）。

3.5.3 内部振荡器输出频率和调节

出厂时已校准了内部振荡器模块使之能够产生 8 MHz 的 INTOSC 输出频率。可以通过写 OSCTUNE 寄存器（寄存器 3-2）中的 TUN<5:0>（OSCTUNE<5:0>），在用户应用程序中进行调整。

在修改了 OSCTUNE 寄存器后，INTOSC 的频率将开始改变为新的频率。振荡器将在 1 ms 内稳定下来。在此转变期间，代码会继续执行，是否已发生频率转变并无明确的指示。

INTRC 振荡器独立于 INTOSC 时钟源工作。在不同电压和温度下，INTOSC 中的任何变化不一定会反映为 INTRC 中的变化，反之亦然。INTRC 的频率不受 OSCTUNE 的影响。

3.5.4 INTOSC 频率漂移

INTOSC 频率可能会随着 VDD 或温度的改变而发生漂移，这一点可能会以各种方式影响控制器的操作。通过修改 OSCTUNE 寄存器中的值可以调节 INTOSC 的频率。根据不同器件，这可能不会对 INTRC 时钟源频率造成影响。

调节 INTOSC 需要了解何时调节、调节的方向以及在某些情况下的调整量。这里给出了三种补偿技术。

3.5.4.1 用 EUSART 进行补偿

当 EUSART 开始产生帧错误，或者在异步模式下接收数据有错误时可能需要进行调节。帧错误表示器件时钟的频率太高。要对此进行调整，可以减小 OSCTUNE 中的值来降低时钟频率。另一方面，数据中有错误可能表明时钟速度太低。要对此进行补偿，可以增大 OSCTUNE 中的值来提高时钟频率。

3.5.4.2 用定时器进行补偿

此技术是将器件时钟的速度与某一个参考时钟进行比较。可能要用到两个定时器；一个由外设时钟提供时钟源，而另一个由一个固定的参考源（如 Timer1 振荡器）提供时钟源。

两个定时器都被清零，但由参考源提供时钟信号的定时器产生中断。当中断发生时，使用内部时钟源的定时器值被读取且两个定时器均被清零。如果使用内部时钟源的定时器的值比期望值大很多，则表示内部振荡器模块运行过快。要对此进行调整，需减小 OSCTUNE 寄存器中的值。

3.5.4.3 在捕捉模式下用 CCP 模块进行补偿

CCP 模块可以使用由内部振荡器模块提供时钟信号的自由运行的 Timer1（或 Timer3）和已知周期的外部事件（即交流电源频率）。在 CCPRxH:CCPRxL 寄存器中捕捉并记录第一个事件的时间以备以后使用。当第二个事件导致捕捉时，要用第二个事件的时间减去第一个事件的时间。由于外部事件的周期是已知的，因此可以计算两个事件之间的时间差。

如果测得的时间比计算得到的时间大很多，则表示内部振荡器模块运行过快。要对此进行补偿，需减小 OSCTUNE 寄存器中的值。如果测得的时间比计算得到的时间小很多，则表示内部振荡器模块运行过慢。要对此进行补偿，需增大 OSCTUNE 寄存器中的值。

3.6 功耗管理模式对各种时钟源的影响

当选取 PRI_IDLE 模式时，指定的主振荡器会继续运行而不中断。对于所有其他功耗管理模式，使用 OSC1 引脚的振荡器会被禁止。OSC1 引脚（若振荡器使用 OSC2 引脚，则也包括 OSC2 引脚）将会停止振荡。

在辅助时钟模式（SEC_RUN 和 SEC_IDLE）下，Timer1 振荡器作为器件时钟源工作。如果需要，Timer1 振荡器也可以运行在所有功耗管理模式下为 Timer1 或 Timer3 提供时钟。

在 RC_RUN 和 RC_IDLE 模式下，由内部振荡器提供器件时钟源。无论是哪种功耗管理模式，31 kHz 的 INTRC 输出均可直接用来提供时钟并且可使能来支持多种特殊的功能部件（关于 WDT、故障保护时钟监视器和双速启动的更多信息，请参见第 26.2 节“看门狗定时器（WDT）”至第 26.5 节“故障保护时钟监视器”）。

如果选择了休眠模式，所有的时钟源都会停止。因为休眠模式切断了所有晶体管的开关电流，休眠模式能实现最低的器件电流消耗（仅泄漏电流）。

在休眠期间使能任何片上功能都将增加休眠时的电流消耗。要支持 WDT 工作，需要使能 INTRC。Timer1 振荡

器可用来为实时时钟（RTC）提供时钟源。其他功能部件无需器件时钟源也可以工作（即，MSSP 从器件、INTx 引脚和其他等）。在第 29.2 节“直流特性：掉电电流和供电电流 PIC18F87J72 系列（工业级）”中列出了可能显著增加电流消耗的外设。

3.7 上电延时

由两个定时器控制上电延时，这样大多数应用都无需外接复位电路。上电延时可以确保在器件电源稳定（常规环境下）和主时钟稳定工作之前器件保持在复位状态。关于上电延时的更多信息，请参见第 5.6 节“上电延时定时器（PWRT）”。

第一个定时器是上电延时定时器（Power-up Timer，PWRT），它在上电时提供固定的延时（表 29-11 中的参数 33）；它总是使能的。

第二个定时器是振荡器起振定时器（OST），用于在晶振（HS 模式）稳定前使芯片保持在复位状态。OST 在计数 1024 个振荡周期后允许振荡器为器件提供时钟。

POR 之后有一个 TcSD（表 29-11 中的参数 38）时间间隔的延时，在延时期间控制器为执行指令做准备。

表 3-3: 休眠模式下 OSC1 和 OSC2 引脚的状态

振荡器模式	OSC1 引脚	OSC2 引脚
EC 和 ECPLL	悬空，由外部时钟驱动	处于逻辑低电平（时钟 4 分频输出）
HS 和 HSPLL	反馈反相器被静态休眠电压禁止	反馈反相器被静态休眠电压禁止
INTOSC 和 INTPLL1/2	I/O 引脚 RA6，方向由 TRISA<6> 控制	I/O 引脚 RA6，方向由 TRISA<7> 控制

注：关于因休眠和 MCLR 复位而引起的延时，请参见第 5.0 节“复位”。

PIC18F87J72 系列

注:

4.0 功耗管理模式

PIC18F87J72 系列器件提供了只需通过管理 CPU 和外设的时钟源就可以管理功耗的功能。一般来说，较低的时钟频率和减少时钟所驱动的电路的数目可降低功耗。为了在应用中管理功耗，提供了三种主要的工作模式：

- 运行模式
- 空闲模式
- 休眠模式

这些模式定义了需要为器件的哪些部分提供时钟以及时钟的速度。运行模式和空闲模式可以使用三种时钟源（主时钟源、辅助时钟源或内部振荡器模块）中的任意一种；休眠模式则不使用时钟源。

功耗管理模式包括几个由早期的 PIC® 器件提供的节省功耗的功能。其中之一就是其他 PIC18 器件中提供的时钟切换功能，该功能允许控制器使用 Timer1 振荡器代替主振荡器。另一种节省功耗的功能是所有 PIC 器件都提供的休眠模式，在该模式下，器件所有的时钟都停止。

4.1 选择功耗管理模式

选择功耗管理模式之前需要先做出两个决定：是否为 CPU 提供时钟以及选择何种时钟源。IDLEN 位（OSCCON<7>）控制是否为 CPU 提供时钟源，而 SCS<1:0> 位（OSCCON<1:0>）用于选择时钟源。表 4-1 总结了各个模式下的位设置、时钟源和受影响的模块。

4.1.1 时钟源

SCS<1:0> 位用于在 3 个时钟源中选择一个要在功耗管理模式下使用的时钟源。这些时钟源是：

- 主时钟，由 FOSC<2:0> 配置位定义
- 辅助时钟（Timer1 振荡器）
- 内部振荡器

4.1.2 进入功耗管理模式

可以通过装载 OSCCON 寄存器从一种功耗管理模式切换到另一种功耗管理模式。SCS<1:0> 位用于选择时钟源并确定使用运行模式还是空闲模式。更改这些位会导致立即切换到一个新的时钟源（假定新时钟源正在运行）。切换过程受时钟转换延时影响。第 4.1.3 节“时钟转换和状态指示”及其后续章节将会讨论这些问题。

执行 SLEEP 指令可以触发进入功耗管理空闲模式或休眠模式。最后实际进入哪种模式由 IDLEN 位的状态决定。

更改功耗管理模式并不总是要求设置所有这些位，而是取决于当前的模式和将要切换到的模式。有些模式切换，只需通过在发出 SLEEP 指令之前更改振荡器选择位或更改 IDLEN 位即可完成。如果已经正确配置了 IDLEN 位，可能只需执行 SLEEP 指令就可切换到所需的模式。

表 4-1: 功耗管理模式

模式	OSCCON 位		模块时钟		可用时钟和振荡器源
	IDLEN<7> ⁽¹⁾	SCS<1:0>	CPU	外设	
休眠	0	N/A	关闭	关闭	无——所有时钟均被禁止
PRI_RUN	N/A	10	提供时钟	提供时钟	主时钟——HS、EC、HSPLL 和 ECPLL；这是正常的全功耗执行模式
SEC_RUN	N/A	01	提供时钟	提供时钟	辅助时钟——Timer1 振荡器
RC_RUN	N/A	11	提供时钟	提供时钟	内部振荡器
PRI_IDLE	1	10	关闭	提供时钟	主时钟——HS、EC、HSPLL 和 ECPLL
SEC_IDLE	1	01	关闭	提供时钟	辅助时钟——Timer1 振荡器
RC_IDLE	1	11	关闭	提供时钟	内部振荡器

注 1: 仅在执行 SLEEP 指令时，IDLEN 位的值才有意义。

4.1.3 时钟转换和状态指示

在两个时钟源之间进行转换所需的时间长度是旧时钟源的两个周期与新时钟源的三到四个周期的和。此公式假设新时钟源是稳定的。

以下两位用于指示当前的时钟源及其状态：OSTS (OSCCON<3>) 和 T1RUN (T1CON<6>)。一般来说，当处于给定的功耗管理模式时，这两个位中只有一个位会置 1。当 OSTS 位置 1 时，表明由主时钟提供器件时钟。当 T1RUN 位置 1 时，表明由 Timer1 振荡器提供时钟源。如果这两位均不置 1，则由 INTRC 为器件提供时钟信号。

注： 执行 SLEEP 指令并不一定会将器件置于休眠模式。它只是作为触发条件，让器件进入休眠模式或一种空闲模式，具体何种模式由 IDLEN 位的设置决定。

4.1.4 多条 SLEEP 命令

使用 SLEEP 指令调用功耗管理模式时，具体进入何种模式在该指令执行那一刻由 IDLEN 位的设置决定。如果执行了另一条 SLEEP 指令，器件将进入由此时 IDLEN 位指定的功耗管理模式。如果 IDLEN 位已更改，器件将进入由新的设置指定的新的功耗管理模式。

4.2 运行模式

在运行模式下，内核和外设的时钟均有效。这些运行模式之间的区别就在于时钟源不同。

4.2.1 PRI_RUN 模式

PRI_RUN 模式是单片机的正常全功耗执行模式。除非使能了双速启动，否则该模式也是器件复位后的默认模式（详情请参见第 26.4 节“双速启动”）。在该模式下，OSTS 位置 1（见第 3.2 节“控制寄存器”）。

4.2.2 SEC_RUN 模式

SEC_RUN 模式与其他 PIC18 器件提供的“时钟切换”功能兼容。在该模式下，CPU 和外设将 Timer1 振荡器作为时钟源。这允许用户在使用高精度时钟源的情况下仍可获得较低的功耗。

可通过将 SCS<1:0> 位设置为 01 进入 SEC_RUN 模式。器件时钟源被切换到 Timer1 振荡器（见图 4-1），主振荡器被关闭，T1RUN 位 (T1CON<6>) 被置 1 并且 OSTS 位被清零。

注： Timer1 振荡器应该在进入 SEC_RUN 模式之前就已经运行了。如果 SCS<1:0> 位被设置为 01 时，T1OSCEN 位未置 1，则不会进入 SEC_RUN 模式。如果使能了 Timer1 振荡器，但还没有运行，器件时钟将会延时直到该振荡器起振。在这种情况下，最初的振荡器工作很不稳定，可能会导致无法预料的结果。

在从 SEC_RUN 模式转换到 PRI_RUN 模式时，外设和 CPU 继续使用 Timer1 振荡器作为时钟源，直到主时钟启动。当主时钟就绪时，时钟切换回主时钟（见

图 4-2）。当时钟切换完成时，T1RUN 位被清零，OSTS 位被置 1 并且由主时钟提供器件时钟。唤醒不会影响 IDLEN 和 SCS 位；Timer1 振荡器继续运行。

图 4-1: 进入 SEC_RUN 模式的转换时序





图 4-2: 从 SEC_RUN 模式切换到 PRI_RUN 模式的转换时序 (HSPLL)



PIC18F87J72 系列

4.2.3 RC_RUN 模式

在 RC_RUN 模式下，内部振荡器作为 CPU 和外设的时钟源；主时钟关闭。该模式是在代码执行期间所有运行模式中最节省功耗的模式。它非常适用于对时序不是很敏感或者不是一直需要高速时钟的应用。

可通过将 SCS 位设置为 11 进入该模式。当时钟源切换到 INTRC 时（见图 4-3），主振荡器被关闭，OSTS 位被清零。

在从 RC_RUN 模式转换到 PRI_RUN 模式时，在主时钟处于启动状态时，器件将继续使用 INTRC 作为时钟源。当主时钟就绪时，时钟切换到主时钟（见图 4-4）。当时钟切换完成时，OSTS 位被置 1 并且由主时钟提供器件时钟。切换不会影响 IDLEN 和 SCS 位。如果使能了 WDT 或故障保护时钟监视器，则 INTRC 时钟源将继续运行。

图 4-3: 到 RC_RUN 模式的转换时序





图 4-4: 从 RC_RUN 模式切换到 PRI_RUN 模式的转换时序



4.3 休眠模式

功耗管理休眠模式和所有其他 PIC 器件提供的传统休眠模式相同。可通过清零 IDLEN 位（器件复位时的默认状态）并执行 SLEEP 指令进入该模式。这将关闭选定的振荡器（图 4-5），并将所有的时钟源状态位清零。

从任何其他模式进入休眠模式不需要切换时钟。这是因为控制器一旦进入休眠模式就不需要时钟了。如果选择了 WDT，INTRC 时钟源将继续工作。如果使能了 Timer1 振荡器，它也将继续运行。

当在休眠模式下发生唤醒事件（通过中断、复位或 WDT 超时）时，在时钟源（通过 SCS<1:0> 位选择）就绪之前器件将没有时钟源（见图 4-6），或者如果使能了双速启动或故障保护时钟监视器（见第 26.0 节“CPU 的特殊功能”），器件将使用内部振荡器作为时钟源。在这两种情况下，当由主时钟提供器件时钟时，OSTS 位将置 1。唤醒不会影响 IDLEN 和 SCS 位。

4.4 空闲模式

空闲模式允许在外设继续工作的同时有选择地关闭控制器的 CPU。选择特定的空闲模式允许用户进一步管理功耗。

如果在执行 SLEEP 指令时，IDLEN 位被设置为 1，外设将使用由 SCS<1:0> 位选择的时钟源；而 CPU 没有时钟源。时钟源状态位不受影响。将 IDLEN 置 1 并执行 SLEEP 指令可以从给定的运行模式快速切换到其相应的空闲模式。

如果选择了 WDT，INTRC 时钟源将继续工作。如果使能了 Timer1 振荡器，它也将继续运行。

由于 CPU 没有执行指令，器件只能通过中断、WDT 超时或复位从空闲模式退出。当发生唤醒事件时，会有一段长度为 TcSD（表 29-11 中的参数 38）的延时，CPU 开始执行代码。当 CPU 开始执行代码时，它将沿用当前空闲模式所使用的时钟源。例如，当从 RC_IDLE 模式唤醒时，将使用内部振荡器模块为 CPU 和外设提供时钟（即 RC_RUN 模式）。唤醒不会影响 IDLEN 和 SCS 位。

当处于任何空闲模式或休眠模式下时，WDT 超时会导致 WDT 唤醒并进入当前由 SCS<1:0> 位指定的运行模式。

图 4-5: 进入休眠模式的转换时序





图 4-6: 从休眠模式唤醒的转换时序（HSPLL）



PIC18F87J72 系列

4.4.1 PRI_IDLE 模式

在三种低功耗空闲模式中，只有该模式不会禁止主器件时钟。由于时钟源不需要“预热”或是从其他振荡器转换过来，对于时序敏感的应用，选用该模式可以使用较精确的主时钟源以最快的速度恢复器件运行。

可以通过将 IDLEN 位置 1 并执行 SLEEP 指令以实现从 PRI_RUN 模式进入 PRI_IDLE 模式。如果器件处于另一种运行模式，则应首先将 IDLEN 位置 1，然后将 SCS 位设置为 10 并执行 SLEEP 指令。虽然 CPU 已被禁止，但外设仍可继续使用由 FOSC<1:0> 配置位指定的主时钟源为其提供时钟信号。OSTS 位保持置 1（见图 4-7）。

当发生唤醒事件时，由主时钟源为 CPU 提供时钟。在唤醒事件和代码执行开始之间需要一个 TcSD 时间间隔的延时。该延时用来让 CPU 做好执行指令的准备。在唤醒之后，OSTS 位保持置 1 状态。唤醒不会影响 IDLEN 和 SCS 位（见图 4-8）。

4.4.2 SEC_IDLE 模式

在 SEC_IDLE 模式下，CPU 被禁止，但外设继续将 Timer1 振荡器作为时钟源。可以通过将 IDLEN 位置 1 并执行 SLEEP 指令从 SEC_RUN 模式进入该模式。如果器件处于另一种运行模式，则应首先将 IDLEN 位置 1，然后将 SCS<1:0> 设置为 01 并执行 SLEEP 指令。当时钟源切换到 Timer1 振荡器时，主振荡器被关闭，OSTS 位被清零并且 T1RUN 位被置 1。

当唤醒事件发生时，外设继续将 Timer1 振荡器作为时钟源。唤醒事件发生后经过一个 TcSD 时间间隔，CPU 开始执行代码并使用 Timer1 振荡器作为其时钟源。唤醒不会影响 IDLEN 和 SCS 位；Timer1 振荡器继续运行（见图 4-8）。

注： Timer1 振荡器应该在进入 SEC_IDLE 模式之前就已经运行了。如果执行 SLEEP 指令时，T1OSCEN 位未置 1，就会忽略 SLEEP 指令并且不会进入 SEC_IDLE 模式。如果使能了 Timer1 振荡器，但它尚未运行，外设时钟将会延时直到该振荡器起振。在这种情况下，最初的振荡器运行很不稳定，可能会导致无法预料的结果。

图 4-7： 进入空闲模式的转换时序





图 4-8： 从空闲模式唤醒进入运行模式的转换时序



4.4.3 RC_IDLE 模式

在 RC_IDLE 模式下，CPU 被禁止，但仍继续由内部振荡器为外设提供时钟。该模式允许在空闲期间对功耗进行控制。

可以通过将 IDLEN 位置 1 并执行 SLEEP 指令从 RC_RUN 模式进入该模式。如果器件处于另一种运行模式，则应首先将 IDLEN 置 1，然后清零 SCS 位并执行 SLEEP 指令。当时钟源切换到 INTRC 时，主振荡器被关闭，OSTS 位被清零。

当唤醒事件发生时，外设继续将 INTOSC 作为时钟源。在唤醒事件后的一个 T_{CSD} 延时之后，CPU 开始执行代码并使用 INTOSC 作为时钟源。唤醒不会影响 IDLEN 和 SCS 位。如果使能了 WDT 或故障保护时钟监视器，则 INTOSC 时钟源将继续运行。

4.5 退出空闲和休眠模式

由中断、复位或 WDT 超时触发从休眠模式或任何空闲模式的退出。本节将讨论从功耗管理模式退出的触发方式。在每种功耗管理模式章节中我们已经讨论过其时钟源子系统的操作（见第 4.2 节“运行模式”、第 4.3 节“休眠模式”和第 4.4 节“空闲模式”）。

4.5.1 通过中断退出

任何可用的中断源都可导致器件从空闲模式或休眠模式退出回到运行模式。要使能此功能，必须通过将对应 INTCON 或 PIE 寄存器中的中断源允许位置 1 来允许中断源。当相应的中断标志位置 1 时，触发退出操作。

在通过中断从空闲或休眠模式退出时，如果 GIE/GIEH 位（INTCON<7>）置 1，程序将跳转到中断向量处执行代码。否则，代码将继续执行，不进行跳转（见第 9.0 节“中断”）。

在唤醒事件之后需要一个固定的 T_{CSD} 时间间隔的延时，器件才会退出休眠和空闲模式。CPU 需要此延时来准备执行代码。在延时后的第一个时钟周期重新开始执行指令。

4.5.2 通过 WDT 超时退出

根据 WDT 超时发生时器件所处的不同功耗管理模式会引发不同的操作。

如果器件不在执行代码（所有空闲模式和休眠模式），超时将导致从功耗管理模式退出（见第 4.2 节“运行模式”和第 4.3 节“休眠模式”）。如果器件正在执行代码（所有运行模式），超时将导致 WDT 复位（见第 26.2 节“看门狗定时器（WDT）”）。

看门狗定时器和后分频器可由以下任一事件清零：

- 执行 SLEEP 或 CLRWDI 指令
- 当前选定的时钟源失效（如果使能了故障保护时钟监视器）

4.5.3 通过复位退出

通过复位退出空闲或休眠模式会自动强制器件使用 INTRC 运行。

4.5.4 在没有振荡器起振延时的情况下退出

从某些功耗管理模式退出完全不需要 OST 延时。有以下两种情形：

- 主时钟源不停止的 PRI_IDLE 模式
- 主时钟源为 EC 或 ECPLL 模式

在这些情况下，主时钟源不需要振荡器起振延时，因为它已经在运行（PRI_IDLE），或者它本来就不需要振荡器起振延时（EC）。但是，当器件退出休眠和空闲模式时，在唤醒事件之后仍然需要一个固定的 T_{CSD} 时间间隔的延时，以便让 CPU 准备好执行代码。在延时后的第一个时钟周期重新开始执行指令。

PIC18F87J72 系列

注:

5.0 复位

PIC18F87J72 系列器件有以下几种不同类型的复位：

- 上电复位（Power-on Reset, POR）
- 正常工作期间的 $\overline{\text{MCLR}}$ 复位
- 功耗管理模式下的 $\overline{\text{MCLR}}$ 复位
- 看门狗定时器（WDT）复位（执行程序期间）
- 欠压复位（Brown-out Reset, BOR）
- 配置不匹配（Configuration Mismatch, CM）
- RESET 指令
- 堆栈满复位
- 堆栈下溢复位

本节讨论了由 $\overline{\text{MCLR}}$ 、POR 和 BOR 产生的复位，并涉及各种起振定时器的工作方式。堆栈复位事件将在第 6.1.4.4 节“堆栈满和下溢复位”中讨论。WDT 复位将在第 26.2 节“看门狗定时器（WDT）”中讨论。


图 5-1 给出了片上复位电路的简化框图。

5.1 RCON 寄存器

通过 RCON 寄存器（寄存器 5-1）跟踪器件复位事件。该寄存器的低 5 位表明是否已经发生了特定的复位事件。在大多数情况下，只能通过事件将这些位置 1，而且必须在事件发生后由应用程序将它们清零。需要读取所有这些标志位来确定刚发生的复位的类型。在第 5.7 节“寄存器的复位状态”中对此进行了更详细的说明。

RCON 寄存器还有设置中断优先级的控制位（IPEN）。将在第 9.0 节“中断”中讨论中断优先级。

图 5-1: 片上复位电路的简化框图



PIC18F87J72 系列

寄存器 5-1: RCON: 复位控制寄存器

R/W-0	U-0	R/W-1	R/W-1	R-1	R-1	R/W-0	R/W-0
IPEN	—	CM	RI	TO	PD	POR	BOR
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	IPEN: 中断优先级使能位 1 = 使能中断优先级 0 = 禁止中断优先级 (PIC16XXXX 兼容模式)
bit 6	未实现: 读为 0
bit 5	CM: 配置不匹配 (CM) 标志位 1 = 未发生配置不匹配 0 = 发生了配置不匹配 (发生配置不匹配复位后必须用软件置 1)
bit 4	RI: RESET 指令标志位 1 = 未执行 RESET 指令 (只能由固件置 1) 0 = 执行了 RESET 指令, 导致器件复位 (发生欠压复位后必须用软件置 1)
bit 3	TO: 看门狗超时标志位 1 = 通过上电、CLRWDT 指令或 SLEEP 指令置 1 0 = 发生了 WDT 超时
bit 2	PD: 掉电检测标志位 1 = 通过上电或 CLRWDT 指令置 1 0 = 通过执行 SLEEP 指令置 1
bit 1	POR: 上电复位状态位 1 = 未发生上电复位 (只能由固件置 1) 0 = 发生了上电复位 (发生上电复位后必须用软件置 1)
bit 0	BOR: 欠压复位状态位 1 = 未发生欠压复位 (只能由固件置 1) 0 = 发生了欠压复位 (发生欠压复位后必须用软件置 1)

注	1: 建议在检测到上电复位后, 将 POR 位置 1, 以便继续检测后续的上电复位。
	2: 如果禁止了片上稳压器, BOR 则始终保持为 0。更多信息, 请参见第 5.4.1 节 “检测 BOR”。
	3: 当 BOR 为 0 并且 POR 为 1 时 (假定在上电复位之后立即用软件将 POR 设置为 1), 可以说已发生了欠压复位。

5.2 主复位 ($\overline{\text{MCLR}}$)

$\overline{\text{MCLR}}$ 引脚提供了从外部强制触发器件复位的方法。将该引脚拉低可以产生复位信号。PIC18 扩展型单片机器件在 $\overline{\text{MCLR}}$ 复位路径上有一个噪声滤波器，该滤波器可以检测并滤除小的干扰脉冲。

任何内部复位，包括 WDT 复位，均不能将 $\overline{\text{MCLR}}$ 引脚驱动为低电平。

5.3 上电复位 (POR)

只要当 V_{DD} 上升到高于某个门限时，就会在片上产生上电复位条件。这使得 V_{DD} 达到满足器件正常工作的数值时，器件会以初始化状态启动。

为了利用 POR 电路，需要将 $\overline{\text{MCLR}}$ 引脚通过一个电阻（阻值范围为 1 k Ω 至 10 k Ω ）连接到 V_{DD} 。这样可以省去产生上电复位延时通常所需的外部 RC 元件。 V_{DD} 的最小上升速率已指定（参数 D004）。上升速率缓慢的情况，请参见图 5-2。

当器件开始正常工作（即，退出复位状态）时，器件的工作参数（电压、频率和温度等）必须得到满足，以确保其正常工作。如果不满足这些条件，那么器件必须保持在复位状态，直到满足工作条件为止。


上电复位事件由 $\overline{\text{POR}}$ 位（RCON<1>）捕捉。每当发生上电复位时，该位的状态就会被设置为 0；任何其他复位事件均不能改变它。任何硬件事件均不能将 $\overline{\text{POR}}$ 复位为 1。要捕捉多个事件，用户必须在任何上电复位之后用软件手动将该位复位为 1。

5.4 欠压复位 (BOR)

当内部稳压器被使能时（ENVREG 引脚连接到 V_{DD} ），PIC18F87J72 系列器件就具备了简单的 BOR 功能。当稳压器输出到器件内核的电压接近于器件无法以全速运行的电压时，稳压器将触发欠压复位。在 V_{DD} 上升到稳压器输出电平足够使器件可以全速运行前，BOR 电路保持器件处于复位状态。

一旦发生 BOR，上电延时定时器就将芯片保持在复位状态，持续时间为 T_{PWRT} （参数 33）。如果在上电延时定时器运行过程中， V_{DD} 电压降到全速运行的门限值以下，芯片将重新回到欠压复位状态并且初始化上电延时定时器。一旦 V_{DD} 电压上升到稳压器输出足够使器件全速运行时，上电延时定时器将重新执行延时。

图 5-2: 外部上电复位电路 (V_{DD} 缓慢上电的情况)



5.4.1 检测 BOR

在发生任何欠压复位或上电复位事件时， $\overline{\text{BOR}}$ 位总是复位为 0。因此只通过读 $\overline{\text{BOR}}$ 位的状态很难确定是否发生了欠压复位事件。更可靠的方法是同时检查 $\overline{\text{POR}}$ 和 $\overline{\text{BOR}}$ 的状态。采用这种方法的前提是在发生任何上电复位事件后， $\overline{\text{POR}}$ 位被立即用软件复位为 1。如果 $\overline{\text{BOR}}$ 为 0 同时 $\overline{\text{POR}}$ 为 1，那么就可以断定已经发生了欠压复位事件。

如果禁止稳压器，也会禁止欠压复位功能。在这种情况下，不能使用 $\overline{\text{BOR}}$ 位来确定欠压复位事件。上电复位事件仍会将 $\overline{\text{BOR}}$ 位清零。

5.5 配置不匹配 (CM)

配置不匹配 (CM) 复位旨在用于检测随机存储器损坏事件，并尝试从事件中恢复。这些事件包括静电放电 (ESD) 事件，该事件会导致整个器件中大范围的单个位单元内容改变，并导致灾难性的故障。

在 PIC18F87J72 系列闪存器件中，在工作期间会持续监视器件配置寄存器（位于配置存储空间中），即将它们的值和与之配对的影子寄存器进行比较。如果在两组寄存器之间检测到不匹配，则会自动发生 CM 复位。这些事件由 CM 位（RCON<5>）捕捉。每当发生 CM 事件时，该位的状态就会被设置为 0。任何其他复位事件均不能改变它。

PIC18F87J72 系列

5.6 上电延时定时器（PWRT）

PIC18F87J72 系列器件具有片上上电延时定时器（PWRT）以帮助稳定上电复位过程。PWRT 总是使能的。其主要功能是确保在代码执行之前，器件的电压是稳定的。

PIC18F87J72 系列器件的上电延时定时器（PWRT）是一个 11 位计数器，它使用 INTRC 时钟源作为时钟输入。该定时器可产生大约 $2048 \times 32 \mu\text{s} = 65.6 \text{ ms}$ 的时间间隔。PWRT 计数期间，器件保持在复位状态。

上电延时时间取决于 INTRC 时钟，并且由于温度和工艺的不同，不同器件的延迟时间也将各不相同。详情请参见直流参数 33。

5.6.1 延时时序

如果使能了 PWRT，则在 POR 脉冲被清零后，启动 PWRT 延时。总延迟时间将取决于 PWRT 的状态。图 5-3、图 5-4、图 5-5 和图 5-6 都说明了在使能上电延时定时器时的延时时序。

由于延时是由 POR 脉冲触发的，因此如果 $\overline{\text{MCLR}}$ 保持足够长时间的低电平，PWRT 延时将结束。将 $\overline{\text{MCLR}}$ 电平拉高后器件将立即开始执行程序（图 5-5）。这对于测试或同步多个并行工作的 PIC18FXXXX 器件来说是非常有用的。

图 5-3: 上电延时时序（ $\overline{\text{MCLR}}$ 连接到 VDD，VDD 电压上升时间 < TPWRT）




图 5-4: 上电延时时序（ $\overline{\text{MCLR}}$ 未连接到 VDD）：情形 1




图 5-5: 上电延时时序 ($\overline{\text{MCLR}}$ 未连接到 V_{DD}): 情形 2





图 5-6: 缓慢上升时间 ($\overline{\text{MCLR}}$ 连接到 V_{DD} , V_{DD} 电压上升时间 $> \text{TPWRT}$)



PIC18F87J72 系列

5.7 寄存器的复位状态

大多数寄存器不受复位的影响。在 POR 时这些寄存器的状态不确定，而在其他复位时它们的状态不变。而其他寄存器则根据不同的复位类型被强制为“复位状态”。

大多数寄存器不受 WDT 唤醒的影响，因为这被视为恢复正常工作。如表 5-1 所示，RCON 寄存器中的状态位（RI、TO、PD、POR 和 BOR）在不同的复位情形下会分别被置 1 或清零。可在软件中使用这些位判断复位的性质。

表 5-2 描述了所有特殊功能寄存器的复位状态。可以将这些复位状态分类为上电和欠压复位、主复位、WDT 复位以及 WDT 唤醒。

表 5-1: RCON 寄存器的状态位、含义以及初始化状态

条件	程序计数器 ⁽¹⁾	RCON 寄存器					STKPTR 寄存器	
		RI	TO	PD	POR	BOR	STKFUL	STKUNF
上电复位	0000h	1	1	1	0	0	0	0
RESET 指令	0000h	0	u	u	u	u	u	u
欠压复位	0000h	1	1	1	u	0	u	u
功耗管理运行模式下的 MCLR 复位	0000h	u	1	u	u	u	u	u
功耗管理空闲模式和休眠模式下的 MCLR 复位	0000h	u	1	0	u	u	u	u
全功耗或功耗管理运行模式下的 WDT 超时	0000h	u	0	u	u	u	u	u
全功耗执行期间的 MCLR 复位	0000h	u	u	u	u	u	u	u
堆栈满复位（STVREN = 1）	0000h	u	u	u	u	u	1	u
堆栈下溢复位（STVREN = 1）	0000h	u	u	u	u	u	u	1
堆栈下溢错误（不是真正的复位，STVREN = 0）	0000h	u	u	u	u	u	u	1
功耗管理空闲模式或休眠模式下的 WDT 超时	PC + 2	u	0	0	u	u	u	u
通过中断从功耗管理模式退出	PC + 2	u	u	0	u	u	u	u

图注: u = 不变

注 1: 当器件被中断唤醒且 GIEH 或 GIEL 位置 1 时，PC 装入中断向量（0008h 或 0018h）。

表 5-2: 所有寄存器的初始化状态

寄存器	适用器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或 中断唤醒
TOSU	PIC18F8XJ72	---0 0000	---0 0000	---0 uuuu ⁽¹⁾
TOSH	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu ⁽¹⁾
TOSL	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu ⁽¹⁾
STKPTR	PIC18F8XJ72	uu-0 0000	00-0 0000	uu-u uuuu ⁽¹⁾
PCLATU	PIC18F8XJ72	---0 0000	---0 0000	---u uuuu
PCLATH	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
PCL	PIC18F8XJ72	0000 0000	0000 0000	PC + 2 ⁽²⁾
TBLPTRU	PIC18F8XJ72	--00 0000	--00 0000	--uu uuuu
TBLPTRH	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TBLPTRL	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TABLAT	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
PRODH	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
PRODL	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
INTCON	PIC18F8XJ72	0000 000x	0000 000u	uuuu uuuu ⁽³⁾
INTCON2	PIC18F8XJ72	1111 1111	1111 1111	uuuu uuuu ⁽³⁾
INTCON3	PIC18F8XJ72	1100 0000	1100 0000	uuuu uuuu ⁽³⁾
INDF0	PIC18F8XJ72	N/A	N/A	N/A
POSTINC0	PIC18F8XJ72	N/A	N/A	N/A
POSTDEC0	PIC18F8XJ72	N/A	N/A	N/A
PREINC0	PIC18F8XJ72	N/A	N/A	N/A
PLUSW0	PIC18F8XJ72	N/A	N/A	N/A
FSR0H	PIC18F8XJ72	---- xxxx	---- uuuu	---- uuuu
FSR0L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
WREG	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
INDF1	PIC18F8XJ72	N/A	N/A	N/A
POSTINC1	PIC18F8XJ72	N/A	N/A	N/A
POSTDEC1	PIC18F8XJ72	N/A	N/A	N/A
PREINC1	PIC18F8XJ72	N/A	N/A	N/A
PLUSW1	PIC18F8XJ72	N/A	N/A	N/A

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。

阴影单元表示不适用于指定器件的状态。

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, 用 PC 的当前值更新 TOSU、TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个存储单元。
- 2: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, PC 装入中断向量 (0008h 或 0018h)。
- 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
- 4: 具体条件下的复位值, 请参见表 5-1。
- 5: 根据所选的振荡器模式设置 PORTA、LATA 和 TRISA 中的 bit 6 和 bit 7。如果这些引脚不作为 PORTA 的端口引脚, 则它们将被禁止并读为 0。

PIC18F87J72 系列

表 5-2: 所有寄存器的初始化状态 (续)

寄存器	适用器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或 中断唤醒
FSR1H	PIC18F8XJ72	---- xxxx	---- uuuu	---- uuuu
FSR1L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
BSR	PIC18F8XJ72	---- 0000	---- 0000	---- uuuu
INDF2	PIC18F8XJ72	N/A	N/A	N/A
POSTINC2	PIC18F8XJ72	N/A	N/A	N/A
POSTDEC2	PIC18F8XJ72	N/A	N/A	N/A
PREINC2	PIC18F8XJ72	N/A	N/A	N/A
PLUSW2	PIC18F8XJ72	N/A	N/A	N/A
FSR2H	PIC18F8XJ72	---- xxxx	---- uuuu	---- uuuu
FSR2L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
STATUS	PIC18F8XJ72	---x xxxx	---u uuuu	---u uuuu
TMR0H	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TMR0L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
T0CON	PIC18F8XJ72	1111 1111	1111 1111	uuuu uuuu
OSCCON	PIC18F8XJ72	0110 q000	0110 q000	uuuu quuu
LCDREG	PIC18F8XJ72	-011 1100	-011 1000	-uuu uuuu
WDTCON	PIC18F8XJ72	0--- --0	0--- --0	u--- --u
RCON ⁽⁴⁾	PIC18F8XJ72	0-11 11q0	0-0q qquu	u-uu qquu
TMR1H	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
TMR1L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
T1CON	PIC18F8XJ72	0000 0000	u0uu uuuu	uuuu uuuu
TMR2	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
PR2	PIC18F8XJ72	1111 1111	1111 1111	1111 1111
T2CON	PIC18F8XJ72	-000 0000	-000 0000	-uuu uuuu
SSPBUF	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
SSPADD	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
SSPSTAT	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
SSPCON1	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
SSPCON2	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。
阴影单元表示不适用于指定器件的状态。

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, 用 PC 的当前值更新 TOSU、TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个存储单元。
- 2: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, PC 装入中断向量 (0008h 或 0018h)。
- 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
- 4: 具体条件下的复位值, 请参见表 5-1。
- 5: 根据所选的振荡器模式设置 PORTA、LATA 和 TRISA 中的 bit 6 和 bit 7。如果这些引脚不作为 PORTA 的端口引脚, 则它们将被禁止并读为 0。

表 5-2: 所有寄存器的初始化状态 (续)

寄存器	适用器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或 中断唤醒
ADRESH	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
ADRESL	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
ADCON0	PIC18F8XJ72	0-00 0000	0-00 0000	u-uu uuuu
ADCON1	PIC18F8XJ72	0-00 0000	0-00 0000	u-uu uuuu
ADCON2	PIC18F8XJ72	0-00 0000	0-00 0000	u-uu uuuu
LCDDATA4	PIC18F8XJ72	---- -x	---- -u	---- -u
LCDDATA3	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA2	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA1	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA0	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDSE4	PIC18F8XJ72	---- -0	---- -u	---- -u
LCDSE3	PIC18F8XJ72	0000 0000	uuuu uuuu	uuuu uuuu
LCDSE2	PIC18F8XJ72	0000 0000	uuuu uuuu	uuuu uuuu
LCDSE1	PIC18F8XJ72	0000 0000	uuuu uuuu	uuuu uuuu
CVRCON	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
CMCON	PIC18F8XJ72	0000 0111	0000 0111	uuuu uuuu
TMR3H	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
TMR3L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
T3CON	PIC18F8XJ72	0000 0000	uuuu uuuu	uuuu uuuu
SPBRG1	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
RCREG1	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TXREG1	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TXSTA1	PIC18F8XJ72	0000 0010	0000 0010	uuuu uuuu
RCSTA1	PIC18F8XJ72	0000 000x	0000 000x	uuuu uuuu
LCDPS	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
LCDSE0	PIC18F8XJ72	0000 0000	uuuu uuuu	uuuu uuuu
LCDCON	PIC18F8XJ72	000- 0000	000- 0000	uuu- uuuu
EECON2	PIC18F8XJ72	---- -	---- -	---- -
EECON1	PIC18F8XJ72	---0 x00-	---0 u00-	---0 u00-

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。
阴影单元表示不适用于指定器件的状态。

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, 用 PC 的当前值更新 TOSU、TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个存储单元。
- 2: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, PC 装入中断向量 (0008h 或 0018h)。
- 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
- 4: 具体条件下的复位值, 请参见表 5-1。
- 5: 根据所选的振荡器模式设置 PORTA、LATA 和 TRISA 中的 bit 6 和 bit 7。如果这些引脚不作为 PORTA 的端口引脚, 则它们将被禁止并读为 0。

PIC18F87J72 系列

表 5-2: 所有寄存器的初始化状态 (续)

寄存器	适用器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或 中断唤醒
IPR3	PIC18F8XJ72	-111 1111	-111 1111	-uuu 1111
PIR3	PIC18F8XJ72	-000 0000	-000 0000	-uuu 0000 ⁽³⁾
PIE3	PIC18F8XJ72	-000 0000	-000 0000	-uuu 0000
IPR2	PIC18F8XJ72	11-- 111-	11-- 111-	uu-- uuu-
PIR2	PIC18F8XJ72	00-- 000-	00-- 000-	uu-- uuu- ⁽³⁾
PIE2	PIC18F8XJ72	00-- 000-	00-- 000-	uu-- uuu-
IPR1	PIC18F8XJ72	-111 1-11	-111 1-11	-uuu u-uu
PIR1	PIC18F8XJ72	-000 0-00	-000 0-00	-uuu u-uu ⁽³⁾
PIE1	PIC18F8XJ72	-000 0-00	-000 0-00	-uuu u-uu
OSCTUNE	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TRISG	PIC18F8XJ72	0001 1111	0001 1111	uuuu uuuu
TRISF	PIC18F8XJ72	1111 111-	1111 111-	uuuu uuu-
TRISE	PIC18F8XJ72	1111 1-11	1111 1-11	uuuu u-uu
TRISD	PIC18F8XJ72	1111 1111	1111 1111	uuuu uuuu
TRISC	PIC18F8XJ72	1111 1111	1111 1111	uuuu uuuu
TRISB	PIC18F8XJ72	1111 1111	1111 1111	uuuu uuuu
TRISA ⁽⁵⁾	PIC18F8XJ72	1111 1111 ⁽⁵⁾	1111 1111 ⁽⁵⁾	uuuu uuuu ⁽⁵⁾
LATG	PIC18F8XJ72	00-x xxxx	00-u uuuu	uu-u uuuu
LATF	PIC18F8XJ72	xxxx xxx-	uuuu uu-	uuuu uu-
LATE	PIC18F8XJ72	xxxx x-xx	uuuu u-uu	uuuu u-uu
LATD	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATC	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATB	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATA ⁽⁵⁾	PIC18F8XJ72	xxxx xxxx ⁽⁵⁾	uuuu uuuu ⁽⁵⁾	uuuu uuuu ⁽⁵⁾
PORTG	PIC18F8XJ72	000x xxxx	000u uuuu	000u uuuu
PORTF	PIC18F8XJ72	xxxx xxx-	uuuu uu-	uuuu uu-
PORTE	PIC18F8XJ72	xxxx x-xx	uuuu u-uu	uuuu u-uu
PORTD	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTC	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTB	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTA ⁽⁵⁾	PIC18F8XJ72	xx0x 0000 ⁽⁵⁾	uu0u 0000 ⁽⁵⁾	uuuu uuuu ⁽⁵⁾

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。
阴影单元表示不适用于指定器件的状态。

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, 用 PC 的当前值更新 TOSU、TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个存储单元。
- 2: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, PC 装入中断向量 (0008h 或 0018h)。
- 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
- 4: 具体条件下的复位值, 请参见表 5-1。
- 5: 根据所选的振荡器模式设置 PORTA、LATA 和 TRISA 中的 bit 6 和 bit 7。如果这些引脚不作为 PORTA 的端口引脚, 则它们将被禁止并读为 0。

表 5-2: 所有寄存器的初始化状态 (续)

寄存器	适用器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或 中断唤醒
SPBRGH1	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
BAUDCON1	PIC18F8XJ72	0100 0-00	0100 0-00	uuuu u-uu
LCDDATA22	PIC18F8XJ72	---- -x-x	---- -u	---- -u
LCDDATA22	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA21	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA20	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA19	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA18	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA16	PIC18F8XJ72	---- -x-x	---- -u	---- -u
LCDDATA16	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA15	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA14	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA13	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA12	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA10	PIC18F8XJ72	---- -x-x	---- -u	---- -u
LCDDATA10	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA9	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA8	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA7	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA6	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCPR1H	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCPR1L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCP1CON	PIC18F8XJ72	--00 0000	--00 0000	--uu uuuu
CCPR2H	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCPR2L	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCP2CON	PIC18F8XJ72	--00 0000	--00 0000	--uu uuuu

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。
阴影单元表示不适用于指定器件的状态。

- 注 1:** 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, 用 PC 的当前值更新 TOSU、TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个存储单元。
- 2:** 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, PC 装入中断向量 (0008h 或 0018h)。
- 3:** INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
- 4:** 具体条件下的复位值, 请参见表 5-1。
- 5:** 根据所选的振荡器模式设置 PORTA、LATA 和 TRISA 中的 bit 6 和 bit 7。如果这些引脚不作为 PORTA 的端口引脚, 则它们将被禁止并读为 0。

PIC18F87J72 系列

表 5-2: 所有寄存器的初始化状态 (续)

寄存器	适用器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或 中断唤醒
SPBRG2	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
RCREG2	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TXREG2	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
TXSTA2	PIC18F8XJ72	0000 -010	0000 -010	uuuu -uuu
RCSTA2	PIC18F8XJ72	0000 000x	0000 000x	uuuu uuuu
RTCCFG	PIC18F8XJ72	0-00 0000	0-00 0000	u-uu uuuu
RTCCAL	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
RTCVALH	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
RTCVALL	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
ALRMCFG	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
ALMRPT	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
ALRMVALH	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
ALRMVALL	PIC18F8XJ72	xxxx xxxx	uuuu uuuu	uuuu uuuu
CTMUCONH	PIC18F8XJ72	0-00 0000	0-00 0000	u-uu uuuu
CTMUCONL	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
CTMUICONH	PIC18F8XJ72	0000 0000	0000 0000	uuuu uuuu
PADCFG1	PIC18F8XJ72	- - - - -00-	- - - - -00-	- - - - -uu-

- 图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。
阴影单元表示不适用于指定器件的状态。
- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, 用 PC 的当前值更新 TOSU、TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个存储单元。
- 2: 当器件被中断唤醒且 GIEL 或 GIEH 位置 1 时, PC 装入中断向量 (0008h 或 0018h)。
- 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
- 4: 具体条件下的复位值, 请参见表 5-1。
- 5: 根据所选的振荡器模式设置 PORTA、LATA 和 TRISA 中的 bit 6 和 bit 7。如果这些引脚不作为 PORTA 的端口引脚, 则它们将被禁止并读为 0。

6.0 存储器构成

PIC18 闪存单片机器件有两种类型的存储器：

- 程序存储器
- 数据 RAM

由于是哈佛架构的器件，数据和程序存储器使用不同的总线，因而可同时访问这两种存储空间。


第 7.0 节“闪存程序存储器”提供了关于闪存程序存储器操作的更多详细信息。

6.1 程序存储器构成

PIC18 单片机具有一个 21 位程序计数器，可以对 2 MB 的程序存储空间进行寻址。访问物理实现存储器的上边界和 2 MB 地址之间的存储单元会返回全 0（NOP 指令）。

PIC18F87J72 系列具有一个 128 KB（65,536 条单字指令）大小的闪存程序存储器。图 6-1 给出了本系列中各器件的程序存储器映射。

图 6-1: PIC18F87J72 系列器件的存储器映射




PIC18F87J72 系列

6.1.1 存储器硬编码向量

所有的 PIC18 器件在它们的程序存储空间内共有 3 个硬编码的返回向量。复位向量地址是在器件发生任何复位时程序计数器返回到的默认值；它位于 0000h。

PIC18 器件还有两个中断向量地址，用于处理高优先级和低优先级中断。高优先级中断向量位于 0008h，低优先级中断向量位于 0018h。图 6-2 给出了这些向量单元在程序存储器映射中的相对位置。

图 6-2: PIC18F87J72 系列器件的硬编码向量和配置字单元



6.1.2 闪存配置字

由于 PIC18F87J72 系列器件没有固定的配置存储器，所以保留片上程序存储器顶部的 4 个字来保存配置信息。复位时，该配置信息被复制到配置寄存器。

配置字按数字编号顺序存储在程序存储单元中，从最低地址开始存放 CONFIG1 的低字节，到 CONFIG4 的高字节结束。对于这些器件，只使用从 CONFIG1 至 CONFIG3 的配置字；保留 CONFIG4。PIC18F87J72 系列器件的闪存配置字的实际地址如表 6-1 所示。图 6-2 给出了闪存配置字以及其他存储器向量在存储器映射中的位置。

第 26.1 节“配置位”中提供了关于器件配置字的更多详细信息。

表 6-1: PIC18F87J72 系列器件的闪存配置字

器件	程序存储器 (KB)	配置字地址
PIC18F86J72	64	FFF8h 至 FFFFh
PIC18F87J72	128	1FFF8h 至 1FFFFh

6.1.3 程序计数器

程序计数器（Program Counter，PC）指定欲取出执行的指令的地址。PC 为 21 位宽，保存在三个不同的 8 位寄存器中。存储低字节的寄存器称为 PCL 寄存器，该寄存器可读写。存储高字节的寄存器，即 PCH 寄存器，存储 PC<15:8> 位；该寄存器不可直接读写。更新 PCH 寄存器的操作是通过 PCLATH 寄存器实现的。存储最高字节的寄存器称为 PCU。该寄存器存储 PC<20:16> 位；它也不能直接读写。更新 PCU 寄存器的操作是通过 PCLATU 寄存器实现的。

PCLATH 和 PCLATU 的内容通过执行写 PCL 的任何操作被传送到程序计数器。同样，程序计数器的两个高字节通过读 PCL 的操作被传送到 PCLATH 和 PCLATU。这对于 PC 计算偏移量很有用处（见第 6.1.6.1 节“计算 GOTO”）。

PC 是按字节寻址程序存储器的。为了防止 PC 不能与字指令对齐，需要将 PCL 的最低有效位（Least Significant bit, LSb）固定取值为 0。PC 每次加 2 来寻址程序存储器中的顺序指令。

CALL、RCALL、GOTO 和程序跳转指令直接写入程序计数器。对于这些指令，PCLATH 和 PCLATU 的内容不会传送到程序计数器。

6.1.4 返回地址堆栈

返回地址堆栈允许最多 31 个程序调用和中断的任意组合。当执行 CALL、RCALL 指令或响应中断时，PC 值会被压入该堆栈。而在执行 RETURN、RETLW 或 RETFIE 指令（如果使能了扩展指令集，则还包括 ADDULNK 和 SUBULNK 指令）时，PC 值会从堆栈弹出。PCLATU 和 PCLATH 不受 RETURN 或 CALL 指令的影响。

通过 21 位的 RAM 和一个 5 位的堆栈指针 STKPTR 来实现 31 字的堆栈操作。堆栈既不占用程序存储空间，也不占用数据存储空间。堆栈指针是可读写的，并且通过栈顶特殊功能寄存器可以读写栈顶地址。也可以使用这些寄存器将数据压入堆栈或者从堆栈弹出。

执行 CALL 类型指令进行压栈操作：首先堆栈指针加 1，并且将 PC（PC 已经指向 CALL 之后的下一条指令）的内容写入堆栈指针所指向的地址单元。执行 RETURN 类型指令进行出栈操作：STKPTR 所指向的地址单元的内容会被传送给 PC，然后堆栈指针减 1。


所有复位后，堆栈指针均会初始化为 00000。堆栈指针值 00000 不指向任何 RAM 单元；它仅仅是一个复位值。状态位指示堆栈是已满、上溢还是下溢。

6.1.4.1 访问栈顶

只可读写返回地址堆栈的栈顶（Top-of-Stack，TOS）。有三个寄存器 TOSU:TOSH:TOSL 用于保存由 STKPTR 寄存器所指向的堆栈单元的内容（图 6-3）。这可以让用户在必要时实现软件堆栈。在 CALL、RCALL 或中断（如果使能了扩展指令集，则还包括 ADDULNK 和 SUBULNK 指令）后，软件可以通过读取 TOSU:TOSH:TOSL 寄存器来读取压入堆栈的值。这些值可以被存放到由用户定义的软件堆栈。返回时，软件将这些值存回 TOSU:TOSH:TOSL 并执行返回。

为防止意外的堆栈操作，访问堆栈时用户必须禁止全局中断允许。

图 6-3: 返回地址堆栈和相关的寄存器



PIC18F87J72 系列

6.1.4.2 返回堆栈指针（STKPTR）

STKPTR 寄存器（寄存器 6-1）包含堆栈指针值、STKFUL（堆栈满）状态位和 STKUNF（堆栈下溢）状态位。堆栈指针值可为 0 至 31 范围内的任意值。向堆栈压入值前，堆栈指针加 1；而从堆栈弹出值后，堆栈指针减 1。复位时，堆栈指针值为零。用户可以读写堆栈指针的值。实时操作系统（Real-Time Operating System, RTOS）可以利用此特性对返回堆栈进行维护。

向堆栈压入 PC 值 31 次（且没有值从堆栈弹出）后，STKFUL 位置 1。通过软件或 POR 将 STKFUL 位清零。

由 STVREN（堆栈溢出复位使能）配置位的状态决定堆栈满时将执行的操作。（关于器件配置位的说明，请参见第 26.1 节“配置位”。）如果 STVREN 置 1（默认），第 31 次压栈会将（PC + 2）值压入堆栈，从而将 STKFUL 位置 1 并复位器件。STKFUL 位将保持置 1，而堆栈指针将被清零。

如果 STVREN 清零，第 31 次压栈时 STKFUL 位将会置 1，堆栈指针值递增到 31。任何其他压栈操作都不会覆盖第 31 次进栈的值，并且 STKPTR 将保持为 31。

当堆栈弹出次数足够卸空堆栈时，下一次出栈会向 PC 返回一个零值，并将 STKUNF 位置 1，而堆栈指针则保持为零。STKUNF 位将保持置 1，直到由软件清零或发生 POR 为止。

注： 下溢时，将零值返回给 PC，会使程序指向复位向量，此时可以验证堆栈状态并采取相应的操作。这与复位不同，因为下溢时 SFR 的内容不受影响。

6.1.4.3 PUSH 和 POP 指令

由于栈项是可以读写的，因此将值压入堆栈或从堆栈弹出而不影响程序的正常执行是非常理想的。PIC18 指令集包含两条指令 PUSH 和 POP，使用这两条指令可在软件控制下对 TOS 执行操作。然后就可以修改 TOSU、TOSH 和 TOSL，将数据或返回地址压入堆栈。

PUSH 指令将当前的 PC 值压入堆栈。执行该指令会使堆栈指针加 1 并将当前的 PC 值装入堆栈。

POP 指令通过将堆栈指针减 1 来放弃当前的 TOS 值。然后前一个入栈的值就成为了 TOS 值。

寄存器 6-1: STKPTR: 堆栈指针寄存器

R/C-0	R/C-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
STKFUL ⁽¹⁾	STKUNF ⁽¹⁾	—	SP4	SP3	SP2	SP1	SP0
bit 7							bit 0

图注：	C = 可清零位		
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7 **STKFUL:** 堆栈满标志位 ⁽¹⁾
1 = 堆栈已满或已溢出
0 = 堆栈未满也未溢出
- bit 6 **STKUNF:** 堆栈下溢标志位 ⁽¹⁾
1 = 发生了堆栈下溢
0 = 未发生堆栈下溢
- bit 5 **未实现:** 读为 0
- bit 4-0 **SP<4:0>:** 堆栈指针地址位

注 1: 通过用户软件或 POR 清零 bit 7 和 bit 6。

6.1.4.4 堆栈满和下溢复位

通过将配置寄存器 1L 中的 STVREN 位置 1，来使能在堆栈溢出或下溢时的器件复位。当 STVREN 置 1 时，堆栈满或堆栈下溢状态会将相应的 STKFUL 或 STKUNF 位置 1，然后使器件复位。当 STVREN 清零时，堆栈满或堆栈下溢状态会将相应的 STKFUL 或 STKUNF 位置 1，但不会使器件复位。只能通过用户软件或上电复位将 STKFUL 或 STKUNF 位清零。

6.1.5 快速寄存器堆栈

为 STATUS、WREG 和 BSR 寄存器提供的快速寄存器堆栈具有从中断“快速返回”的功能。此堆栈只有一级深且不可读写。当处理器转入中断向量处执行时，它装入对应寄存器的当前值。所有中断源都会将值压入堆栈寄存器。如果使用 RETFIE，FAST 指令从中断返回，这些寄存器中的值就会被装回工作寄存器。

如果同时允许低优先级中断和高优先级中断，从低优先级中断返回时，无法可靠地使用堆栈寄存器。如果在处理低优先级中断时，发生了高优先级中断，则低优先级中断存储在堆栈寄存器中的值将被覆盖。在这种情况下，在处理低优先级中断时用户必须用软件保存关键寄存器的值。

如果未使用中断优先级，所有中断都可以使用快速寄存器堆栈从中断返回。如果没有使用中断，快速寄存器堆栈可以用于在子程序调用结束后恢复 STATUS、WREG 和 BSR 寄存器。要在子程序调用中使用快速寄存器堆栈，必须执行 CALL label，FAST 指令，将 STATUS、WREG 和 BSR 寄存器的内容存入快速寄存器堆栈。然后执行 RETURN，FAST 指令，从快速寄存器堆栈恢复这些寄存器。

例 6-1 给出了一个在子程序调用和返回期间使用快速寄存器堆栈的源代码示例。

例 6-1: 快速寄存器堆栈代码示例

```
CALL SUB1, FAST      ;STATUS, WREG, BSR
                     ;SAVED IN FAST REGISTER
                     ;STACK
    .
    .
SUB1    .
    .
    RETURN FAST      ;RESTORE VALUES SAVED
                     ;IN FAST REGISTER STACK
```

6.1.6 程序存储器中的查找表

有的编程场合可能需要在程序存储器中创建数据结构或查找表。对于 PIC18 器件，可以用两种方式实现查找表：

- 计算 GOTO
- 表读

6.1.6.1 计算 GOTO

计算 GOTO 是通过向程序计数器加一个偏移量来实现的。例 6-2 中给出了一个示例。

可以使用 ADDWF PCL 指令和一组 RETLW nn 指令创建一个查找表。在调用该表前，会先将查找表中的偏移量装入 W 寄存器。被调用子程序的第一条指令应该是 ADDWF PCL 指令。接下去执行的一条是 RETLW nn 指令，它将值 nn 返回给调用函数。

偏移量值（WREG 中）指定程序计数器应该增加的字节数，其值应该为 2 的倍数（LSb = 0）。

在这种方式中，每个指令单元只能存储一个数据字节，并且要求返回地址堆栈中还有空闲的单元。

例 6-2: 使用偏移量值的计算 GOTO

```
MOVWF  OFFSET, W
CALL   TABLE
ORG    nn00h
TABLE  ADDWF  PCL
       RETLW nnh
       RETLW nnh
       RETLW nnh
       .
       .
       .
```

6.1.6.2 表读

有一种更好的方法可以将数据存储在程序存储器中，这种方法允许在每个指令单元存储 2 个字节的数据。

编程时，每个程序字可以存储 2 个字节的查找表数据。表指针（TBLPTR）指定字节地址，而表锁存器（TABLAT）则存储从程序存储器读取的数据。一次只能从程序存储器读取一个字节。

第 7.1 节“表读与表写”将进一步讨论表读操作。

PIC18F87J72 系列

6.2 PIC18 指令周期

6.2.1 时钟机制

来自内部或外部时钟源的单片机时钟输入都将在内部被四分频以产生四个互不重叠的正交时钟信号（Q1、Q2、Q3 和 Q4）。在单片机内部，程序计数器在每个 Q1 递增；在 Q4 期间，从程序存储器取指令并将指令锁存到指令寄存器（Instruction Register，IR）中。指令的译码和执行在下一个 Q1 至 Q4 周期完成。图 6-4 所示为时钟和指令执行流程。


6.2.2 指令流 / 流水线

一个指令周期由 Q1 至 Q4 四个 Q 周期组成。取指令和执行指令是以流水线方式进行的，用一个指令周期来取指令，而用另一个指令周期译码和执行指令。但由于是流水线操作，所以每条指令的等效执行时间都是一个指令周期。如果某条指令（如 GOTO）改变了程序计数器，则需要两个指令周期才能完成该指令（例 6-3）。


取指周期中：程序计数器（PC）在 Q1 周期递增，开始取指令。

指令执行周期中：在 Q1 周期，将所取指令锁存到指令寄存器（IR）。在随后的 Q2、Q3 和 Q4 周期中译码并执行该指令。其中读数据存储器（读操作数）发生在 Q2 周期，写操作（写目标寄存器）发生在 Q4 周期。

图 6-4: 时钟 / 指令周期



例 6-3: 指令流水线流程



6.2.3 程序存储器中的指令

程序存储器按字节寻址。指令以 2 字节或 4 字节的形式存储在程序存储器中。指令字的最低有效字节（Least Significant Byte，LSB）始终存储在地址为偶数的程序存储单元中（LSB = 0）。要保证与指令边界对齐，PC 必须以 2 为单位递增，并且 LSB 总是读为 0（见第 6.1.3 节“程序计数器”）。

图 6-5 给出了指令字存储在程序存储器中的一个示例。

CALL 和 GOTO 指令在指令中嵌入了程序存储器的绝对地址。由于指令总是按字边界存储，因而指令所包含的数据为一个字地址。字地址会写入 PC<20:1>，用于访问程序存储器中的目标字节地址。图 6-5 中的指令 2 给出了指令 GOTO 0006h 在程序存储器中的译码过程。程序跳转指令也采取同样的方式对相对地址偏移量进行译码。存储在跳转指令中的偏移量代表单字指令数，PC 将以此作为偏移量跳转到指定的地址单元。关于指令集的更多详细信息，请参见第 27.0 节“指令集汇总”。

图 6-5: 程序存储器中的指令

程序存储器 字节单元 →			LSB = 1	LSB = 0	字地址 ↓
					000000h
					000002h
					000004h
					000006h
指令 1:	MOVLW	055h	0Fh	55h	000008h
指令 2:	GOTO	0006h	EFh	03h	00000Ah
			F0h	00h	00000Ch
			C1h	23h	00000Eh
指令 3:	MOVFF	123h, 456h	F4h	56h	000010h
					000012h
					000014h

6.2.4 双字指令

标准的 PIC18 指令集有 4 条双字指令：CALL、MOVFF、GOTO 和 LSFR。这些指令第二个字的高 4 位（Most Significant bit, MSb）均为 1111；其他 12 位是立即数数据，通常为一个数据存储器地址。

指令的高 4 位为 1111，用于指定一条特殊形式的 NOP 指令。指令执行的正确顺序为：执行完第一个字之后立

即按顺序访问并使用第二个字中的数据。如果由于某些原因跳过了第一个字而自动执行指令的第二个字，那么将作为一条 NOP 指令执行。如果双字指令跟在修改 PC 的条件指令后，就有必要执行此操作。例 6-4 给出了它的执行过程。

注：关于扩展指令集中的双字指令信息，请参见第 6.5 节“程序存储器和扩展指令集”。

例 6-4: 双字指令

情形 1:		
目标代码	源代码	
0110 0110 0000 0000	TSTFSZ	REG1 ; is RAM location 0?
1100 0001 0010 0011	MOVFF	REG1, REG2 ; No, skip this word
1111 0100 0101 0110		; Execute this word as a NOP
0010 0100 0000 0000	ADDWF	REG3 ; continue code
情形 2:		
目标代码	源代码	
0110 0110 0000 0000	TSTFSZ	REG1 ; is RAM location 0?
1100 0001 0010 0011	MOVFF	REG1, REG2 ; Yes, execute this word
1111 0100 0101 0110		; 2nd word of instruction
0010 0100 0000 0000	ADDWF	REG3 ; continue code

6.3 数据存储器构成

注： 当使能了 PIC18 扩展指令集时，数据存储器某些方面的操作会有所改变。更多信息，请参见第 6.6 节“数据存储器 and 扩展指令集”。

PIC18 器件中的数据存储器是用静态 RAM 实现的。在数据存储器中，每个寄存器都有 12 位地址，允许实现最大为 4,096 个字节的数据存储器。存储空间最多被分为 16 个存储区，每个存储区包含 256 个字节。PIC18F86J72 和 PIC18F87J72 器件实现了全部 16 个完整的存储区，总计 4 KB。图 6-6 和图 6-7 给出了器件的数据存储器构成。

数据存储器由特殊功能寄存器（Special Function Register, SFR）和通用寄存器（General Purpose Register, GPR）组成。SFR 用于单片机和外设功能模块的控制和状态指示，GPR 则用于用户应用程序的数据存储和中间结果暂存。任何未实现的存储单元均读为 0。

这样的指令集和架构支持跨所有存储区的操作。可以通过直接、间接或变址寻址模式访问整个数据存储器。本章后面的部分将讨论寻址模式。

为确保能在一个周期中访问常用寄存器（某些 SFR 和 GPR），PIC18 器件实现了一个快速操作存储区。该存储区是一个 256 字节的存储空间，它可实现对某些 SFR 和 GPR Bank 0 的低地址单元的快速访问，而无需使用 BSR。第 6.3.2 节“快速操作存储区”提供了对于快速操作 RAM 的详细说明。

6.3.1 存储区选择寄存器

容量较大的数据存储器需要高效的寻址机制，以便对所有地址进行快速访问。理想状况下，这意味着不必为每次读写操作提供完整地址。PIC18 器件是使用 RAM 存储区分区机制实现快速访问的。这种机制将存储空间分成连续的 16 个 256 字节的存储区。根据不同的指令，可以通过完整的 12 位地址，或通过 8 位的低字节地址和 4 位存储区指针直接寻址每个存储单元。

PIC18 指令集中的大部分指令都使用存储区指针，也就是存储区选择寄存器（Bank Select Register, BSR）。这个 SFR 保存单元地址的高 4 位，而指令本身则包括低 8 位。只使用 BSR 的低 4 位（BSR<3:0>），不使用高 4 位；高 4 位总是读为 0 且不能被写入。可以通过使用 MOVLB 指令直接装入 BSR。

BSR 的值代表数据存储器中的存储区，指令中的 8 位指向存储区中的存储单元，可以将它看作距离存储区下边界的偏移量。图 6-7 显示了 BSR 的值与数据存储器中的存储区之间的关系。

由于最多可有 16 个寄存器共享同一个低位地址，用户必须非常小心以确保在执行数据读或写之前选择了正确的存储区。例如，当 BSR 为 0Fh 时将程序数据写入地址为 F9h 的 8 位地址单元，将导致程序计数器被复位。

当选择存储区时，只有已实现的存储区才可以读写。对未实现的存储区进行的写操作将被忽略，而读这些存储区会返回 0。虽然是这样，这些操作仍然会对 STATUS 寄存器起作用，就好像操作成功了一样。图 6-6 中的数据存储器映射指出了已实现的存储区。

在核心 PIC18 指令集中，只有 MOVFF 指令指定源寄存器和目标寄存器的完整 12 位地址。该指令在执行时完全忽略 BSR。所有其他指令仅包含作为操作数的低位地址，而且必须使用 BSR 或快速操作存储区来寻址目标寄存器。

图 6-6: PIC18F86J72 和 PIC18F87J72 器件的数据存储器映射





图 6-7: 使用存储区选择寄存器（直接寻址）



6.3.2 快速操作存储区

使用 BSR 和嵌入的 8 位地址, 用户可以寻址数据存储器的整个空间, 但这同时也意味着用户必须始终确保选择了正确的存储区。否则, 可能会从错误的单元读取数据或将数据写入错误的单元。如果本来是向 GPR 进行写操作, 却将结果写入了 SFR, 后果是非常严重的。但是在每次对数据存储器进行读或写操作时验证和 / 或更改 BSR 会严重影响工作效率。

为了提高访问大多数常用数据存储单元的效率, 现为数据存储器配置了快速操作存储区, 这样可以允许用户访问被映射的存储区而无需指定 BSR。快速操作存储区由 Bank 0 的前 96 个字节 (00h-5Fh) 和 Bank 15 的后 160 个字节 (60h-FFh) 组成。地址较低的部分被称为“快速操作 RAM”, 由 GPR 组成。地址较高的部分则被映射为器件的 SFR。这两个区域被连续地映射到快速操作存储区并且可以用一个 8 位地址进行线性寻址 (图 6-6)。

包括快速操作 RAM 位 (指令中的 “a” 参数) 的核心 PIC18 指令使用快速操作存储区。当 “a” 等于 1 时, 指令使用 BSR 和包含在操作码中的 8 位地址对数据存储器寻址。当 “a” 为 0 时, 强制指令使用快速操作存储区地址映射, 此时完全忽略 BSR 的当前值。

此“强制”寻址模式可使指令在一个周期内对数据地址进行操作, 而不需要首先更新 BSR。这意味着用户可以更高效地对 8 位地址为 60h 或以上的 SFR 进行取值和操作。地址为 60h 以下的快速操作 RAM 非常适合于存储那些用户可能需要快速访问的数据值, 如直接计算结果或常用程序变量。快速操作 RAM 也可实现更加快速和高效的现场保护和变量切换代码。

使能扩展指令集 (XINST 配置位 = 1) 时的快速操作存储区的映射略有不同。在第 6.6.3 节“在立即数变址模式下映射快速操作存储区”中对此进行了更详细的讨论。

6.3.3 通用寄存器文件

PIC18 器件在 GPR 区中划分了一部分存储区。这部分存储区为数据 RAM, 所有指令均可访问它。GPR 区从 Bank 0 的底部 (地址 000h) 开始向上延伸直到 SFR 区的底部。上电复位不会初始化 GPR, 并且其他复位也不会改变其内容。

6.3.4 特殊功能寄存器

特殊功能寄存器（SFR）是 CPU 和外设模块用来控制所需器件操作的寄存器。这些寄存器以静态 RAM 的形式实现。SFR 从数据存储器的顶部（FFFh）开始向下，它占用了 Bank 15 上面部分的单元空间（F60h 至 FFFh）。表 6-2 和表 6-3 列出了这些寄存器。

可以将 SFR 归类为两组：与器件“内核”功能（ALU、复位和中断）相关的寄存器和与外设功能相关的寄存器。复位和中断寄存器在相应章节中进行讨论，本章后面的部分将对 ALU 的 STATUS 寄存器进行说明。与外设操作相关的寄存器将在相应外设的章节中进行说明。

SFR 通常分布在功能受其控制的外设中。未使用的 SFR 单元是未实现的，读为 0。

表 6-2: PIC18F87J72 系列器件的特殊功能寄存器映射

地址	名称	地址	名称	地址	名称	地址	名称	地址	名称	地址	名称
FFFh	TOSU	FDfh	INDF2 ⁽¹⁾	FBFh	LCDDATA4	F9Fh	IPR1	F7Fh	SPBRGH1	F5Fh	RTCCFG
FFEh	TOSH	FDEh	POSTINC2 ⁽¹⁾	FBEh	LCDDATA3	F9Eh	PIR1	F7Eh	BAUDCON1	F5Eh	RTCCAL
FFDh	TOSL	FDDh	POSTDEC2 ⁽¹⁾	FBDh	LCDDATA2	F9Dh	PIE1	F7Dh	— ⁽²⁾	F5Dh	RTCVALH
FFCh	STKPTR	FDCh	PREINC2 ⁽¹⁾	FBCh	LCDDATA1	F9Ch	— ⁽²⁾	F7Ch	LCDDATA22	F5Ch	RTCVALL
FFBh	PCLATU	FDBh	PLUSW2 ⁽¹⁾	FB8h	LCDDATA0	F9Bh	OSCTUNE	F7Bh	LCDDATA21	F5Bh	ALRMCFG
FFAh	PCLATH	FDAh	FSR2H	FBAh	— ⁽²⁾	F9Ah	TRISJ	F7Ah	LCDDATA20	F5Ah	ALRMRPT
FF9h	PCL	FD9h	FSR2L	FB9h	LCDSE4	F99h	TRISH	F79h	LCDDATA19	F59h	ALRMVALH
FF8h	TBLPTRU	FD8h	STATUS	FB8h	LCDSE3	F98h	TRISG	F78h	LCDDATA18	F58h	ALRMVALL
FF7h	TBLPTRH	FD7h	TMR0H	FB7h	LCDSE2	F97h	TRISF	F77h	— ⁽²⁾	F57h	CTMUCONH
FF6h	TBLPTRL	FD6h	TMR0L	FB6h	LCDSE1	F96h	TRISE	F76h	LCDDATA16	F56h	CTMUCONL
FF5h	TABLAT	FD5h	T0CON	FB5h	CVRCON	F95h	TRISD	F75h	LCDDATA15	F55h	CTMUICONH
FF4h	PRODH	FD4h	— ⁽²⁾	FB4h	CMCON	F94h	TRISC	F74h	LCDDATA14	F54h	PADCFG1
FF3h	PRODL	FD3h	OSCCON	FB3h	TMR3H	F93h	TRISB	F73h	LCDDATA13		
FF2h	INTCON	FD2h	LCDREG	FB2h	TMR3L	F92h	TRISA	F72h	LCDDATA12		
FF1h	INTCON2	FD1h	WDTCON	FB1h	T3CON	F91h	LATJ	F71h	— ⁽²⁾		
FF0h	INTCON3	FD0h	RCON	FB0h	— ⁽²⁾	F90h	LATH	F70h	LCDDATA10		
FEFh	INDF0 ⁽¹⁾	FCFh	TMR1H	FAFh	SPBRG1	F8Fh	LATG	F6Fh	LCDDATA9		
FEeh	POSTINC0 ⁽¹⁾	FCEh	TMR1L	FAEh	RCREG1	F8Eh	LATF	F6Eh	LCDDATA8		
FEDh	POSTDEC0 ⁽¹⁾	FCDh	T1CON	FADh	TXREG1	F8Dh	LATE	F6Dh	LCDDATA7		
FECh	PREINC0 ⁽¹⁾	FCCh	TMR2	FACH	TXSTA1	F8Ch	LATD	F6Ch	LCDDATA6		
FEBh	PLUSW0 ⁽¹⁾	FCBh	PR2	FABh	RCSTA1	F8Bh	LATC	F6Bh	— ⁽²⁾		
FEAh	FSR0H	FCAh	T2CON	FAAh	LC DPS	F8Ah	LATB	F6Ah	CCPR1H		
FE9h	FSR0L	FC9h	SSPBUF	FA9h	LCDSE0	F89h	LATA	F69h	CCPR1L		
FE8h	WREG	FC8h	SSPAD D	FA8h	LCDCON	F88h	PORTJ	F68h	CCP1CON		
FE7h	INDF1 ⁽¹⁾	FC7h	SSPSTAT	FA7h	EECON2	F87h	PORTH	F67h	CCPR2H		
FE6h	POSTINC1 ⁽¹⁾	FC6h	SSPCON1	FA6h	EECON1	F86h	PORTG	F66h	CCPR2L		
FE5h	POSTDEC1 ⁽¹⁾	FC5h	SSPCON2	FA5h	IPR3	F85h	PORTF	F65h	CCP2CON		
FE4h	PREINC1 ⁽¹⁾	FC4h	ADRESH	FA4h	PIR3	F84h	PORTE	F64h	SPBRG2		
FE3h	PLUSW1 ⁽¹⁾	FC3h	ADRESL	FA3h	PIE3	F83h	PORTD	F63h	RCREG2		
FE2h	FSR1H	FC2h	ADCON0	FA2h	IPR2	F82h	PORTC	F62h	TXREG2		
FE1h	FSR1L	FC1h	ADCON1	FA1h	PIR2	F81h	PORTB	F61h	TXSTA2		
FE0h	BSR	FC0h	ADCON2	FA0h	PIE2	F80h	PORTA	F60h	RCSTA2		

注 1: 这不是实际存在的寄存器。
2: 未实现的寄存器，读为 0。

PIC18F87J72 系列

表 6-3: PIC18F87J72 系列的寄存器文件汇总

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)
TOSU	—	—	—	栈顶最高字节 (TOS<20:16>)					---0 0000	49, 57
TOSH	栈顶高字节 (TOS<15:8>)								0000 0000	49, 57
TOSL	栈顶低字节 (TOS<7:0>)								0000 0000	49, 57
STKPTR	STKFUL	STKUNF	—	返回堆栈指针					uu-0 0000	49, 58
PCLATU	—	—	bit 21 ⁽⁴⁾	PC<20:16> 的保持寄存器					---0 0000	49, 57
PCLATH	PC<15:8> 的保持寄存器								0000 0000	49, 57
PCL	PC 低字节 (PC<7:0>)								0000 0000	49, 57
TBLPTRU	—	—	bit 21	程序存储器表指针最高字节 (TBLPTR<20:16>)					--00 0000	49, 80
TBLPTRH	程序存储器表指针高字节 (TBLPTR<15:8>)								0000 0000	49, 80
TBLPTRL	程序存储器表指针低字节 (TBLPTR<7:0>)								0000 0000	49, 80
TABLAT	程序存储器表锁存器								0000 0000	49, 80
PRODH	乘积寄存器的高字节								xxxx xxxx	49, 87
PRODL	乘积寄存器的低字节								xxxx xxxx	49, 87
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	0000 000x	49, 91
INTCON2	RBP ^U	INTEDG0	INTEDG1	INTEDG2	INTEDG3	TMR0IP	INT3IP	RBIP	1111 1111	49, 92
INTCON3	INT2IP	INT1IP	INT3IE	INT2IE	INT1IE	INT3IF	INT2IF	INT1IF	1100 0000	49, 93
INDF0	使用 FSR0 的内容寻址数据存储器——FSR0 的值不变 (不是实际存在的寄存器)								N/A	49, 72
POSTINC0	使用 FSR0 的内容寻址数据存储器——FSR0 的值后递增 (不是实际存在的寄存器)								N/A	49, 73
POSTDEC0	使用 FSR0 的内容寻址数据存储器——FSR0 的值后递减 (不是实际存在的寄存器)								N/A	49, 73
PREINC0	使用 FSR0 的内容寻址数据存储器——FSR0 的值预递增 (不是实际存在的寄存器)								N/A	49, 73
PLUSW0	使用 FSR0 的内容寻址数据存储器——FSR0 的值预递增 (不是实际存在的寄存器), FSR0 偏移量的值由 W 寄存器提供								N/A	49, 73
FSR0H	—	—	—	—	间接数据存储器地址指针 0 的高字节				---- xxxx	49, 72
FSR0L	间接数据存储器地址指针 0 的低字节								xxxx xxxx	49, 72
WREG	工作寄存器								xxxx xxxx	49
INDF1	使用 FSR1 的内容寻址数据存储器——FSR1 的值不变 (不是实际存在的寄存器)								N/A	49, 72
POSTINC1	使用 FSR1 的内容寻址数据存储器——FSR1 的值后递增 (不是实际存在的寄存器)								N/A	49, 73
POSTDEC1	使用 FSR1 的内容寻址数据存储器——FSR1 的值后递减 (不是实际存在的寄存器)								N/A	49, 73
PREINC1	使用 FSR1 的内容寻址数据存储器——FSR1 的值预递增 (不是实际存在的寄存器)								N/A	49, 73
PLUSW1	使用 FSR1 的内容寻址数据存储器——FSR1 的值预递增 (不是实际存在的寄存器), FSR1 偏移量的值由 W 寄存器提供								N/A	49, 73
FSR1H	—	—	—	—	间接数据存储器地址指针 1 的高字节				---- xxxx	50, 72
FSR1L	间接数据存储器地址指针 1 的低字节								xxxx xxxx	50, 72
BSR	—	—	—	—	存储区选择寄存器				---- 0000	50, 62
INDF2	使用 FSR2 的内容寻址数据存储器——FSR2 的值不变 (不是实际存在的寄存器)								N/A	50, 72
POSTINC2	使用 FSR2 的内容寻址数据存储器——FSR2 的值后递增 (不是实际存在的寄存器)								N/A	50, 73
POSTDEC2	使用 FSR2 的内容寻址数据存储器——FSR2 的值后递减 (不是实际存在的寄存器)								N/A	50, 73
PREINC2	使用 FSR2 的内容寻址数据存储器——FSR2 的值预递增 (不是实际存在的寄存器)								N/A	50, 73
PLUSW2	使用 FSR2 的内容寻址数据存储器——FSR2 的值预递增 (不是实际存在的寄存器), FSR2 偏移量的值由 W 寄存器提供								N/A	50, 73
FSR2H	—	—	—	—	间接数据存储器地址指针 2 的高字节				---- xxxx	50, 72
FSR2L	间接数据存储器地址指针 2 的低字节								xxxx xxxx	50, 72
STATUS	—	—	—	N	OV	Z	DC	C	---x xxxx	50, 70

图注: x = 未知, u = 不变, - = 未实现, q = 值取决于具体条件, r = 保留, 不要修改

注 1: PC 的 bit 21 仅在测试模式和串行编程模式下可用。

2: 当 MSSP 模块工作在 I²C™ 从模式下时, 这些位的备用名称和定义。详情请参见第 18.4.3.2 节“地址掩码”。

3: 只有在特定的振荡器配置中才可使用 PLEN 位; 否则, 它被禁止并读为 0。详情请参见第 3.4.3 节“PLL 倍频器”。

4: 仅当内部振荡器被选为默认时钟源 (FOSC2 配置位 = 0) 时, RA<7:6> 及其相关的锁存和方向位才能被配置为端口引脚; 否则, 这些位将被禁止且读为 0。

PIC18F87J72 系列

表 6-3: PIC18F87J72 系列的寄存器文件汇总（续）

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)
TMR0H	Timer0 寄存器的高字节								0000 0000	50, 125
TMR0L	Timer0 寄存器的低字节								xxxx xxxx	50, 125
T0CON	TMR0ON	T08BIT	T0CS	T0SE	PSA	T0PS2	T0PS1	T0PS0	1111 1111	50, 123
OSCCON	IDLEN	IRCF2	IRCF1	IRCF0	OSTS	IOFS	SCS1	SCS0	0110 q000	26, 50
LCDREG	—	CPEN	BIAS2	BIAS1	BIAS0	MODE13	CKSEL1	CKSEL0	-011 1100	50, 173
WDTCON	REGSLP	—	—	—	—	—	—	SWDTEN	0--- ---0	50, 326
RCON	IPEN	—	CM	RI	TO	PD	POR	BOR	0-11 11q0	44, 50
TMR1H	Timer1 寄存器的高字节								xxxx xxxx	50, 131
TMR1L	Timer1 寄存器的低字节								xxxx xxxx	50, 131
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON	0000 0000	50, 127
TMR2	Timer2 寄存器								0000 0000	50, 134
PR2	Timer2 周期寄存器								1111 1111	50, 134
T2CON	—	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	50, 133
SSPBUF	MSSP 接收缓冲 / 发送寄存器								xxxx xxxx	50, 203, 238
SSPADD	I ² C™ 从模式下的 MSSP 地址寄存器。I ² C 主模式下的 MSSP1 波特率重载寄存器。								0000 0000	50, 238
SSPSTAT	SMP	CKE	D/A	P	S	R/W	UA	BF	0000 0000	50, 196, 205
SSPCON1	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	0000 0000	50, 197, 206
SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	0000 0000	50, 207, 208
	GCEN	ACKSTAT	ADMSK5 ⁽²⁾	ADMSK4 ⁽²⁾	ADMSK3 ⁽²⁾	ADMSK2 ⁽²⁾	ADMSK1 ⁽²⁾	SEN		
ADRESH	A/D 结果寄存器的高字节								xxxx xxxx	51, 281
ADRESL	A/D 结果寄存器的低字节								xxxx xxxx	51, 281
ADCON0	ADCAL	—	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	0-00 0000	51, 273
ADCON1	TRIGSEL	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	0-00 0000	51, 274
ADCON2	ADFM	—	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0	0-00 0000	51, 275
LCDDATA4	—	—	—	—	—	—	—	S32C0	xxxx xxxx	51, 171
LCDDATA3	S31C0	S30C0	S29C0	S28C0	S27C0	S26C0	S25C0	S24C0	xxxx xxxx	51, 171
LCDDATA2	S23C0	S22C0	S21C0	S20C0	S19C0	S18C0	S17C0	S16C0	xxxx xxxx	51, 171
LCDDATA1	S15C0	S14C0	S13C0	S12C0	S11C0	S10C0	S09C0	S08C0	xxxx xxxx	51, 171
LCDDATA0	S07C0	S06C0	S05C0	S04C0	S03C0	S02C0	S01C0	S00C0	xxxx xxxx	51, 171
LCDSE4	—	—	—	—	—	—	—	SE32	0000 0000	51, 171
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	0000 0000	51, 171
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	0000 0000	51, 171
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	0000 0000	51, 171
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	0000 0000	51, 299
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	0000 0111	51, 293
TMR3H	Timer3 寄存器的高字节								xxxx xxxx	51, 137
TMR3L	Timer3 寄存器的低字节								xxxx xxxx	51, 137
T3CON	RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYNC	TMR3CS	TMR3ON	0000 0000	51, 135

图注: x = 未知, u = 不变, - = 未实现, q = 值取决于具体条件, r = 保留, 不要修改

- 注
- 1: PC 的 bit 21 仅在测试模式和串行编程模式下可用。
 - 2: 当 MSSP 模块工作在 I²C™ 从模式时, 这些位的备用名称和定义。详情请参见第 18.4.3.2 节“地址掩码”。
 - 3: 只有在特定的振荡器配置中才可使用 PLEN 位; 否则, 它被禁止并读为 0。详情请参见第 3.4.3 节“PLL 倍频器”。
 - 4: 仅当内部振荡器被选为默认时钟源 (FOSC2 配置位 = 0) 时, RA<7:6> 及其相关的锁存和方向位才能被配置为端口引脚; 否则, 这些位将被禁止且读为 0。

PIC18F87J72 系列

表 6-3: PIC18F87J72 系列的寄存器文件汇总（续）

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)
SPBRG1	EUSART 波特率发生器的低字节								0000 0000	51, 243
RCREG1	EUSART 接收寄存器								0000 0000	51, 251
TXREG1	EUSART 发送寄存器								0000 0000	51, 249
TXSTA1	CSRC	TX9	TXEN	SYNC	SENCB	BRGH	TRMT	TX9D	0000 0010	51, 240
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	51, 241
LCDPS	WFT	BIASMD	LCDA	WA	LP3	LP2	LP1	LP0	0000 0000	51, 169
LCDSE0	SE07	SE06	SE05	SE04	SE03	SE02	SE01	SE00	0000 0000	51, 170
LCDCON	LCDEN	SLPEN	WERR	—	CS1	CS0	LMUX1	LMUX0	000- 0000	51, 168
EECON2	EEPROM 控制寄存器 2（不是实际存在的寄存器）								---- ----	51, 78
EECON1	—	—	WPROG	FREE	WRERR	WREN	WR	—	--00 x00-	51, 78
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	-111 1111	52, 102
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	-000 0000	52, 96
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	-000 0000	52, 99
IPR2	OSCFIP	CMIP	—	—	BCLIP	LVDIP	TMR3IP	—	11-- 111-	52, 101
PIR2	OSCFIF	CMIF	—	—	BCLIF	LVDIF	TMR3IF	—	00-- 000-	52, 95
PIE2	OSCFIE	CMIE	—	—	BCLIE	LVDIE	TMR3IE	—	00-- 000-	52, 98
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	-111 1-11	52, 100
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	-000 0-00	52, 94
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	-000 0-00	52, 97
OSCTUNE	INTSRC	PLLEN ⁽³⁾	TUN5	TUN4	TUN3	TUN2	TUN1	TUN0	0000 0000	27, 52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	0001 1111	52, 122
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	—	1111 111-	52, 120
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	—	TRISE1	TRISE0	1111 1-11	52, 117
TRISD	TRISD7	TRISD6	TRISD5	TRISD4	TRISD3	TRISD2	TRISD1	TRISD0	1111 1111	52, 115
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISCO	1111 1111	52, 113
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	52, 110
TRISA	TRISA7 ⁽⁴⁾	TRISA6 ⁽⁴⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1111 1111	52, 107
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	00-x xxxx	52, 122
LATF	LATF7	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	—	xxxx xxx-	52, 120
LATE	LATE7	LATE6	LATE5	LATE4	LATE3	—	LATE1	LATE0	xxxx x-xx	52, 117
LATD	LATD7	LATD6	LATD5	LATD4	LATD3	LATD2	LATD1	LATD0	xxxx xxxx	52, 115
LATC	LATC7	LATC6	LATC5	LATC4	LATC3	LATC2	LATC1	LATC0	xxxx xxxx	52, 113
LATB	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	xxxx xxxx	52, 110
LATA	LATA7 ⁽⁴⁾	LATA6 ⁽⁴⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	xxxx xxxx	52, 107
PORTG	RDPUR	REPU	RJPU ⁽²⁾	RG4	RG3	RG2	RG1	RG0	000x xxxx	52, 122
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	—	xxxx xxx-	52, 120
PORTE	RE7	RE6	RE5	RE4	RE3	—	RE1	RE0	xxxx x-xx	52, 117
PORTD	RD7	RD6	RD5	RD4	RD3	RD2	RD1	RD0	xxxx xxxx	52, 115
PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	xxxx xxxx	52, 113
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	xxxx xxxx	52, 110
PORTA	RA7 ⁽⁴⁾	RA6 ⁽⁴⁾	RA5	RA4	RA3	RA2	RA1	RA0	xx0x 0000	52, 107

图注: x = 未知, u = 不变, - = 未实现, q = 值取决于具体条件, r = 保留, 不要修改

注 1: PC 的 bit 21 仅在测试模式和串行编程模式下可用。

2: 当 MSSP 模块工作在 I²C™ 从模式下时, 这些位的备用名称和定义。详情请参见第 18.4.3.2 节“地址掩码”。

3: 只有在特定的振荡器配置中才可使用 PLLEN 位; 否则, 它被禁止并读为 0。详情请参见第 3.4.3 节“PLL 倍频器”。

4: 仅当内部振荡器被选为默认时钟源 (FOSC2 配置位 = 0) 时, RA<7:6> 及其相关的锁存和方向位才能被配置为端口引脚; 否则, 这些位将被禁止且读为 0。

PIC18F87J72 系列

表 6-3: PIC18F87J72 系列的寄存器文件汇总（续）

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)
SPBRGH1	EUSART 波特率发生器的高字节								0000 0000	53, 243
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	0100 0-00	53, 242
LCDDATA22	—	—	—	—	—	—	—	S32C3	xxxx xxxx	53, 171
LCDDATA21	S31C3	S30C3	S29C3	S28C3	S27C3	S26C3	S25C3	S24C3	xxxx xxxx	53, 171
LCDDATA20	S23C3	S22C3	S21C3	S20C3	S19C3	S18C3	S17C3	S16C3	xxxx xxxx	53, 171
LCDDATA19	S15C3	S14C3	S13C3	S12C3	S11C3	S10C3	S09C3	S08C3	xxxx xxxx	53, 171
LCDDATA18	S07C3	S06C3	S05C3	S04C3	S03C3	S02C3	S01C3	S00C3	xxxx xxxx	53, 171
LCDDATA16	—	—	—	—	—	—	—	S32C2	xxxx xxxx	53, 171
LCDDATA15	S31C2	S30C2	S29C2	S28C2	S27C2	S26C2	S25C2	S24C2	xxxx xxxx	53, 171
LCDDATA14	S23C2	S22C2	S21C2	S20C2	S19C2	S18C2	S17C2	S16C2	xxxx xxxx	53, 171
LCDDATA13	S15C2	S14C2	S13C2	S12C2	S11C2	S10C2	S09C2	S08C2	xxxx xxxx	53, 171
LCDDATA12	S07C2	S06C2	S05C2	S04C2	S03C2	S02C2	S01C2	S00C2	xxxx xxxx	53, 171
LCDDATA10	—	—	—	—	—	—	—	S32C1	xxxx xxxx	53, 171
LCDDATA9	S31C1	S30C1	S29C1	S28C1	S27C1	S26C1	S25C1	S24C1	xxxx xxxx	53, 171
LCDDATA8	S23C1	S22C1	S21C1	S20C1	S19C1	S18C1	S17C1	S16C1	xxxx xxxx	53, 171
LCDDATA7	S15C1	S14C1	S13C1	S12C1	S11C1	S10C1	S09C1	S08C1	xxxx xxxx	53, 171
LCDDATA6	S07C1	S06C1	S05C1	S04C1	S03C1	S02C1	S01C1	S00C1	xxxx xxxx	53, 171
CCPR1H	捕捉 / 比较 / PWM 寄存器 1 的高字节								xxxx xxxx	53, 158
CCPR1L	捕捉 / 比较 / PWM 寄存器 1 的低字节								xxxx xxxx	53, 158
CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	--00 0000	53, 157
CCPR2H	捕捉 / 比较 / PWM 寄存器 2 的高字节								xxxx xxxx	53, 158
CCPR2L	捕捉 / 比较 / PWM 寄存器 2 的低字节								xxxx xxxx	53, 158
CCP2CON	—	—	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	--00 0000	53, 157
SPBRG2	AUSART 波特率发生器寄存器								0000 0000	54, 262
RCREG2	AUSART 接收寄存器								0000 0000	54, 267
TXREG2	AUSART 发送寄存器								0000 0000	54, 265
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	0000 -010	54, 260
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	54, 261
RTCCFG	RTCEN	—	RTCWREN	RTCSYNC	HALFSEC	RTCOE	RTCPTR1	RTCPTR0	0-00 0000	54, 141
RTCCAL	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	0000 0000	54, 142
RTCVALH	RTCC 值寄存器窗口的高字节, 基于 RTCPTR<1:0>								xxxx xxxx	54, 144
RTCVALL	RTCC 值寄存器窗口的低字节, 基于 RTCPTR<1:0>								xxxx xxxx	54, 144
ALRMCFG	ALRMEN	CHIME	AMASK3	AMASK2	AMASK1	AMASK0	ALRMPTR1	ALRMPTR0	0000 0000	54, 143
ALRMRPT	ARPT7	ARPT6	ARPT5	ARPT4	ARPT3	ARPT2	ARPT1	ARPT0	0000 0000	54, 144
ALRMVALH	闹钟值寄存器窗口的高字节, 基于 ALRMPTR<1:0>								xxxx xxxx	54, 147
ALRMVALL	闹钟值寄存器窗口的低字节, 基于 ALRMPTR<1:0>								xxxx xxxx	54, 147
CTMUCONH	CTMUEN	—	CTMUSIDL	TGEN	EDGEN	EDGSEQEN	IDISSEN	CTTRIG	0-00 0000	54, 315
CTMUCONL	EDG2POL	EDG2SEL1	EDG2SEL0	EDG1POL	EDG1SEL1	EDG1SEL0	EDG2STAT	EDG1STAT	0000 0000	54, 316
CTMUICON	ITRIM5	ITRIM4	ITRIM3	ITRIM2	ITRIM1	ITRIM0	IRNG1	IRNG0	0000 0000	54, 317
PADCFG1	—	—	—	—	—	RTSECSEL1	RTSECSEL0	—	---- -00-	54, 142

图注: x = 未知, u = 不变, - = 未实现, q = 值取决于具体条件, r = 保留, 不要修改

注 1: PC 的 bit 21 仅在测试模式和串行编程模式下可用。

2: 当 MSSP 模块工作在 I²C™ 从模式下时, 这些位的备用名称和定义。详情请参见第 18.4.3.2 节“地址掩码”。

3: 只有在特定的振荡器配置中才可使用 PLEN 位; 否则, 它被禁止并读为 0。详情请参见第 3.4.3 节“PLL 倍频器”。

4: 仅当内部振荡器被选为默认时钟源 (FOSC2 配置位 = 0) 时, RA<7:6> 及其相关的锁存和方向位才能被配置为端口引脚; 否则, 这些位将被禁止且读为 0。

PIC18F87J72 系列

6.3.5 STATUS 寄存器

如寄存器 6-2 所示，STATUS 寄存器包含 ALU 的算术运算状态。和任何其他寄存器一样，STATUS 寄存器可以作为任何指令的操作数。如果一条影响 Z、DC、C、OV 或 N 位的指令以 STATUS 寄存器作为目标寄存器，则会禁止对这 5 位进行写操作。

这些位根据器件逻辑被置 1 或清零。因此，在执行一条将 STATUS 寄存器作为目标寄存器的指令后，运行结果可能与预想的不同。例如，CLRF STATUS 将 Z 位置 1 并保持其余位不变。这样，读取 STATUS 寄存器

将得到“000u u1uu”。因此，建议仅使用 BCF、BSF、SWAPF、MOVFF 和 MOVWF 指令来改变 STATUS 寄存器，因为这些指令不会影响 STATUS 寄存器中的 Z、C、DC、OV 或 N 位。

关于其他不会影响状态位的指令，请参见表 27-2 和表 27-3 中的指令集汇总。

注： 在减法运算中，C 和 DC 位分别作为借位位和半借位位。

寄存器 6-2: STATUS 寄存器

U-0	U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	—	N	OV	Z	DC ⁽¹⁾	C ⁽²⁾
bit 7			bit 0				

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-5 **未实现：** 读为 0
- bit 4 **N：** 负标志位
该位用于有符号的算术运算（以二进制补码方式进行）。它用于指示结果是否为负（ALU MSB = 1）。
1 = 结果为负
0 = 结果为正
- bit 3 **OV：** 溢出标志位
该位用于有符号的算术运算（以二进制补码方式进行）。它表明运算结果溢出了 7 位二进制数的范围，溢出导致符号位（bit 7）发生改变。
1 = 有符号算术运算中发生溢出（本次算术运算）
0 = 未发生溢出
- bit 2 **Z：** 全零标志位
1 = 算术运算或逻辑运算的结果为零
0 = 算术运算或逻辑运算的结果不为零
- bit 1 **DC：** 半进位 / 借位位 ⁽¹⁾
对于 ADDWF、ADDLW、SUBLW 和 SUBWF 指令：
1 = 结果的第 4 个低位发生了进位
0 = 结果的第 4 个低位未发生进位
- bit 0 **C：** 进位 / 借位位 ⁽²⁾
对于 ADDWF、ADDLW、SUBLW 和 SUBWF 指令：
1 = 结果的最高有效位发生了进位
0 = 结果的最高有效位未发生进位

注 **1：** 对于借位，极性是相反的。减法是通过加上第二个操作数的二进制补码来执行的。对于移位指令（RRF 和 RLF），此位来自源寄存器的 bit 4 或 bit 3。

2： 对于借位，极性是相反的。减法是通过加上第二个操作数的二进制补码来执行的。对于移位指令（RRF 和 RLF），此位来自源寄存器的最高位或最低位。

6.4 数据寻址模式

注： 当使能 PIC18 扩展指令集时，核心 PIC18 指令集中某些指令的执行方式会发生变化。更多信息，请参见第 6.6 节“数据存储器和扩展指令集”。

程序存储器只能用一种方式寻址（通过程序计数器），而数据存储空间可用多种方式寻址。大部分指令的寻址模式都是固定的。其他指令可能使用最多三种模式，根据它们所使用的操作数和是否使能了扩展指令集而定。

这些寻址模式为：

- 固有寻址
- 立即数寻址
- 直接寻址
- 间接寻址

当使能了扩展指令集（XINST 配置位 = 1）时，还可使用另外一种寻址模式，即立即数变址寻址模式。第 6.6.1 节“使用立即数偏移量进行变址寻址”将更详细讨论它的操作。

6.4.1 固有寻址和立即数寻址

很多 PIC18 控制指令根本不需要任何参数；执行这些指令要么对整个器件造成影响，要么暗含地针对一个寄存器进行操作。此寻址模式就是固有寻址。该模式的示例包括指令 SLEEP、RESET 和 DAW。

其他指令的工作方式与此类似，但需要明确地在操作码中指定参数。由于指令需要一些立即数作为参数，该方法被称为立即数寻址模式。该模式的示例包括指令 ADDLW 和 MOVLW，它们分别向 W 寄存器加或移入立即数值。其他立即数寻址指令，例如 CALL 和 GOTO，它们包括一个 20 位的程序存储器地址。

6.4.2 直接寻址

直接寻址在操作码中指定操作的全部或部分源地址和 / 或目标地址。这些选项由指令附带的参数指定。

在核心 PIC18 指令集中，针对位和针对字节的指令默认情况下使用直接寻址。所有这些指令都包含某个 8 位的立即数地址作为其最低有效字节。此地址指定数据 RAM 的某个存储区中寄存器的地址（第 6.3.3 节“通用寄存器文件”）或快速操作存储区（第 6.3.2 节“快速操作存储区”）中作为指令数据源的单元地址。

快速操作 RAM 位“a”决定地址的解析方式。当“a”为 1 时，BSR（第 6.3.1 节“存储区选择寄存器”）的内容将和指令中的直接地址一起用于确定寄存器的完整 12 位地址。当“a”为 0 时，此直接地址将被解析为快速操作存储区中的一个寄存器。使用快速操作 RAM 的寻址模式有时也被称为直接强制寻址模式。

有几条指令，例如 MOVFF，在操作码中包含完整的 12 位地址（源地址或目标地址）。在这些情况下，BSR 被完全忽略。

保存操作结果的目标寄存器由目标位“d”确定。当“d”为 1 时，结果被存回源寄存器并覆盖原来的内容。当“d”为 0 时，结果被存储在 W 寄存器中。没有“d”参数的指令的目标寄存器隐含在指令中，这些指令的目标寄存器是正在操作的目标寄存器或 W 寄存器。

6.4.3 间接寻址

间接寻址允许用户访问数据存储区中的单元而无需在指令中给出一个固定的地址。这种寻址模式是通过使用文件选择寄存器（File Select Register，FSR）作为指向要读写单元的指针实现的。由于 FSR 本身作为特殊功能寄存器位于 RAM 中，因此也可在程序控制中对其直接操作。这使得 FSR 对于在数据存储区中实现诸如表和数组等数据结构时非常有用。

也可以使用间接文件操作数（Indirect File Operand，INDF）进行寄存器间接寻址。这种操作允许自动递增、递减或偏移指针，从而自动操作指针的值。它通过使用循环提高代码执行效率，如例 6-5 所示的清零整个 RAM 存储区的操作。它还允许用户在数据存储区中执行变址寻址和其他针对程序存储器的堆栈指针操作。

例 6-5： 如何使用间接寻址清零 RAM（Bank 1）

	LFSR	FSR0, 100h ;
NEXT	CLRF	POSTINC0 ; Clear INDF
		; register then
		; inc pointer
	BTFSS	FSR0H, 1 ; All done with
		; Bank1?
	BRA	NEXT ; NO, clear next
CONTINUE		; YES, continue

6.4.3.1 FSR 寄存器和 INDF 操作数


间接寻址的核心是三组寄存器：FSR0、FSR1 和 FSR2。每组寄存器都含有一对 8 位寄存器：FSRnH 和 FSRnL。FSRnH 寄存器的高 4 位未使用，因此每对 FSR 只保存一个 12 位值，从而可以线性寻址数据存储器的整个空间。因此，FSR 寄存器对被用作数据存储器的地址指针。

间接寻址是通过一组间接文件操作数（INDF0 至 INDF2）完成的。这些操作数可被看作“虚拟”寄存

器：它们被映射到 SFR 空间而不是物理实现的。对特定的 INDF 寄存器执行读或写操作实际上访问的是与之对应的一对 FSR 寄存器。例如，读 INDF1 就是读 FSR1H:FSR1L 指向地址中的数据。使用 INDF 寄存器作为操作数的指令实际上使用相应FSR的内容作为指向指令目标地址的指针。INDF 操作数只是使用指针的一种简便方法。

由于间接寻址使用完整的 12 位地址，因此没有必要进行数据 RAM 分区。所以 BSR 的当前内容和快速操作 RAM 位对于确定目标地址没有影响。

图 6-8: 间接寻址



6.4.3.2 FSR 寄存器和 POSTINC、POSTDEC、PREINC 以及 PLUSW

除了 INDF 操作数之外，每对 FSR 寄存器还有 4 个额外的间接操作数。和 INDF 一样，它们也都是不能直接读写的“虚拟”寄存器。访问这些寄存器实际上访问的是与之相关的一对 FSR 寄存器，并对其所存储的值进行特定的操作。这些操作数是：

- **POSTDEC**：访问 FSR 的值，然后将其自动减 1
- **POSTINC**：访问 FSR 的值，然后将其自动加 1
- **PREINC**：将 FSR 的值加 1，然后在操作中使用该值
- **PLUSW**：将 W 寄存器中的有符号值（从 -127 至 128）与 FSR 中的值相加，并在操作中使用得到的新值

在本文中，访问 INDF 寄存器使用相关 FSR 寄存器中的值（不会更改此值）。同样，访问 PLUSW 寄存器是将 W 寄存器中的值作为 FSR 的偏移量；该操作不会改变 W 或 FSR 中的值。访问其他虚拟寄存器均会更改 FSR 寄存器的值。

使用 POSTDEC、POSTINC 和 PREINC 对 FSR 进行操作会影响整对寄存器：即，FSRnL 寄存器从 FFh 计满返回到 00h 并向 FSRnH 寄存器进位。但这些操作的结果不会更改 STATUS 寄存器中的任何标志位（如 Z、N 和 OV 等）。

PLUSW 寄存器可用于在数据存储空间中实现变址寻址。通过操作 W 寄存器中的值，用户可以访问相对当前指针地址有固定偏移量的地址单元。在某些应用中，该功能可用于在数据存储内部实现某些强大的程序控制结构，如软件堆栈。

6.4.3.3 通过 FSR 对其他 FSR 进行操作

在某些特殊情况下，间接寻址操作以其他 FSR 或虚拟寄存器作为目标。例如，使用 FSR 指向一个虚拟寄存器会导致操作不成功。假设如下特殊情况：FSR0H:FSR0L 寄存器保存的是 INDF1 的地址 FE7h。尝试使用 INDF0 作为操作数读取 INDF1 的值，将返回 00h。尝试使用 INDF0 作为操作数写入 INDF1，将会导致执行一条 NOP 指令。

另一方面，使用虚拟寄存器对一对 FSR 寄存器进行写操作可能会产生与预期不同的结果。在这些情况下，会将值写入一对 FSR 寄存器，但 FSR 不会递增或递减。因此，写入 INDF2 或 POSTDEC2 时会将同样的值写入 FSR2H:FSR2L。

由于 FSR 是映射到 SFR 空间中的物理寄存器，所以可以通过所有直接寻址来操作它们。用户在使用这些寄存器时应特别小心，尤其是在代码使用间接寻址时。

同样，通常允许通过间接寻址对所有其他 SFR 进行操作。用户在进行此类操作时应特别小心，以免不小心更改设置从而影响器件操作。

6.5 程序存储器和扩展指令集

程序存储器的操作不受扩展指令集影响。

使能扩展指令集会将 5 条额外的双字命令添加到现有的 PIC18 指令集中：即 ADDFSR、CALLW、MOVSF、MOVSS 和 SUBFSR。这些指令如第 6.2.4 节“双字指令”中所述执行。

6.6 数据存储器和扩展指令集

使能 PIC18 扩展指令集（XINST 配置位 = 1）显著改变了数据存储及其寻址的某些方面。特别是，许多核心 PIC18 指令使用快速操作存储区的方式有所不同。这是由于扩展指令集引入了对数据存储空间的新的寻址模式。该模式还会改变使用 FSR2 及其相关操作数进行间接寻址的方式。

同样需要了解哪些部分保持不变。数据存储空间的大小及其线性寻址模式都不会改变。SFR 映射也保持不变。核心 PIC18 指令也仍然以直接和间接寻址模式进行操作；固有和立即数寻址指令操作照旧。FSR0 和 FSR1 的间接寻址模式也保持不变。

6.6.1 使用立即数偏移量进行变址寻址

使能 PIC18 扩展指令集将更改使用 FSR2 寄存器对其相关文件操作数进行间接寻址的方式。在适当的条件下，使用快速操作存储区的指令（即绝大多数针对位和针对字节的指令）可以利用指令中的偏移量来执行变址寻址。这种特殊的寻址模式称为使用立即数偏移量的变址寻址或立即数变址寻址模式。

使用扩展指令集时，这种寻址模式有如下要求：

- 强制使用快速操作存储区（a = 0）；且
- 文件地址参数要小于或等于 5Fh。

在这些条件下，指令的文件地址不会被解析为地址的低字节（在直接寻址中和 BSR 一起使用），或快速操作存储区中的 8 位地址，而是被解析为由 FSR2 指定的地址指针的偏移量。将该偏移量与 FSR2 的内容相加以获取操作的目标地址。

6.6.2 受立即数变址寻址模式影响的指令

任何使用直接寻址模式的核心 PIC18 指令均会受到立即数变址寻址模式的潜在影响，包括所有针对字节和针对位的指令，即核心 PIC18 指令集中几乎一半的指令。只有使用固有寻址或立即数寻址模式的指令不受影响。

此外，如果针对字节和针对位的指令使用快速操作存储区（快速操作 RAM 位为 1）或包含 60h 以上的文件地址，它们也不受影响。符合这些条件的指令会像以前一样执行。图 6-9 给出了当使能扩展指令集时，各种寻址模式之间的对比。

那些想要在立即数变址寻址模式中使用针对位或针对字节的指令的用户，应该注意此模式下汇编语法的改变。在第 27.2.1 节“扩展指令的语法”中对此进行了更详细的说明。


图 6-9: 针对位和针对字节的指令的寻址模式对比（使能了扩展指令集）

示例指令: ADDWF, f, d, a (操作码: 0010 01da ffff ffff)

当 a = 0 且 f ≥ 60h 时:

此指令以直接强制寻址模式执行。“f”被解析为快速操作 RAM 中 060h 至 FFFh 之间的单元地址, 该地址也是数据存储器的 F60h 至 FFFh (Bank 15)。


不可用此模式寻址地址低于 060h 的单元。



当 a = 0 且 f ≤ 5Fh 时:


此指令以立即数变址寻址模式执行。“f”被解析为 FSR2 中地址值的偏移量。将这两个值相加可以得到指令的目标寄存器的地址。此地址可以在数据存储空间的任何地方。

注意在此模式中, 正确的语法如下:
ADDWF [k], d
其中 “k” 就是 “f”。



当 a = 1 (f 可为任何值) 时:

指令以直接寻址模式 (也称为直接长地址寻址模式) 执行。“f”被解析为数据存储空间的 16 个存储区之一中的一个单元地址。存储区由存储区选择寄存器 (BSR) 指定。此地址可以位于数据存储空间的任何已实现存储区中。



6.6.3 在立即数变址模式下映射快速操作存储区


使用立即数变址寻址模式能有效改变快速操作 RAM 低地址单元（00h 至 5Fh）的映射方式。此模式映射 Bank 0 的内容和由用户定义的、可位于数据存储空间中任何地方的“窗口”内容，而不仅仅映射 Bank 0 底部的内容。FSR2 的值定义映射到窗口的地址的下边界，而上边界则由 FSR2 加 95（5Fh）决定。地址大于 5Fh 的快速操作 RAM 的映射方法如前所述（见第 6.3.2 节“快速操作存储区”）。图 6-10 给出了在此寻址模式下重映射快速操作存储区的示例。

快速操作存储区的重映射仅适用于立即数变址寻址模式。使用 BSR（快速操作 RAM 位为 1）的操作和以前一样继续使用直接寻址模式。任何明确使用间接文件操作数（包括 FSR2）的间接或变址寻址操作都将像标准间接寻址一样操作。任何使用快速操作存储区（另外包括大于 05Fh 的寄存器地址）的指令都将使用直接寻址和常规的快速操作存储区映射。

6.6.4 立即数变址模式中的 BSR

尽管使能扩展指令集时会重映射快速操作存储区，但 BSR 的操作保持不变。使用 BSR 选择数据存储区的直接寻址操作方式和以前描述的相同。

图 6-10：使用立即数变址寻址模式重映射快速操作存储区



7.0 闪存程序存储器

在整个 VDD 范围内，正常操作期间，闪存程序存储器都是可读写、可擦除的。

读程序存储器时，每次读取一个字节。写程序存储器时，每次写入一个 64 字节的块或两个字节。擦除程序存储器时，每次擦除一个 1,024 字节的块。用户代码不能执行批量擦除操作。

在擦写程序存储器时，系统会停止取指令直到操作完成。擦写期间不能访问程序存储器，因此也就无法执行代码。由内部编程定时器来终止程序存储器的擦写操作。

写入程序存储器的值不一定非要是有效指令。执行存储无效指令的程序存储单元会导致执行 NOP。

7.1 表读与表写

为了读写程序存储器，有两个操作可供处理器在程序存储空间和数据 RAM 之间传送字节：

- 表读（TBLRD）
- 表写（TBLWT）

程序存储空间为 16 位宽，而数据 RAM 空间为 8 位宽。表读和表写操作通过一个 8 位寄存器（TABLAT）在这两个存储空间之间传送数据。

表读操作从程序存储器获取数据并将其放入数据 RAM 空间。图 7-1 显示了程序存储器和数据 RAM 之间的一次表读操作。

表写操作将数据存储空间中的数据存储在程序存储器的保持寄存器中。**第 7.5 节“写闪存程序存储器”**详细介绍了将保持寄存器的内容写入程序存储器的过程。图 7-2 显示了程序存储器和数据 RAM 之间的一次表写操作。

表操作以字节为单位。包含数据而非程序指令的表块不需要按字对齐。因此，表块可以在任何字节地址开始和结束。如果使用表写操作向程序存储器写入可执行代码，程序指令必须按字对齐。

图 7-1: 表读操作





图 7-2: 表写操作



7.2 控制寄存器

TBLRD 和 TBLWT 指令要用到几个控制寄存器。这些寄存器包括:

- EECON1 寄存器
- EECON2 寄存器
- TABLAT 寄存器
- TBLPTR 寄存器

7.2.1 EECON1 和 EECON2 寄存器

EECON1 寄存器 (寄存器 7-1) 是存储器访问的控制寄存器。EECON2 寄存器不是实际存在的寄存器, 专用于存储器的擦写操作。读 EECON2 将得到全 0。

如果 WPROG 位置 1, 则执行 WR 命令时, 允许用户按单个字 (2 个字节) 编程。如果该位清零, 则执行 WR 命令时, 将编程 64 字节的块。

当 FREE 位置 1 时, 允许对程序存储器进行擦除操作, 擦除操作由下一条 WR 命令启动。当 FREE 清零时, 则仅使能写操作。

当 WREN 位置 1 时, 允许进行写操作。上电时, WREN 位被清零。WRERR 位在 WR 位置 1 时由硬件置 1, 在内部编程定时器超时、写操作结束时被清零。

注: 在正常操作期间, WRERR 读为 1。这表明写操作被复位提早终止或进行了不合法的写操作。

WR 控制位用于启动写操作。用软件只能将该位置 1 而无法清零。在写操作完成时, 由硬件将其清零。

寄存器 7-1: EECON1: EEPROM 控制寄存器 1

U-0	U-0	R/W-0	R/W-0	R/W-x	R/W-0	R/S-0	U-0
—	—	WPROG	FREE	WRERR ⁽¹⁾	WREN	WR	—
bit 7							bit 0

图注:	S = 可置 1 位（无法用软件清零）		
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-6 未实现：读为 0
- bit 5 **WPROG**：单字宽编程位
 1 = 在执行下一条 WR 命令时编程 2 个字节
 0 = 在执行下一条 WR 命令时编程 64 个字节
- bit 4 **FREE**：闪存擦除使能位
 1 = 在下一条 WR 命令时执行擦除操作（擦除操作完成后清零）
 0 = 仅执行写操作
- bit 3 **WRERR**：闪存程序存储器错误标志位 ⁽¹⁾
 1 = 写操作提早终止（由于正常操作中自定时编程期间的任何复位，或不合法的写操作）
 0 = 写操作完成
- bit 2 **WREN**：闪存程序存储器写使能位
 1 = 允许对闪存程序存储器的写周期
 0 = 禁止对闪存程序存储器的写周期
- bit 1 **WR**：写控制位
 1 = 启动程序存储器的擦除周期或写周期
 （操作是自定时的，一旦写操作完成，该位即由硬件清零。用软件只能将 WR 位置 1（不能清零）。）
 0 = 写周期完成
- bit 0 未实现：读为 0

注 **1**: 当发生 WRERR 时，EEPGD 和 CFGS 位不会被清零。这样可以跟踪错误情况。

PIC18F87J72 系列

7.2.2 表锁存寄存器 (TABLAT)

表锁存器 (TABLAT) 是映射到 SFR 空间的一个 8 位寄存器。表锁存器用于在程序存储器和数据 RAM 之间传输数据时保存 8 位数据。

7.2.3 表指针寄存器 (TBLPTR)

表指针 (TBLPTR) 寄存器在程序存储器中以字节为单位进行寻址。TBLPTR 由 3 个 SFR 寄存器组成：表指针最高字节、表指针高字节和表指针低字节 (TBLPTRU:TBLPTRH:TBLPTRL)。这 3 个寄存器合起来组成一个 22 位宽的指针。其中低 21 位允许器件寻址最大 2 MB 的程序存储空间。第 22 位则允许访问器件 ID、用户 ID 和配置位。

TBLRD 和 TBLWT 指令要使用表指针寄存器 TBLPTR。这些指令可以基于表操作以 4 种方法之一更新 TBLPTR。表 7-1 列出了这些操作。这些操作只会影响 TBLPTR 的低 21 位。

7.2.4 表指针边界

TBLPTR 用于读、写和擦除闪存程序存储器。

当执行 TBLRD 时，TBLPTR 的所有 22 位决定将程序存储器的哪个字节读入 TABLAT。

当执行 TBLWT 时，表指针寄存器的低 7 位 (TBLPTR <6:0>) 决定要写入程序存储器的哪个保持寄存器 (共有 64 个)。当程序存储器的定时写入 (通过 WR 位) 开始时，TBLPTR 的高 12 位 (TBLPTR <21:10>) 将决定要写入哪个程序存储器块 (每块 1,024 字节)。更多详细信息，请参见第 7.5 节 “写闪存程序存储器”。


当执行擦除程序存储器时，表指针寄存器的高 12 位指向将要擦除的 1,024 字节块。最低有效位被忽略。

图 7-3 说明了基于闪存程序存储器操作的 TBLPTR 相关边界。

表 7-1: 执行 TBLRD 和 TBLWT 指令的表指针操作

示例	表指针操作
TBLRD* TBLWT*	不修改 TBLPTR
TBLRD*+ TBLWT*+	TBLPTR 在读 / 写后递增
TBLRD*- TBLWT*-	TBLPTR 在读 / 写后递减
TBLRD+* TBLWT+*	TBLPTR 在读 / 写前递增

图 7-3: 基于操作的表指针边界




7.3 读闪存程序存储器

TBLRD 指令用于从程序存储器读取数据并放入数据 RAM。表读操作每次从程序存储器读取一个字节。

TBLPTR 指向程序存储空间的某个字节地址。执行 TBLRD 指令会将指向的字节装入 TABLAT。此外，还可以自动修改 TBLPTR 以进行下一次表读操作。

内部程序存储器通常以字为单位进行组织。由地址的最低有效位来选择字的高字节或低字节。图 7-4 显示了内部程序存储器和 TABLAT 之间的接口。

图 7-4: 读闪存程序存储器



例 7-1: 读闪存程序存储器的一个字

```
MOVLWCODE_ADDR_UPPER      ; Load TBLPTR with the base
MOVWFTBLPTRU               ; address of the word
MOVLWCODE_ADDR_HIGH
MOVWFTBLPTRH
MOVLWCODE_ADDR_LOW
MOVWFTBLPTRL

READ_WORD
  TBLRD*+                  ; read into TABLAT and increment
  MOVF TABLAT, W           ; get data
  MOVWFWORD_EVEN
  TBLRD*+                  ; read into TABLAT and increment
  MOVF TABLAT, W           ; get data
  MOVWFWORD_ODD
```

7.4 擦除闪存程序存储器

最小擦除块大小为 512 个字或 1,024 字节。只有通过使用外部编程器，或通过 ICSP 控制，才能够批量擦除更大的程序存储器块。闪存阵列不支持字擦除。

当单片机自身启动一个擦除序列时，会擦除一个 1,024 字节的程序存储器块。高 12 位 TBLPTR<21:10> 指向要擦除的块。TBLPTR<9:0> 被忽略。

擦除操作由 EECON1 寄存器控制。WREN 位必须被置 1 以使能写操作。FREE 位被置 1 以选择擦除操作。为了安全起见，必须使用 EECON2 的写启动序列。

擦除内部闪存必须执行长写操作。在长写周期中，指令暂停执行。由内部编程定时器终止长写操作。

7.4.1 闪存程序存储器擦除序列

- 擦除内部程序存储器块的过程如下：
1. 将要擦除的地址装入表指针寄存器。
 2. 将 WREN 和 FREE 位（EECON1<2,4>）置 1 以使能擦除操作。
 3. 禁止中断。
 4. 将 55h 写入 EECON2。
 5. 将 0AAh 写入 EECON2。
 6. 将 WR 位置 1。这将开始擦除周期。
 7. CPU 在擦除期间（T_{IE}，见参数 D133B）将会停止工作。
 8. 重新允许中断。

例 7-2: 擦除闪存程序存储器

ERASE	MOVLW	CODE_ADDR_UPPER	; load TBLPTR with the base
	MOVWF	TBLPTRU	; address of the memory block
	MOVLW	CODE_ADDR_HIGH	
	MOVWF	TBLPTRH	
	MOVLW	CODE_ADDR_LOW	
	MOVWF	TBLPTRL	
必需的序列	BSF	EECON1, WREN	
	BSF	EECON1, FREE	; enable Erase operation
	BCF	INTCON, GIE	; disable interrupts
	MOVLW	55h	
	MOVWF	EECON2	; write 55h
	MOVLW	0AAh	
	MOVWF	EECON2	; write 0AAh
	BSF	EECON1, WR	; start erase (CPU stall)
	BSF	INTCON, GIE	; re-enable interrupts

7.5 写闪存程序存储器

编程块大小为 32 个字或 64 字节。还支持一次编程一个字或 2 字节。

在内部使用表写指令将需要写入闪存的内容装入保持寄存器中。表写操作使用 64 个保持寄存器进行编程。

由于表锁存器 (TABLAT) 只是单字节寄存器，所以每次编程操作 TBLWT 指令可能需要执行 64 次 (如果 WPROG = 0)。因为只写保持寄存器，所以所有的表写操作实际上都是短写。更新 64 个保持寄存器后，必须写 EECON1 寄存器，以便启动长写周期开始编程操作。

对内部闪存编程要求使用长写操作。在长写周期中，指令暂停执行。由内部编程定时器终止长写操作。


由片上定时器控制写入的时间。写入 / 擦除电压由片上的电荷泵产生，该电荷泵可以在器件的电压范围内工作。

- 注
- 1:

与早期的PIC18闪存器件不同,PIC18F87J72系列器件在写操作发生后并不会复位保持寄存器。必须在编程序列之前清零或改写保持寄存器。
- 2:

为了确保程序存储单元的耐擦写次数,在两次擦除操作之间不应每个闪存字节编程多于一次。在第二次尝试修改目标单元内容之前,必须对其所在单元执行擦除操作或整个存储器的批量擦除。

图 7-5: 对闪存程序存储器的表写操作



7.5.1 闪存程序存储器写序列

对内部程序存储单元编程的过程如下：

1.

将 1,024 字节读入 RAM。
2.

必要时更新 RAM 中的数据值。
3.

将要擦除的地址装入表指针寄存器。
4.

执行擦除过程。
5.

将要写入的第一个字节的地址装入表指针寄存器，表指针减 1。
6.

通过自动递增将 64 字节写入保持寄存器。
7.

将 WREN 位 (EECON1<2>) 置 1 以使能字节写操作。
8.

禁止中断。
9.

将 55h 写入 EECON2。
10.

将 0AAh 写入 EECON2。
11.

将 WR 位置 1。这将开始写周期。
12.

CPU 在写入期间 (T_w，见参数 D133A) 将会停止工作。
13.

重新允许中断。
14.

重复步骤 6 至 13，直到将所有 1,024 个字节都写入程序存储器中。
15.

校验存储器 (表读)。

下页中的例 7-3 给出了所需代码的示例。

- 注:
- 在将 WR 位置 1 前，表指针地址必须处于保持寄存器中的 64 字节预期地址范围内。

PIC18F87J72 系列

例 7-3: 写闪存程序存储器

	MOVLW	CODE_ADDR_UPPER	; Load TBLPTR with the base address
	MOVWF	TBLPTRU	; of the memory block, minus 1
	MOVLW	CODE_ADDR_HIGH	
	MOVWF	TBLPTRH	
	MOVLW	CODE_ADDR_LOW	
	MOVWF	TBLPTRL	
ERASE_BLOCK			
	BSF	EECON1, WREN	; enable write to memory
	BSF	EECON1, FREE	; enable Erase operation
	BCF	INTCON, GIE	; disable interrupts
	MOVLW	55h	
	MOVWF	EECON2	; write 55h
	MOVLW	0AAh	
	MOVWF	EECON2	; write 0AAh
	BSF	EECON1, WR	; start erase (CPU stall)
	BSF	INTCON, GIE	; re-enable interrupts
	MOVLW	D'16'	
	MOVWF	WRITE_COUNTER	; Need to write 16 blocks of 64 to write
			; one erase block of 1024
RESTART_BUFFER			
	MOVLW	D'64'	
	MOVWF	COUNTER	
	MOVLW	BUFFER_ADDR_HIGH	; point to buffer
	MOVWF	FSR0H	
	MOVLW	BUFFER_ADDR_LOW	
	MOVWF	FSR0L	
FILL_BUFFER			
	...		; read the new data from I2C, SPI,
			; PSP, USART, etc.
WRITE_BUFFER			
	MOVLW	D'64	; number of bytes in holding register
	MOVWF	COUNTER	
WRITE_BYTE_TO_HREGS			
	MOVFF	POSTINC0, WREG	; get low byte of buffer data
	MOVWF	TABLAT	; present data to table latch
	TBLWT+*		; write data, perform a short write
			; to internal TBLWT holding register.
	DECFSZ	COUNTER	; loop until buffers are full
	BRA	WRITE_BYTE_TO_HREGS	
PROGRAM_MEMORY			
	BSF	EECON1, WREN	; enable write to memory
	BCF	INTCON, GIE	; disable interrupts
	MOVLW	55h	
	MOVWF	EECON2	; write 55h
	MOVLW	0AAh	
	MOVWF	EECON2	; write 0AAh
	BSF	EECON1, WR	; start program (CPU stall)
	BSF	INTCON, GIE	; re-enable interrupts
	BCF	EECON1, WREN	; disable write to memory
	DECFSZ	WRITE_COUNTER	; done with one write cycle
	BRA	RESTART_BUFFER	; if not done replacing the erase block

必需的序列

7.5.2 闪存程序存储器写序列（字编程）

PIC18F87J72 系列器件具有允许编程单个字（2 个字节）的功能。当 WPROG 位置 1 时，该功能使能。如果存储单元已经被擦除，需要通过以下序列来使能该功能：

1. 向表指针寄存器中装入要写入的数据的地址。

2. 将 2 个字节写入保持寄存器并执行表写指令。
3. 将 WPROG 置 1 以使能单字写操作。

4. 将 WREN 置 1 以使能写存储器。

5. 禁止中断。

6. 将 55h 写入 EECON2。

7. 将 0AAh 写入 EECON2。

8. 将 WR 位置 1。这将开始写周期。

9. CPU 在写入期间（T_{tw}，见参数 D133A）将会停止工作。

10. 重新允许中断。

例 7-4: 将一个字写入闪存程序存储器

	MOVLW	CODE_ADDR_UPPER	; Load TBLPTR with the base address
	MOVWF	TBLPTRU	
	MOVLW	CODE_ADDR_HIGH	
	MOVWF	TBLPTRH	
	MOVLW	CODE_ADDR_LOW	
	MOVWF	TBLPTRL	
	MOVLW	DATA0	
	MOVWF	TABLAT	
	TBLWT*+		
	MOVLW	DATA1	
	MOVWF	TABLAT	
	TBLWT*		
PROGRAM_MEMORY	BSF	EECON1, WPROG	; enable single word write
	BSF	EECON1, WREN	; enable write to memory
	BCF	INTCON, GIE	; disable interrupts
必需的序列	MOVLW	55h	
	MOVWF	EECON2	; write 55h
	MOVLW	0AAh	
	MOVWF	EECON2	; write 0AAh
	BSF	EECON1, WR	; start program (CPU stall)
	BSF	INTCON, GIE	; re-enable interrupts
	BCF	EECON1, WPROG	; disable single word write
	BCF	EECON1, WREN	; disable write to memory

PIC18F87J72 系列

7.5.3 写校验

根据具体应用，将写入存储器的值对照原始值进行校验是一个很好的编程习惯。在应用中，如果某些位的写次数接近规定极限值，就应该进行写校验。

7.5.4 意外终止写操作

如果由于意外事件（如掉电或意外复位）终止了写操作，应该对刚刚编程的存储单元进行校验，如有必要，还要重新进行编程。如果写操作在正常操作期间因 MCLR 复位或 WDT 超时复位而中断，用户可以检查 WRERR 位以确定是否需要重写该单元。

7.6 代码保护期间闪存程序存储器的操作

关于闪存程序存储器代码保护的详细信息，请参见第 26.6 节“程序校验和代码保护”。

表 7-2: 与闪存程序存储器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
TBLPTRU	—	—	bit 21	程序存储器表指针最高字节（TBLPTR<20:16>）					49
TBPLTRH	程序存储器表指针高字节（TBLPTR<15:8>）								49
TBLPTRL	程序存储器表指针低字节（TBLPTR<7:0>）								49
TABLAT	程序存储器表锁存器								49
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
EECON2	EEPROM 控制寄存器 2（不是实际存在的寄存器）								51
EECON1	—	—	WPROG	FREE	WRERR	WREN	WR	—	51

图注： — = 未实现，读为 0。闪存程序存储器访问期间不使用阴影单元。

8.0 8 x 8 硬件乘法器

8.1 简介

所有 PIC18 器件均包含一个 8x8 硬件乘法器（是 ALU 的一部分）。该乘法器可执行无符号运算并产生一个 16 位运算结果，该结果存储在—对乘积寄存器 PRODH:PRODL 中。该乘法器执行的运算不会影响 STATUS 寄存器中的任何标志。

通过硬件执行乘法运算只需要一个指令周期。硬件乘法器具有更高的计算吞吐量并缩短了乘法算法的代码长度，从而可在许多先前仅能使用数字信号处理器的应用中使用 PIC18 器件。表 8-1 给出了硬件和软件乘法运算的比较，包括所需存储空间和执行时间。

8.2 工作原理

例 8-1 给出了一个 8x8 无符号乘法运算的指令序列。当已在 WREG 寄存器中装入了一个参数时，实现该运算仅需一条指令。

例 8-2 给出了一个 8x8 有符号乘法运算的指令序列。要弄清参数的符号位，必须检查每个参数的最高有效位（Most Significant bit，MSb），并做相应的减法。

例 8-1: 8 x 8 无符号乘法程序

```
MOVWF ARG1, W ;  
MULWF ARG2 ; ARG1 * ARG2 ->  
; PRODH:PRODL
```

例 8-2: 8 x 8 有符号乘法程序

```
MOVWF ARG1, W  
MULWF ARG2 ; ARG1 * ARG2 ->  
; PRODH:PRODL  
  
BTFSK ARG2, SB ; Test Sign Bit  
SUBWF PRODH, F ; PRODH = PRODH  
; - ARG1  
  
MOVWF ARG2, W  
BTFSK ARG1, SB ; Test Sign Bit  
SUBWF PRODH, F ; PRODH = PRODH  
; - ARG2
```

表 8-1: 各种乘法运算的性能比较

程序	乘法实现方法	程序 存储器 (字)	周期数 (最多)	时间		
				48 MHz 时	10 MHz 时	4 MHz 时
8 x 8 无符号	软件乘法	13	69	5.7 μs	27.6 μs	69 μs
	硬件乘法	1	1	83.3 ns	400 ns	1 μs
8 x 8 有符号	软件乘法	33	91	7.5 μs	36.4 μs	91 μs
	硬件乘法	6	6	500 ns	2.4 μs	6 μs
16 x 16 无符号	软件乘法	21	242	20.1 μs	96.8 μs	242 μs
	硬件乘法	28	28	2.3 μs	11.2 μs	28 μs
16 x 16 有符号	软件乘法	52	254	21.6 μs	102.6 μs	254 μs
	硬件乘法	35	40	3.3 μs	16.0 μs	40 μs

PIC18F87J72 系列

例 8-3 给出了一个 16 x 16 无符号乘法运算的指令序列。
公式 8-1 为所使用的算法。32 位结果存储在 4 个寄存器 (RES3:RES0) 中。

公式 8-1: 16 x 16 无符号乘法算法

$$\begin{aligned} \text{RES3:RES0} &= \text{ARG1H:ARG1L} \cdot \text{ARG2H:ARG2L} \\ &= (\text{ARG1H} \cdot \text{ARG2H} \cdot 2^{16}) + \\ &\quad (\text{ARG1H} \cdot \text{ARG2L} \cdot 2^8) + \\ &\quad (\text{ARG1L} \cdot \text{ARG2H} \cdot 2^8) + \\ &\quad (\text{ARG1L} \cdot \text{ARG2L}) \end{aligned}$$

例 8-3: 16 x 16 无符号乘法程序

```

MOVF ARG1L, W
MULWF ARG2L          ; ARG1L * ARG2L ->
                      ; PRODH:PRODL

MOVFF PRODH, RES1
MOVFF PRODL, RES0
;

MOVF ARG1H, W
MULWF ARG2H          ; ARG1H * ARG2H ->
                      ; PRODH:PRODL

MOVFF PRODH, RES3
MOVFF PRODL, RES2
;

MOVF ARG1L, W
MULWF ARG2H          ; ARG1L * ARG2H ->
                      ; PRODH:PRODL

MOVF PRODL, W
ADDWF RES1, F        ; Add cross
MOVF PRODH, W        ; products
ADDWFC RES2, F
CLRF WREG
ADDWFC RES3, F
;

MOVF ARG1H, W
MULWF ARG2L          ; ARG1H * ARG2L ->
                      ; PRODH:PRODL

MOVF PRODL, W
ADDWF RES1, F        ; Add cross
MOVF PRODH, W        ; products
ADDWFC RES2, F
CLRF WREG
ADDWFC RES3, F
;

```

例 8-4 给出了一个 16 x 16 有符号乘法运算的指令序列。
公式 8-2 为所使用的算法。32 位结果存储在 4 个寄存器 (RES3:RES0) 中。要弄清参数的符号位，必须检查每个参数对的 MSb，并做相应的减法。

公式 8-2: 16 x 16 有符号乘法算法

$$\begin{aligned} \text{RES3:RES0} &= \text{ARG1H:ARG1L} \cdot \text{ARG2H:ARG2L} \\ &= (\text{ARG1H} \cdot \text{ARG2H} \cdot 2^{16}) + \\ &\quad (\text{ARG1H} \cdot \text{ARG2L} \cdot 2^8) + \\ &\quad (\text{ARG1L} \cdot \text{ARG2H} \cdot 2^8) + \\ &\quad (\text{ARG1L} \cdot \text{ARG2L}) + \\ &\quad (-1 \cdot \text{ARG2H} < 7 > \cdot \text{ARG1H:ARG1L} \cdot 2^{16}) + \\ &\quad (-1 \cdot \text{ARG1H} < 7 > \cdot \text{ARG2H:ARG2L} \cdot 2^{16}) \end{aligned}$$

例 8-4: 16 x 16 有符号乘法程序

```

MOVF ARG1L, W
MULWFARG2L          ; ARG1L * ARG2L ->
                      ; PRODH:PRODL

MOVFFPRODH, RES1
MOVFFPRODL, RES0
;

MOVF ARG1H, W
MULWFARG2H          ; ARG1H * ARG2H ->
                      ; PRODH:PRODL

MOVFFPRODH, RES3
MOVFFPRODL, RES2
;

MOVF ARG1L, W
MULWFARG2H          ; ARG1L * ARG2H ->
                      ; PRODH:PRODL

MOVF PRODL, W
ADDWFRES1, F        ; Add cross
MOVF PRODH, W        ; products
ADDWFCRES2, F
CLRF WREG
ADDWFCRES3, F
;

MOVF ARG1H, W
MULWFARG2L          ; ARG1H * ARG2L ->
                      ; PRODH:PRODL

MOVF PRODL, W
ADDWFRES1, F        ; Add cross
MOVF PRODH, W        ; products
ADDWFCRES2, F
CLRF WREG
ADDWFCRES3, F
;

BTFSSARG2H, 7        ; ARG2H:ARG2L neg?
BRA SIGN_ARG1        ; no, check ARG1
MOVF ARG1L, W
SUBWFRES2
MOVF ARG1H, W
SUBWFBRES3
;

SIGN_ARG1
BTFSSARG1H, 7        ; ARG1H:ARG1L neg?
BRA CONT_CODE        ; no, done
MOVF ARG2L, W
SUBWFRES2
MOVF ARG2H, W
SUBWFBRES3
;

CONT_CODE
:

```


9.0 中断

PIC18F87J72 系列器件具有多个中断源及中断优先级功能，该功能可以给大多数中断源分配高优先级或者低优先级。高优先级中断向量位于 0008h，低优先级中断向量位于 0018h。高优先级中断事件可以中断正在处理的低优先级中断。

有 13 个寄存器用于控制中断操作。这些寄存器是：

- RCON
- INTCON
- INTCON2
- INTCON3
- PIR1、PIR2 和 PIR3
- PIE1、PIE2 和 PIE3
- IPR1、IPR2 和 IPR3

建议使用 MPLAB® IDE 提供的 Microchip 头文件命名这些寄存器中的位。这使得汇编器 / 编译器能够自动识别指定寄存器中的这些位。

通常，中断源有 3 个位用于控制其操作。这些位分别是：

- **标志位**用于指示发生了中断事件
- **允许位**允许程序跳转到中断向量地址处执行（当标志位置 1 时）
- **优先级位**用于选择高优先级还是低优先级

可通过将 IPEN 位（RCON<7>）置 1 使能中断优先级功能。当使能中断优先级时，有两个全局中断允许位。将 GIEH 位（INTCON<7>）置 1，可允许所有优先级位置 1（高优先级）的中断。将 GIEH 位和 GIEL 位（INTCON<6>）均置 1，可允许所有优先级位清零（低优先级）的中断。当中断标志位、允许位及相应的全局中断允许位均被置 1 时，中断将根据优先级位的设置立即跳转到地址 0008h 或 0018h。也可以通过设置相应的中断允许位来禁止个别中断。

当 IPEN 位清零（默认状态）时，便会禁止中断优先级功能，此时中断是与 PIC® 中档器件兼容的。在兼容模式下，各个中断源的中断优先级位不起作用。INTCON<6> 是 PEIE 位，用于允许 / 禁止所有外设中断源。INTCON<7> 是 GIE 位，用于允许 / 禁止所有中断源。在兼容模式下，所有中断均跳转到地址 0008h。

当响应中断时，全局中断允许位被清零以禁止后续中断。若 IPEN 清零，则全局中断允许位是 GIE 位。如果使用了中断优先级，这个位就是 GIEH 或 GIEL 位。高优先级中断源会中断低优先级中断。在处理高优先级中断时，低优先级中断将不被处理。

返回地址被压入堆栈，中断向量地址（0008h 或 0018h）被装入 PC。进入中断服务程序之后，就可以通过查询中断标志位来确定中断源。在重新允许中断前，必须用软件将中断标志位清零，以避免重复响应同一中断。


执行“从中断返回”指令 RETFIE 将退出中断程序，同时将 GIE 位（若使用中断优先级则为 GIEH 或 GIEL 位）置 1，从而重新允许中断。

对于外部中断事件，例如 INTx 引脚中断或者 PORTB 输入电平变化中断，中断响应延时将会是 3 至 4 个指令周期。对于单周期或双周期指令，中断响应延时完全相同。各中断标志位的置 1 不受对应的中断允许位和 GIE 位状态的影响。

注： 当允许任何中断时，不要使用 MOVFF 指令修改中断控制寄存器。否则可能导致单片机操作出错。

PIC18F87J72 系列

图 9-1: PIC18F87J72 系列中断逻辑



9.1 INTCON 寄存器

INTCON 寄存器是可读写的寄存器，包含各个中断允许位、优先级位和标志位。

注： 当中断条件产生时，不管相应的中断允许位或全局中断允许位的状态如何，中断标志位都将置 1。用户软件应在允许一个中断前，先将相应的中断标志位清零。这样做便可用软件查询中断标志位。

寄存器 9-1: INTCON: 中断控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位，读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7 **GIE/GIEH:** 全局中断允许位

当 IPEN = 0 时:

1 = 允许所有未被屏蔽的中断

0 = 禁止所有中断

当 IPEN = 1 时:

1 = 允许所有高优先级中断

0 = 禁止所有中断

bit 6 **PEIE/GIEL:** 外设中断允许位

当 IPEN = 0 时:

1 = 允许所有未被屏蔽的外设中断

0 = 禁止所有外设中断

当 IPEN = 1 时:

1 = 允许所有低优先级的外设中断

0 = 禁止所有低优先级的外设中断

bit 5 **TMR0IE:** TMR0 溢出中断允许位

1 = 允许 TMR0 溢出中断

0 = 禁止 TMR0 溢出中断

bit 4 **INT0IE:** INT0 外部中断允许位

1 = 允许 INT0 外部中断

0 = 禁止 INT0 外部中断

bit 3 **RBIE:** RB 端口电平变化中断允许位

1 = 允许 RB 端口电平变化中断

0 = 禁止 RB 端口电平变化中断

bit 2 **TMR0IF:** TMR0 溢出中断标志位

1 = TMR0 寄存器已溢出 (必须用软件清零)

0 = TMR0 寄存器未溢出

bit 1 **INT0IF:** INT0 外部中断标志位

1 = 发生了 INT0 外部中断 (必须用软件清零)

0 = 未发生 INT0 外部中断

bit 0 **RBIF:** RB 端口电平变化中断标志位 ⁽¹⁾

1 = RB<7:4> 引脚中至少有一个引脚的电平状态发生了改变 (必须用软件清零)

0 = 所有 RB<7:4> 引脚的电平状态都没有改变

注 1: 只要存在不匹配条件，该位就将持续保持置 1。读取 PORTB 并等待一个指令周期将结束不匹配条件，并允许将该位清零。

PIC18F87J72 系列

寄存器 9-2: INTCON2: 中断控制寄存器 2

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
$\overline{\text{RBPU}}$	INTEDG0	INTEDG1	INTEDG2	INTEDG3	TMR0IP	INT3IP	RBIP
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	$\overline{\text{RBPU}}$: PORTB 上拉使能位 1 = 禁止所有 PORTB 上拉 0 = 根据各端口锁存值使能 PORTB 上拉
bit 6	INTEDG0 : 外部中断 0 边沿选择位 1 = 上升沿触发中断 0 = 下降沿触发中断
bit 5	INTEDG1 : 外部中断 1 边沿选择位 1 = 上升沿触发中断 0 = 下降沿触发中断
bit 4	INTEDG2 : 外部中断 2 边沿选择位 1 = 上升沿触发中断 0 = 下降沿触发中断
bit 3	INTEDG3 : 外部中断 3 边沿选择位 1 = 上升沿触发中断 0 = 下降沿触发中断
bit 2	TMR0IP : TMR0 溢出中断优先级位 1 = 高优先级 0 = 低优先级
bit 1	INT3IP : INT3 外部中断优先级位 1 = 高优先级 0 = 低优先级
bit 0	RBIP : RB 端口电平变化中断优先级位 1 = 高优先级 0 = 低优先级

注:	当中断条件产生时, 不管相应的中断允许位或全局中断允许位的状态如何, 中断标志位都将置 1。用户软件应在允许一个中断前, 先将相应的中断标志位清零。这样做便可用软件查询中断标志位。

寄存器 9-3: INTCON3: 中断控制寄存器 3

R/W-1	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
INT2IP	INT1IP	INT3IE	INT2IE	INT1IE	INT3IF	INT2IF	INT1IF
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7

INT2IP: INT2 外部中断优先级位
1 = 高优先级
0 = 低优先级
- bit 6

INT1IP: INT1 外部中断优先级位
1 = 高优先级
0 = 低优先级
- bit 5

INT3IE: INT3 外部中断允许位
1 = 允许 INT3 外部中断
0 = 禁止 INT3 外部中断
- bit 4

INT2IE: INT2 外部中断允许位
1 = 允许 INT2 外部中断
0 = 禁止 INT2 外部中断
- bit 3

INT1IE: INT1 外部中断允许位
1 = 允许 INT1 外部中断
0 = 禁止 INT1 外部中断
- bit 2

INT3IF: INT3 外部中断标志位
1 = 发生了 INT3 外部中断 (必须用软件清零)
0 = 未发生 INT3 外部中断
- bit 1

INT2IF: INT2 外部中断标志位
1 = 发生了 INT2 外部中断 (必须用软件清零)
0 = 未发生 INT2 外部中断
- bit 0

INT1IF: INT1 外部中断标志位
1 = 发生了 INT1 外部中断 (必须用软件清零)
0 = 未发生 INT1 外部中断

注: 当中断条件产生时, 不管相应的中断允许位或全局中断允许位的状态如何, 中断标志位都将置 1。用户软件应在允许一个中断前, 先将相应的中断标志位清零。这样做便可用软件查询中断标志位。

PIC18F87J72 系列

9.2 PIR 寄存器

PIR 寄存器包含各外设中断的标志位。根据外设中断源的数量，有 3 个外设中断请求（标志）寄存器（PIR1、PIR2 和 PIR3）。

注 1: 当中断条件产生时，不管相应的中断允许位或全局中断允许位 GIE（INTCON<7>）的状态如何，中断标志位都将置 1。

2: 用户软件应在允许中断前和处理完中断后，将相应的中断标志位清零。

寄存器 9-4: PIR1: 外设中断请求（标志）寄存器 1

U-0	R/W-0	R-0	R-0	R/W-0	U-0	R/W-0	R/W-0
—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF
bit 7						bit 0	

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
-n = POR 时的值	1 = 置 1	0 = 清零
		x = 未知

- bit 7 未实现：读为 0
- bit 6 **ADIF:** A/D 转换器中断标志位
 - 1 = A/D 转换已完成（必须用软件清零）
 - 0 = A/D 转换未完成
- bit 5 **RC1IF:** EUSART 接收中断标志位
 - 1 = EUSART 接收缓冲区 RCREG1 已满（读取 RCREG1 时清零）
 - 0 = EUSART 接收缓冲区为空
- bit 4 **TX1IF:** EUSART 发送中断标志位
 - 1 = EUSART 发送缓冲区 TXREG1 为空（写入 TXREG1 时清零）
 - 0 = EUSART 发送缓冲区已满
- bit 3 **SSPIF:** 主同步串口中断标志位
 - 1 = 发送 / 接收已完成（必须用软件清零）
 - 0 = 等待发送 / 接收
- bit 2 未实现：读为 0
- bit 1 **TMR2IF:** TMR2 与 PR2 匹配中断标志位
 - 1 = TMR2 与 PR2 发生匹配（必须用软件清零）
 - 0 = TMR2 与 PR2 未发生匹配
- bit 0 **TMR1IF:** TMR1 溢出中断标志位
 - 1 = TMR1 寄存器已溢出（必须用软件清零）
 - 0 = TMR1 寄存器未溢出

寄存器 9-5: PIR2: 外设中断请求 (标志) 寄存器 2

R/W-0	R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	U-0
OSCFIF	CMIF	—	—	BCLIF	LVDIF	TMR3IF	—
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	OSCFIF: 振荡器故障中断标志位 1 = 器件振荡器发生故障, 改由 INTOSC 作为时钟输入 (必须用软件清零) 0 = 器件时钟正常工作
bit 6	CMIF: 比较器中断标志位 1 = 比较器输入已改变 (必须用软件清零) 0 = 比较器输入未改变
bit 5-4	未实现: 读为 0
bit 3	BCLIF: 总线冲突中断标志位 1 = 发生了总线冲突 (必须用软件清零) 0 = 未发生总线冲突
bit 2	LVDIF: 低压检测中断标志位 1 = 发生了低压条件 (必须用软件清零) 0 = 器件电压高于稳压器的低压跳变点
bit 1	TMR3IF: TMR3 溢出中断标志位 1 = TMR3 寄存器已溢出 (必须用软件清零) 0 = TMR3 寄存器未溢出
bit 0	未实现: 读为 0

PIC18F87J72 系列

寄存器 9-6: PIR3: 外设中断请求 (标志) 寄存器 3

U-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	未实现: 读为 0
bit 6	LCDIF: LCD 中断标志位 (当选择非静态模式下的 B 型波形时有效) 1 = 输出所有 COM 的 LCD 数据 (必须用软件清零) 0 = 尚未输出所有 COM 的 LCD 数据
bit 5	RC2IF: AUSART 接收中断标志位 1 = AUSART 接收缓冲区 RCREG2 已满 (读取 RCREG2 时清零) 0 = AUSART 接收缓冲区为空
bit 4	TX2IF: AUSART 发送中断标志位 1 = AUSART 发送缓冲区 TXREG2 为空 (写入 TXREG2 时清零) 0 = AUSART 发送缓冲区已满
bit 3	CTMUIF: CTMU 中断标志位 1 = 发生了 CTMU 中断 (必须用软件清零) 0 = 未发生 CTMU 中断
bit 2	CCP2IF: CCP2 中断标志位 <u>捕捉模式:</u> 1 = 发生了 TMR1/TMR3 寄存器捕捉 (必须用软件清零) 0 = 未发生 TMR1/TMR3 寄存器捕捉 <u>比较模式:</u> 1 = 发生了 TMR1/TMR3 寄存器的比较匹配 (必须用软件清零) 0 = 未发生 TMR1/TMR3 寄存器的比较匹配 <u>PWM 模式:</u> 在此模式下未使用。
bit 1	CCP1IF: CCP1 中断标志位 <u>捕捉模式:</u> 1 = 发生了 TMR1/TMR3 寄存器捕捉 (必须用软件清零) 0 = 未发生 TMR1/TMR3 寄存器捕捉 <u>比较模式:</u> 1 = 发生了 TMR1/TMR3 寄存器的比较匹配 (必须用软件清零) 0 = 未发生 TMR1/TMR3 寄存器的比较匹配 <u>PWM 模式:</u> 在此模式下未使用。
bit 0	RTCCIF: RTCC 中断标志位 1 = 发生了 RTCC 中断 (必须用软件清零) 0 = 未发生 RTCC 中断

9.3 PIE 寄存器

PIE 寄存器包含各外设中断的允许位。根据外设中断源的数量，有 3 个外设中断允许寄存器（PIE1、PIE2 和 PIE3）。当 IPEN = 0 时，要允许任一外设中断，必须将 PEIE 位置 1。

寄存器 9-7: **PIE1: 外设中断允许寄存器 1**

U-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE
bit 7						bit 0	

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	未实现: 读为 0
bit 6	ADIE: A/D 转换器中断允许位 1 = 允许 A/D 中断 0 = 禁止 A/D 中断
bit 5	RC1IE: EUSART 接收中断允许位 1 = 允许 EUSART 接收中断 0 = 禁止 EUSART 接收中断
bit 4	TX1IE: EUSART 发送中断允许位 1 = 允许 EUSART 发送中断 0 = 禁止 EUSART 发送中断
bit 3	SSPIE: 主同步串口中断允许位 1 = 允许 MSSP 中断 0 = 禁止 MSSP 中断
bit 2	未实现: 读为 0
bit 1	TMR2IE: TMR2 与 PR2 匹配中断允许位 1 = 允许 TMR2 与 PR2 匹配中断 0 = 禁止 TMR2 与 PR2 匹配中断
bit 0	TMR1IE: TMR1 溢出中断允许位 1 = 允许 TMR1 溢出中断 0 = 禁止 TMR1 溢出中断

PIC18F87J72 系列

寄存器 9-8: **PIE2: 外设中断允许寄存器 2**

R/W-0	R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	U-0
OSCFIE	CMIE	—	—	BCLIE	LVDIE	TMR3IE	—
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7

OSCFIE: 振荡器故障中断允许位
1 = 允许
0 = 禁止
- bit 6

CMIE: 比较器中断允许位
1 = 允许
0 = 禁止
- bit 5-4

未实现: 读为 0
- bit 3

BCLIE: 总线冲突中断允许位
1 = 允许
0 = 禁止
- bit 2

LVDIE: 低压检测中断允许位
1 = 允许
0 = 禁止
- bit 1

TMR3IE: TMR3 溢出中断允许位
1 = 允许
0 = 禁止
- bit 0

未实现: 读为 0

寄存器 9-9: **PIE3: 外设中断允许寄存器 3**

U-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7 **未实现:** 读为 0
- bit 6 **LCDIE:** LCD 中断允许位 （当选择非静态模式下的 B 型波形时有效）
1 = 允许
0 = 禁止
- bit 5 **RC2IE:** AUSART 接收中断允许位
1 = 允许
0 = 禁止
- bit 4 **TX2IE:** AUSART 发送中断允许位
1 = 允许
0 = 禁止
- bit 3 **CTMUIE:** CTMU 中断允许位
1 = 允许
0 = 禁止
- bit 2 **CCP2IE:** CCP2 中断允许位
1 = 允许
0 = 禁止
- bit 1 **CCP1IE:** CCP1 中断允许位
1 = 允许
0 = 禁止
- bit 0 **RTCCIE:** RTCC 中断允许位
1 = 允许
0 = 禁止

PIC18F87J72 系列

9.4 IPR 寄存器

IPR 寄存器包含各外设中断的优先级位。根据外设中断源的数量，有 3 个外设中断优先级寄存器（IPR1、IPR2 和 IPR3）。使用优先级位时，要求将中断优先级使能（IPEN）位置 1。

寄存器 9-10: IPR1: 外设中断优先级寄存器 1

U-0	R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	R/W-1
—	ADIP	RC1IP	TX1IP	SSIP	—	TMR2IP	TMR1IP
bit 7						bit 0	

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	未实现：读为 0
bit 6	ADIP: A/D 转换器中断优先级位 1 = 高优先级 0 = 低优先级
bit 5	RC1IP: EUSART 接收中断优先级位 1 = 高优先级 0 = 低优先级
bit 4	TX1IP: EUSART 发送中断优先级位 1 = 高优先级 0 = 低优先级
bit 3	SSIP: 主同步串口中断优先级位 1 = 高优先级 0 = 低优先级
bit 2	未实现：读为 0
bit 1	TMR2IP: TMR2 与 PR2 匹配中断优先级位 1 = 高优先级 0 = 低优先级
bit 0	TMR1IP: TMR1 溢出中断优先级位 1 = 高优先级 0 = 低优先级

寄存器 9-11: IPR2: 外设中断优先级寄存器 2

R/W-1	R/W-1	U-0	U-0	R/W-1	R/W-1	R/W-1	U-0
OSCFIP	CMIP	—	—	BCLIP	LVDIP	TMR3IP	—
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	OSCFIP: 振荡器故障中断优先级位 1 = 高优先级 0 = 低优先级
bit 6	CMIP: 比较器中断优先级位 1 = 高优先级 0 = 低优先级
bit 5-4	未实现: 读为 0
bit 3	BCLIP: 总线冲突中断优先级位 1 = 高优先级 0 = 低优先级
bit 2	LVDIP: 低压检测中断优先级位 1 = 高优先级 0 = 低优先级
bit 1	TMR3IP: TMR3 溢出中断优先级位 1 = 高优先级 0 = 低优先级
bit 0	未实现: 读为 0

PIC18F87J72 系列

寄存器 9-12: IPR3: 外设中断优先级寄存器 3

U-0	R/W-1	R-1	R-1	R/W-1	R/W-1	R/W-1	R/W-1
—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	未实现: 读为 0
bit 6	LCDIP: LCD 中断优先级位 (当选择非静态模式下的 B 型波形时有效) 1 = 高优先级 0 = 低优先级
bit 5	RC2IP: AUSART 接收中断优先级位 1 = 高优先级 0 = 低优先级
bit 4	TX2IP: AUSART 发送中断优先级位 1 = 高优先级 0 = 低优先级
bit 3	CTMUIP: CTMU 中断优先级位 1 = 高优先级 0 = 低优先级
bit	CCP2IP: CCP2 中断优先级位 1 = 高优先级 0 = 低优先级
bit	CCP1IP: CCP1 中断优先级位 1 = 高优先级 0 = 低优先级
bit 0	RTCCIP: RTCC 中断优先级位 1 = 高优先级 0 = 低优先级

9.5 RCON 寄存器

RCON 寄存器中包含的标志位可用来确定器件上次复位或者从空闲模式或休眠模式唤醒的原因。RCON 还包含一个可使能中断优先级的 IPEN 位。

寄存器 9-13: RCON: 复位控制寄存器

R/W-0	U-0	R/W-1	R/W-1	R-1	R-1	R/W-0	R/W-0
IPEN	—	CM	RI	TO	PD	POR	BOR
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	IPEN: 中断优先级使能位 1 = 使能中断优先级 0 = 禁止中断优先级 (PIC16CXXX 兼容模式)
bit 6	未实现: 读为 0
bit 5	CM: 配置不匹配标志位 1 = 未发生配置不匹配复位 0 = 发生了配置不匹配复位 (随后必须用软件置 1)
bit 4	RI: RESET 指令标志位 位操作的详细信息, 请参见寄存器 5-1。
bit 3	TO: 看门狗定时器超时标志位 位操作的详细信息, 请参见寄存器 5-1。
bit 2	PD: 掉电检测标志位 位操作的详细信息, 请参见寄存器 5-1。
bit 1	POR: 上电复位状态位 位操作的详细信息, 请参见寄存器 5-1。
bit 0	BOR: 欠压复位状态位 位操作的详细信息, 请参见寄存器 5-1。

9.6 INTx 引脚中断

RB0/INT0、RB1/INT1、RB2/INT2 和 RB3/INT3 引脚上的外部中断都是边沿触发的。如果 INTCON2 寄存器中相应的 INTEDGx 位被置 1 (= 1)，则由上升沿触发中断；如果该位被清零，则由下降沿触发中断。当 RBx/INTx 引脚上出现一个有效边沿时，相应的标志位 INTxIF 被置 1。可以通过清零相应的中断允许位 INTxIE 来禁止该中断。在重新允许该中断前，必须在中断服务程序（Interrupt Service Routine，ISR）中先用软件将中断标志位 INTxIF 清零。

如果 INTxIE 位在进入功耗管理模式前被置 1，则所有的外部中断（INT0、INT1、INT2 和 INT3）均能将处理器从功耗管理模式唤醒。如果全局中断允许位 GIE 被置 1，则处理器将在被唤醒之后跳转到中断向量处执行程序。

INT1、INT2 和 INT3 的中断优先级由中断优先级位 INT1IP（INTCON3<6>）、INT2IP（INTCON3<7>）和 INT3IP（INTCON2<1>）的值决定。没有与 INT0 相关的优先级位。INT0 始终是一个高优先级的中断源。

9.7 TMR0 中断

在 8 位模式（默认模式）下，TMR0 寄存器的溢出（FFh → 00h）会将 TMR0IF 标志位置 1。在 16 位模式下，TMR0H:TMR0L 寄存器对的溢出（FFFFh → 0000h）会将 TMR0IF 标志位置 1。可以通过置 1/ 清零中断允许位 TMR0IE（INTCON<5>）来允许 / 禁止该中断。Timer0 的中断优先级由中断优先级位 TMR0IP（INTCON2<2>）的值决定。关于 Timer0 模块的更多详细信息，请参见第 11.0 节“Timer0 模块”。

9.8 PORTB 电平变化中断

PORTB<7:4> 上的输入电平变化会将标志位 RBIF（INTCON<0>）置 1。可以通过置 1/ 清零中断允许位 RBIE（INTCON<3>）来允许 / 禁止该中断。PORTB 电平变化中断的优先级由中断优先级位 RBIP（INTCON2<0>）的值决定。

9.9 中断现场保护

在中断期间，PC 的返回地址被保存在堆栈中。另外，WREG、STATUS 和 BSR 寄存器的值被压入快速返回堆栈。如果未使用从中断快速返回功能（见第 6.3 节“数据存储器构成”），那么用户可能需要在进入中断服务程序前，保存 WREG、STATUS 和 BSR 寄存器的值。根据用户的具体应用，还可能需要保存其他寄存器的值。例 9-1 在执行中断服务程序期间，保存并恢复 WREG、STATUS 和 BSR 寄存器的值。

例 9-1: 将 STATUS、WREG 和 BSR 寄存器的值保存在 RAM 中

```
MOVWF    W_TEMP                ; W_TEMP is in virtual bank
MOVFF    STATUS, STATUS_TEMP    ; STATUS_TEMP located anywhere
MOVFF    BSR, BSR_TEMP          ; BSR_TMEP located anywhere
;
; USER ISR CODE
;
MOVFF    BSR_TEMP, BSR          ; Restore BSR
MOVF     W_TEMP, W              ; Restore WREG
MOVFF    STATUS_TEMP, STATUS    ; Restore STATUS
```


10.0 I/O 端口

根据使能的功能，最多有 7 个端口可供使用。I/O 端口的一些引脚与器件上外设功能的一个备用功能复用。通常而言，当某个外设使能时，其相关引脚可能不能用作通用 I/O 引脚。

每个端口都有 3 个存储器映射的寄存器与其操作相关：

- TRIS 寄存器（数据方向寄存器）
- PORT 寄存器（读取器件引脚的电平）
- LAT 寄存器（输出锁存寄存器）


读 PORT 寄存器将读出引脚的当前状态，而写 PORT 寄存器则是将数据写入输出锁存（LAT）寄存器。

将 TRIS 某位置 1（= 1）时，会将相应的端口引脚设为输入（即，使相应的输出驱动器呈高阻态）。将 TRIS 某位清零（= 0）时，会将相应的端口引脚设为输出（即，将相应 LAT 位的内容输出到选中引脚）。

输出锁存器（LAT 寄存器）对 I/O 引脚驱动值进行读 - 修改 - 写操作时非常有用。对 LAT 寄存器执行读 - 修改 - 写操作将读写 PORT 寄存器的锁存输出值。

图 10-1 给出了通用 I/O 端口的简化模型，没有给出与其他外设的接口。

图 10-1: 通用 I/O 端口的工作原理



10.1 I/O 端口引脚功能

在开发应用程序时，必须考虑到端口引脚的能力。某些引脚上的输出驱动能力比其他引脚要高。同样，某些引脚可以承受高于 VDD 的输入电压。

10.1.1 输入引脚和电压注意事项

用作器件输入的引脚的耐压能力取决于引脚的输入功能。大多数仅用作数字输入的引脚能够承受最高 5.5V 的直流电压，这个电压值是数字逻辑电路的典型耐压值。而具有模拟输入功能的引脚只能承受最高为 VDD 的电压值。表 10-1 汇总了 I/O 引脚的输入电压能力。

更多详细信息，请参见第 29.0 节“电气特性”。应避免在这些引脚上施加超过 VDD 的电压。

表 10-1: 输入耐压

端口或引脚	可承受的最高输入电压	说明
PORTA<7:0>	VDD	只能承受最高为 VDD 的输入电压。
PORTC<1:0>		
PORTF<1,0>		
PORTF<7:1>		
PORTG<3:2, 0>		
PORTB<7:0>	5.5V	可承受高于 VDD 的输入电压，可用于大部分标准逻辑电路。
PORTC<7:2>		
PORTD<7:0>		
PORTE<7:2>		
PORTG<4,1>		

10.1.2 引脚输出驱动能力

用作数字 I/O 时，满足各种应用需求的引脚组的输出引脚驱动能力是不同的。通常，按驱动能力可划分为三类输出引脚。

PORTB 和 PORTC 以及 PORTA<7:6> 设计用于驱动较高电流负载（如 LED）。PORTD、PORTE 和 PORTJ 也能驱动 LED，但仅仅是电流要求较低的那些 LED。PORTF、PORTG 和 PORTH 以及 PORTA<5:0> 驱动电压最低，但能够驱动具有高输入阻抗的一般数字电路负载。不管引脚位于哪个端口，LCD 段或公共模式中的所有输出引脚都具有足够的输出能力可直接驱动显示屏。

表 10-2 汇总了端口的输出能力。更多详细信息，请参见第 29.0 节“电气特性”中的“绝对最大值”。

PIC18F87J72 系列

表 10-2: 各个端口的输出驱动能力

低	中	高
PORTA<5:0>	PORTD	PORTA<7:6>
PORTF	PORTE	PORTB
PORTG		PORTC

10.1.3 上拉配置

4 个 I/O 端口（PORTB、PORTD、PORTE 和 PORTJ）的所有引脚均实现有可配置弱上拉。这些内部上拉可将悬空的数字引脚上拉至一固定的电平而无需使用外部电阻。

可通过各个位使能每个端口的上拉功能：PORTB 的 RBPU（INTCON2<7>），以及其他端口的 RDPU、REPU 和 PJPU（PORTG<7:5>）。


10.1.4 漏极开路输出

几个外设的输出引脚还配备了一个可配置的漏极开路输出选项。这使外设可以与工作在较高电压下的外部数字逻辑通信，而无需使用电平转换器。

漏极开路选项在与 USART、MSSP 模块（在 SPI 模式下）和 CCP 模块的数据和时钟输出相关的端口引脚上实现。通过将 TRISG 和 LATG 中相应模块的漏极开路控制位置 1，可以有选择地使能该选项。在第 10.4 节“PORTC、TRISC 和 LATC 寄存器”、第 10.6 节“PORTE、TRISE 和 LATE 寄存器”和第 10.8 节“PORTG、TRISG 和 LATG 寄存器”中对其配置进行了更详细的讨论。

当需要漏极开路选项时，输出引脚也必须通过用户提供的外部上拉电阻连接到较高电压，最高为 5V（图 10-2）。当输出数字逻辑高电平信号时，它被上拉至较高电压。

图 10-2: 使用漏极开路输出（以 USART 为例）



10.2 PORTA、TRISA 和 LATA 寄存器

PORTA 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISA 和 LATA。

RA4/T0CKI 是施密特触发器输入引脚。所有其他 PORTA 引脚都采用 TTL 输入电平和全 CMOS 输出驱动器。

RA4 引脚与 Timer0 时钟输入和 LCD 段驱动之一复用。RA5 和 RA<3:0> 与 A/D 转换器的模拟输入复用。

可通过设置 ADCON1 寄存器中的 PCFG<3:0> 控制位，将模拟输入选作 A/D 转换器输入。相应的 TRISA 位控制这些引脚的方向，即使它们被用作模拟输入。当引脚用作模拟输入时，用户必须确保 TRISA 寄存器中的相应位保持置 1。

注： RA5 和 RA<3:0> 在任何复位时被配置为模拟输入并读为 0。RA4 被配置为数字输入。

OSC2/CLKO/RA6 和 OSC1/CLKI/RA7 通常用作外部（主）振荡器电路（HS 振荡器模式），或外部时钟输入和输出（EC 振荡器模式）的外部电路连接引脚。在这些情况下，RA6 和 RA7 不能用作数字 I/O，并且其相应的 TRIS 和 LAT 位读为 0。当器件被配置为使用 INTOSC 或 INTRC 作为默认振荡器模式（FOSC2 配置位为 0）时，RA6 和 RA7 会被自动配置为数字 I/O。振荡器和时钟输入 / 时钟输出功能被禁止。

RA1、RA4 和 RA5 与 LCD 段驱动复用，由 LCDSE1 和 LCDSE2 寄存器中的位控制。仅当禁止 LCD 段时，才能使用 I/O 端口功能。

例 10-1: 初始化 PORTA

```
CLRF    PORTA    ; Initialize PORTA by
                  ; clearing output latches
CLRF    LATA      ; Alternate method to
                  ; clear output data latches
MOVLW   07h      ; Configure A/D
MOVWF   ADCON1   ; for digital inputs
MOVLW   0BFh     ; Value used to initialize
                  ; data direction
MOVWF   TRISA     ; Set RA<7, 5:0> as inputs,
                  ; RA<6> as output
```

表 10-3: PORTA 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RA0/AN0	RA0	0	O	DIG	LATA<0> 数据输出；不受模拟输入影响。
		1	I	TTL	PORTA<0> 数据输入；当使能模拟输入时被禁止。
	AN0	1	I	ANA	A/D 输入通道 0。POR 时的默认输入配置；不影响数字输出。
RA1/AN1/SEG18	RA1	0	O	DIG	LATA<1> 数据输出；不受模拟输入影响。
		1	I	TTL	PORTA<1> 数据输入；当使能模拟输入时被禁止。
	AN1	1	I	ANA	A/D 输入通道 1。POR 时的默认输入配置；不影响数字输出。
	SEG18	x	O	ANA	LCD 段 18 的输出；禁止所有其他引脚功能。
RA2/AN2/VREF-	RA2	0	O	DIG	LATA<2> 数据输出；不受模拟输入影响。
		1	I	TTL	PORTA<2> 数据输入；当使能模拟功能时被禁止。
	AN2	1	I	ANA	A/D 输入通道 2。POR 时的默认输入配置。
	VREF-	1	I	ANA	A/D 和比较器低参考电压输入。
RA3/AN3/VREF+	RA3	0	O	DIG	LATA<3> 数据输出；不受模拟输入影响。
		1	I	TTL	PORTA<3> 数据输入；当使能模拟输入时被禁止。
	AN3	1	I	ANA	A/D 输入通道 3。POR 时的默认输入配置。
	VREF+	1	I	ANA	A/D 和比较器高参考电压输入。
RA4/T0CKI/SEG14	RA4	0	O	DIG	LATA<4> 数据输出。
		1	I	ST	PORTA<4> 数据输入。POR 时的默认配置。
	T0CKI	x	I	ST	Timer0 时钟输入。
	SEG14	x	O	ANA	LCD 段 14 的输出；禁止所有其他引脚功能。
RA5/AN4/SEG15	RA5	0	O	DIG	LATA<5> 数据输出；不受模拟输入影响。
		1	I	TTL	PORTA<5> 数据输入；当使能模拟输入时被禁止。
	AN4	1	I	ANA	A/D 输入通道 4。POR 时的默认配置。
	SEG15	x	O	ANA	LCD 段 15 的输出；禁止所有其他引脚功能。
OSC2/CLKO/RA6	OSC2	x	O	ANA	主振荡器反馈输出连接（HS 和 HSPLL 模式）。
	CLKO	x	O	DIG	系统周期时钟输出（Fosc/4）（EC 和 ECPLL 模式）。
	RA6	0	O	DIG	LATA<6> 数据输出；当 FOSC2 配置位置 1 时被禁止。
		1	I	TTL	PORTA<6> 数据输入；当 FOSC2 配置位置 1 时被禁止。
OSC1/CLKI/RA7	OSC1	x	I	ANA	主振荡器输入连接（HS 和 HSPLL 模式）。
	CLKI	x	I	ANA	主外部时钟源输入（EC 和 ECPLL 模式）。
	RA7	0	O	DIG	LATA<7> 数据输出；当 FOSC2 配置位置 1 时被禁止。
		1	I	TTL	PORTA<7> 数据输入；当 FOSC2 配置位置 1 时被禁止。

图注： O = 输出，I = 输入，ANA = 模拟信号，DIG = 数字输出，ST = 施密特触发器缓冲器输入，TTL = TTL 缓冲器输入，x = 无关位（TRIS 位不影响端口方向或在此可忽略）。

表 10-4: 与 PORTA 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
PORTA	RA7 ⁽¹⁾	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	52
LATA	LATA7 ⁽¹⁾	LATA6 ⁽¹⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	52
TRISA	TRISA7 ⁽¹⁾	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	52
ADCON1	TRIGSEL	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	51
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	51
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	51

图注： — = 未实现，读为 0。PORTA 不使用阴影单元。

注 1: 这些位根据所选的振荡器模式被使能。如果未被使能为 PORTA 引脚，则它们将被禁止并读为 x。

10.3 PORTB、TRISB 和 LATB 寄存器

PORTB 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISB 和 LATB。PORTB 上的所有引脚都是仅用作数字功能的引脚，并且可以承受最高 5.5V 的电压。

例 10-2: 初始化 PORTB

CLRF	PORTB	; Initialize PORTB by ; clearing output ; data latches
CLRF	LATB	; Alternate method ; to clear output ; data latches
MOVLW	0CFh	; Value used to ; initialize data ; direction
MOVWF	TRISB	; Set RB<3:0> as inputs ; RB<5:4> as outputs ; RB<7:6> as inputs

PORTB 的每个引脚都具有内部弱上拉功能。通过一个控制位即可接通所有上拉。这可以通过清零 RBPU 位 (INTCON2<7>) 来实现。当端口引脚被配置为输出时，其弱上拉功能会自动关闭。发生上电复位时，上拉功能会被禁止。

PORTB 的 4 个引脚 (RB<7:4>) 具有电平变化中断功能。仅当将这些引脚配置为输入时，才可使用此中断功能 (即，当 RB<7:4> 中的任何一个引脚被配置为输出时，该引脚将不再具有电平变化中断功能)。将输入引脚 (RB<7:4>) 上的电平与 PORTB 上次读入锁存器的旧值进行比较。对 RB<7:4> 上的“不匹配”输出进行逻辑或运算，产生 RB 端口电平变化中断，并将标志位 RBIF (INTCON<0>) 置 1。

该中断可将器件从功耗管理模式唤醒。用户可用以下方式在中断服务程序中清除该中断：

- a) 读或写 PORTB (MOVFF (ANY), PORTB 指令除外)。这将结束不匹配条件。
- b) 等待一个指令周期。
- c) 清零标志位 RBIF。

只要不匹配条件存在，标志位 RBIF 就会保持置 1。读 PORTB 将结束不匹配条件，并允许在一个 Tcy 延时后将标志位 RBIF 清零。

建议使用电平变化中断功能实现按键唤醒操作，以及那些仅将 PORTB 用于电平变化中断功能的操作。在使用电平变化中断功能时，建议不要查询 PORTB 的状态。

RB<3:2> 与 CTMU 边沿输入复用。

RB<5:0> 还与 LCD 段驱动复用，由 LCDSE1 和 LCDSE3 寄存器中的位控制。仅当禁止 LCD 段时，才能使用 I/O 端口功能。

表 10-5: PORTB 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RB0/INT0/SEG30	RB0	0	O	DIG	LATB<0> 数据输出。
		1	I	TTL	PORTB<0> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	INT0	1	I	ST	外部中断 0 输入。
	SEG30	x	O	ANA	LCD 段 30 的输出；禁止所有其他引脚功能。
RB1/INT1/SEG8	RB1	0	O	DIG	LATB<1> 数据输出。
		1	I	TTL	PORTB<1> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	INT1	1	I	ST	外部中断 1 输入。
	SEG8	x	O	ANA	LCD 段 8 的输出；禁止所有其他引脚功能。
RB2/INT2/SEG9/CTED1	RB2	0	O	DIG	LATB<2> 数据输出。
		1	I	TTL	PORTB<2> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	INT2	1	I	ST	外部中断 2 输入。
	SEG9	x	O	ANA	LCD 段 9 的输出；禁止所有其他引脚功能。
RB3/INT3/SEG10/CTED2	RB3	0	O	DIG	LATB<3> 数据输出。
		1	I	TTL	PORTB<3> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	INT3	1	I	ST	外部中断 3 输入。
	SEG10	x	O	ANA	LCD 段 10 的输出；禁止所有其他引脚功能。
RB4/KBI0/SEG11	RB4	0	O	DIG	LATB<4> 数据输出。
		1	I	TTL	PORTB<4> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	KBI0	1	I	TTL	引脚电平变化中断。
	SEG11	x	O	ANA	LCD 段 11 的输出；禁止所有其他引脚功能。
RB5/KBI1/SEG29	RB5	0	O	DIG	LATB<5> 数据输出。
		1	I	TTL	PORTB<5> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	KBI1	1	I	TTL	引脚电平变化中断。
	SEG29	x	O	ANA	LCD 段 29 的输出；禁止所有其他引脚功能。
RB6/KBI2/PGC	RB6	0	O	DIG	LATB<6> 数据输出。
		1	I	TTL	PORTB<6> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	KBI2	1	I	TTL	引脚电平变化中断。
	PGC	x	I	ST	供 ICSP 和 ICD 操作使用的串行执行（ICSP™）时钟输入。
RB7/KBI3/PGD	RB7	0	O	DIG	LATB<7> 数据输出。
		1	I	TTL	PORTB<7> 数据输入；当 $\overline{\text{RBPU}}$ 位清零时使能弱上拉。
	KBI3	1	I	TTL	引脚电平变化中断。
	PGD	x	O	DIG	供 ICSP™ 和 ICD 操作使用的串行执行数据输出。
		x	I	ST	供 ICSP 和 ICD 操作使用的串行执行数据输入。

图注： O = 输出，I = 输入，ANA = 模拟信号，DIG = 数字输出，ST = 施密特触发器缓冲器输入，TTL = TTL 缓冲器输入，x = 无关位（TRIS 位不影响端口方向或在此可忽略）。

PIC18F87J72 系列

表 10-6: 与 PORTB 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	52
LATB	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	52
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	52
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
INTCON2	RBP $\overline{\text{U}}$	INTEDG0	INTEDG1	INTEDG2	INTEDG3	TMR0IP	INT3IP	RBIP	49
INTCON3	INT2IP	INT1IP	INT3IE	INT2IE	INT1IE	INT3IF	INT2IF	INT1IF	49
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	51
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	51

图注: PORTB 不使用阴影单元。

10.4 PORTC、TRISC 和 LATC 寄存器

PORTC 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISC 和 LATC。PORTC 引脚中只有 RC2 至 RC7 是仅用作数字功能的引脚，并且可以承受最高 5.5V 的输入电压。

PORTC 与 CCP、MSSP 和 EUSART 外设功能复用（表 10-7）。这些引脚配有施密特触发器输入缓冲器。无论何时，只要这些功能有效，CCP、SPI 和 EUSART 的引脚就可配置为漏极开路输出。通过将 SPIOD、CCPxOD 和 U1OD 控制位（分别为 TRISG<7:5> 和 LATG<6>）置 1 选择漏极开路配置。

RC1 通常被配置为 CCP2 模块的默认外设引脚。CCP2 的分配由配置位 CCP2MX（默认状态，CCP2MX = 1）控制。

当使能外设功能时，应小心定义每个 PORTC 引脚的 TRIS 位。有些外设会改写 TRIS 位的设置，将引脚重新定义为输出引脚或输入引脚。用户应该查阅相应的外设章节来正确设置 TRIS 位。

注： 这些引脚在任何器件复位时都被配置为数字输入引脚。

外设对引脚的改写会影响 TRISC 寄存器的内容。尽管外设可能会改写一个或多个引脚，读 TRISC 总是会返回其当前的内容。

RC<7:1> 引脚与 LCD 段驱动复用，由 LCDSE1、LCDSE2、LCDSE3 和 LCDSE4 寄存器中的位控制。仅当禁止 LCD 段时，才能使用 I/O 端口功能。

例 10-3: 初始化 PORTC

CLRF	PORTC	; Initialize PORTC by ; clearing output ; data latches
CLRF	LATC	; Alternate method ; to clear output ; data latches
MOVLW	0CFh	; Value used to ; initialize data ; direction
MOVWF	TRISC	; Set RC<3:0> as inputs ; RC<5:4> as outputs ; RC<7:6> as inputs

PIC18F87J72 系列

表 10-7: PORTC 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RC0/T1OSO/ T13CKI	RC0	0	O	DIG	LATC<0> 数据输出。
		1	I	ST	PORTC<0> 数据输入。
	T1OSO	x	O	ANA	Timer1 振荡器输出；当使能 Timer1 振荡器时被使能。禁止数字 I/O 和 LCD 段驱动器。
	T13CKI	1	I	ST	Timer1/Timer3 计数器输入。
RC1/T1OSI/ CCP2/SEG32	RC1	0	O	DIG	LATC<1> 数据输出。
		1	I	ST	PORTC<1> 数据输入。
	T1OSI	x	I	ANA	Timer1 振荡器输入。
	CCP2 ⁽¹⁾	0	O	DIG	CCP2 比较 /PWM 输出。
		1	I	ST	CCP2 捕捉输入。
	SEG32	x	O	ANA	LCD 段 32 的输出；禁止所有其他引脚功能。
RC2/CCP1/ SEG13	RC2	0	O	DIG	LATC<2> 数据输出。
		1	I	ST	PORTC<2> 数据输入。
	CCP1	0	O	DIG	CCP1 比较 /PWM 输出；优先于端口数据。
		1	I	ST	CCP1 捕捉输入。
	SEG13	x	O	ANA	LCD 段 13 的输出；禁止所有其他引脚功能。
		x	O	ANA	LCD 段 13 的输出；禁止所有其他引脚功能。
RC3/SCK/SCL/ SEG17	RC3	0	O	DIG	LATC<3> 数据输出。
		1	I	ST	PORTC<3> 数据输入。
	SCK	0	O	DIG	SPI 时钟输出（MSSP 模块）；优先于端口数据。
		1	I	ST	SPI 时钟输入（MSSP 模块）。
	SCL	0	O	DIG	I ² C™ 时钟输出（MSSP 模块）；优先于端口数据。
		1	I	I2C	I ² C 时钟输入（MSSP 模块）；输入类型取决于模块设置。
	SEG17	x	O	ANA	LCD 段 17 的输出；禁止所有其他引脚功能。
		x	O	ANA	LCD 段 17 的输出；禁止所有其他引脚功能。
RC4/SDI/SDA/ SEG16	RC4	0	O	DIG	LATC<4> 数据输出。
		1	I	ST	PORTC<4> 数据输入。
	SDI		I	ST	SPI 数据输入（MSSP 模块）。
	SDA	1	O	DIG	I ² C 数据输出（MSSP 模块）；优先于端口数据。
		1	I	I2C	I ² C 数据输入（MSSP 模块）；输入类型取决于模块设置。
	SEG16	x	O	ANA	LCD 段 16 的输出；禁止所有其他引脚功能。
RC5/SDO/ SEG12	RC5	0	O	DIG	LATC<5> 数据输出。
		1	I	ST	PORTC<5> 数据输入。
	SDO	0	O	DIG	SPI 数据输出（MSSP 模块）。
	SEG12	x	O	ANA	LCD 段 12 的输出；禁止所有其他引脚功能。
RC6/TX1/CK1/ SEG27	RC6	0	O	DIG	LATC<6> 数据输出。
		1	I	ST	PORTC<6> 数据输入。
	TX1	1	O	DIG	同步串行数据输出（EUSART 模块）；优先于端口数据。
	CK1	1	O	DIG	同步串行数据输入（EUSART 模块）；用户必须将其配置为输入。
		1	I	ST	同步串行时钟输入（EUSART 模块）。
	SEG27	x	O	ANA	LCD 段 27 的输出；禁止所有其他引脚功能。
RC7/RX1/DT1/ SEG28	RC7	0	O	DIG	LATC<7> 数据输出。
		1	I	ST	PORTC<7> 数据输入。
	RX1	1	I	ST	异步串行接收数据输入（EUSART 模块）。
	DT1	1	O	DIG	同步串行数据输出（EUSART 模块）；优先于端口数据。
		1	I	ST	同步串行数据输入（EUSART 模块）；用户必须将其配置为输入。
	SEG28	x	O	ANA	LCD 段 28 的输出；禁止所有其他引脚功能。

图注: O = 输出, I = 输入, ANA = 模拟信号, DIG = 数字输出, ST = 施密特触发器缓冲器输入, TTL = TTL 缓冲器输入, I2C = I²C/SMBus 缓冲器输入, x = 无关位 (TRIS 位不影响端口方向或在此可忽略)。

注 1: 当 CCP2MX 配置位置 1 时 CCP2 的默认分配。

表 10-8: 与 PORTC 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	52
LATC	LATC7	LATBC6	LATC5	LATCB4	LATC3	LATC2	LATC1	LATC0	52
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	52
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	52
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	51
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	51
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	51
LCDSE4	—	—	—	—	—	—	—	SE32	51

图注： PORTC 不使用阴影单元。

10.5 PORTD、TRISD 和 LATD 寄存器

PORTD 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISD 和 LATD。PORTD 上的所有引脚都是仅用作数字功能的引脚，并且可以承受最高 5.5V 的电压。

PORTD 上的所有引脚都配有施密特触发器输入缓冲器。每个引脚都可被单独配置为输入或输出。

注： 这些引脚在任何器件复位时都被配置为数字输入引脚。

PORTD 的每个引脚都具有内部弱上拉功能。可通过单个控制位关闭所有上拉。这可以通过清零 RDPUL 位 (PORTG<7>) 来实现。当端口引脚被配置为输出时，其弱上拉功能会自动关闭。发生所有器件复位时，上拉功能会被禁止。

PORTD 的所有引脚均与 LCD 段驱动复用，由 LCDSE0 寄存器中的位控制。RD0 与 CTMU 脉冲发生器输出复用。

仅当禁止 LCD 段时，才能使用 I/O 端口功能。

例 10-4: 初始化 PORTD

CLRF	PORTD	; Initialize PORTD by ; clearing output ; data latches
CLRF	LATD	; Alternate method ; to clear output ; data latches
MOVLW	0CFh	; Value used to ; initialize data ; direction
MOVWF	TRISD	; Set RD<3:0> as inputs ; RD<5:4> as outputs ; RD<7:6> as inputs

表 10-9: PORTD 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RD0/SEG0/CTPLS	RD0	0	O	DIG	LATD<0> 数据输出。
		1	I	ST	PORTD<0> 数据输入。
	SEG0	x	O	ANA	LCD 段 0 的输出；禁止所有其他引脚功能。
	CTPLS	x	O	DIG	CTMU 脉冲发生器输出。
RD1/SEG1	RD1	0	O	DIG	LATD<1> 数据输出。
		1	I	ST	PORTD<1> 数据输入。
	SEG1	x	O	ANA	LCD 段 1 的输出；禁止所有其他引脚功能。
RD2/SEG2	RD2	0	O	DIG	LATD<2> 数据输出。
		1	I	ST	PORTD<2> 数据输入。
	SEG2	x	O	ANA	LCD 段 2 的输出；禁止所有其他引脚功能。
RD3/SEG3	RD3	0	O	DIG	LATD<3> 数据输出。
		1	I	ST	PORTD<3> 数据输入。
	SEG3	x	O	ANA	LCD 段 3 的输出；禁止所有其他引脚功能。
RD4/SEG4	RD4	0	O	DIG	LATD<4> 数据输出。
		1	I	ST	PORTD<4> 数据输入。
	SEG4	x	O	ANA	LCD 段 4 的输出；禁止所有其他引脚功能。
RD5/SEG5	RD5	0	O	DIG	LATD<5> 数据输出。
		1	I	ST	PORTD<5> 数据输入。
	SEG5	x	O	ANA	LCD 段 5 的输出；禁止所有其他引脚功能。
RD6/SEG6	RD6	0	O	DIG	LATD<6> 数据输出。
		1	I	ST	PORTD<6> 数据输入。
	SEG6	x	O	ANA	LCD 段 6 的输出；禁止所有其他引脚功能。
RD7/SEG7	RD7	0	O	DIG	LATD<7> 数据输出。
		1	I	ST	PORTD<7> 数据输入。
	SEG7	x	I	ANA	LCD 段 7 的输出；禁止所有其他引脚功能。

图注： O = 输出，I = 输入，ANA = 模拟信号，DIG = 数字输出，ST = 施密特触发器缓冲器输入，
x = 无关位（TRIS 位不影响端口方向或在此可忽略）。

表 10-10: 与 PORTD 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
PORTD	RD7	RD6	RD5	RD4	RD3	RD2	RD1	RD0	52
LATD	LATD7	LATD6	LATD5	LATD4	LATD3	LATD2	LATD1	LATD0	52
TRISD	TRISD7	TRISD6	TRISD5	TRISD4	TRISD3	TRISD2	TRISD1	TRISD0	52
PORTG	RDPU	REPU	RJPU	RG4	RG3	RG2	RG1	RG0	52
LCDSE0	SE07	SE06	SE05	SE04	SE03	SE02	SE01	SE00	51

图注： PORTD 不使用阴影单元。

PIC18F87J72 系列

10.6 PORTE、TRISE 和 LATE 寄存器

PORTE 是一个 7 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISE 和 LATE。PORTE 上的所有引脚都是仅用作数字功能的引脚，并且可以承受最高 5.5V 的电压。

PORTE 上的所有引脚都配有施密特触发器输入缓冲器。每个引脚都可被单独配置为输入或输出。当 RE7 引脚上的 CCP2 有效时，该引脚还可配置为漏极开路输出。通过将 CCP2OD 控制位（TRISG<6>）置 1 选择漏极开路配置。

注： 这些引脚在任何器件复位时都被配置为数字输入引脚。

PORTE 的每个引脚都具有内部弱上拉功能。可通过单个控制位关闭所有上拉。这可以通过清零 REPU 位（PORTG<6>）来实现。当端口引脚被配置为输出时，其弱上拉功能会自动关闭。发生任何器件复位时，上拉功能会被禁止。

RE<6:3> 引脚与 LCD 公共端驱动复用。根据哪些公共端有效，I/O 端口功能仅在某些 PORTE 引脚上可用。配置由 LMUX<1:0> 控制位（LCDCON<1:0>）决定。表 10-11 汇总了可用性。

表 10-11: 不同 LCD 驱动配置中可用的 PORTE 引脚

LCDCON<1:0>	有效的 LCD 公共端	可用于 I/O 的 PORTE
00	COM0	RE6、RE5 和 RE4
01	COM0 和 COM1	RE6 和 RE5
10	COM0、COM1 和 COM2	RE6
11	全部（COM0 至 COM3）	无

RE1 和 RE0 引脚与 LCDBIAS2 和 LCDBIAS1 的功能复用。当需要产生 LCD 偏置时（即，器件被连接到外部 LCD 的任何应用），这些引脚不能用作数字 I/O。

注： 其他 PIC18F 器件的 RE2 对应的引脚具有 LCDBIAS3 的功能。它不能用作数字 I/O。

RE7 与 LCD 段驱动（SEG31）复用，由 LCDSE3<7> 位控制。仅当禁止该段时，才能使用 I/O 端口功能。

RE7 还可以配置为 CCP2 模块的备用外设引脚。这是通过将 CCP2MX 配置位清零实现的。

例 10-5: 初始化 PORTE

```
CLRF    PORTE    ; Initialize PORTE by
                  ; clearing output
                  ; data latches
CLRF    LATE      ; Alternate method
                  ; to clear output
                  ; data latches
MOVLW   03h       ; Value used to
                  ; initialize data
                  ; direction
MOVWF   TRISE     ; Set RE<1:0> as inputs
                  ; RE<7:2> as outputs
```

表 10-12: PORTE 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RE0/LCDBIAS1	RE0	0	O	DIG	LATE<0> 数据输出。
		1	I	ST	PORTE<0> 数据输入。
	LCDBIAS1	—	I	ANA	LCD 模块偏置电压输入。
RE1/LCDBIAS2	RE1	0	O	DIG	LATE<1> 数据输出。
		1	I	ST	PORTE<1> 数据输入。
	LCDBIAS2	—	I	ANA	LCD 模块偏置电压输入。
RE3/COM0	RE3	0	O	DIG	LATE<3> 数据输出。
		1	I	ST	PORTE<3> 数据输入。
	COM0	x	O	ANA	LCD 公共端 0 的输出；禁止所有其他输出。
RE4/COM1	RE4	0	O	DIG	LATE<4> 数据输出。
		1	I	ST	PORTE<4> 数据输入。
	COM1	x	O	ANA	LCD 公共端 1 的输出；禁止所有其他输出。
RE5/COM2	RE5	0	O	DIG	LATE<5> 数据输出。
		1	I	ST	PORTE<5> 数据输入。
	COM2	x	O	ANA	LCD 公共端 2 的输出；禁止所有其他输出。
RE6/COM3	RE6	0	O	DIG	LATE<6> 数据输出。
		1	I	ST	PORTE<6> 数据输入。
	COM3	x	O	ANA	LCD 公共端 3 的输出；禁止所有其他输出。
RE7/CCP2/SEG31	RE7	0	O	DIG	LATE<7> 数据输出。
		1	I	ST	PORTE<7> 数据输入。
	CCP2 ⁽⁴⁾	0	O	DIG	CCP2 比较 /PWM 输出；优先于端口数据。
		1	I	ST	CCP2 捕捉输入。
	SEG31	x	O	ANA	LCD 的段 31 模拟输出；禁止数字输出。

图注： O = 输出， I = 输入， ANA = 模拟信号， DIG = 数字输出， ST = 施密特触发器缓冲器输入，
x = 无关位（TRIS 位不影响端口方向或在此可忽略）。

注 1: 当 CCP2MX 配置位清零时 CCP2 的备用分配。

表 10-13: 与 PORTE 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
PORTE	RE7	RE6	RE5	RE4	RE3	—	RE1	RE0	52
LATE	LATE7	LATE6	LATE5	LATE4	LATE3	—	LATE1	LATE0	52
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	—	TRISE1	TRISE0	52
PORTG	RDPU	REPU	RJPU	RG4	RG3	RG2	RG1	RG0	52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	52
LCDCON	LCDEN	SLPEN	WERR	—	CS1	CS0	LMUX1	LMUX0	51
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	51

图注： PORTE 不使用阴影单元。

10.7 PORTF、LATF 和 TRISF 寄存器

PORTF 是一个 7 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISF 和 LATF。PORTF 上的所有引脚都配有施密特触发器输入缓冲器。每个引脚都可被单独配置为输入或输出。

PORTF 与模拟外设功能以及 LCD 段复用。可以通过设置 CMCON 寄存器中的相应位，将 RF1 至 RF6 引脚用作比较器输入或输出。要将 RF<6:3> 用作数字输入，还必须关闭比较器。

- 注 1:** 发生器件复位时，RF<6:1> 引脚被配置为模拟输入并读为 0。

2: 要将 PORTF 配置为数字 I/O，可以关闭比较器并设置 ADCON1 的值。

PORTF 还与 LCD 段驱动复用，由 LCDSE2 和 LCDSE3 寄存器中的位控制。仅当禁止该段时，才能使用 I/O 端口功能。

例 10-6: 初始化 PORTF

```
CLRF    PORTF    ; Initialize PORTF by
                  ; clearing output
                  ; data latches
CLRF    LATF      ; Alternate method
                  ; to clear output
                  ; data latches

MOVLW   07h      ;
MOVWF   CMCON     ; Turn off comparators
MOVLW   0Fh      ;
MOVWF   ADCON1    ; Set PORTF as digital I/O
MOVLW   0CEh     ; Value used to
                  ; initialize data
                  ; direction
MOVWF   TRISF     ; Set RF3:RF1 as inputs
                  ; RF5:RF4 as outputs
                  ; RF7:RF6 as inputs
```

表 10-14: PORTF 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RF1/AN6/C2OUT/SEG19	RF1	0	O	DIG	LATF<1> 数据输出; 不受模拟输入影响。
		1	I	ST	PORTF<1> 数据输入; 当使能模拟输入时被禁止。
	AN6	1	I	ANA	A/D 输入通道 6。POR 时的默认配置。
	C2OUT	0	O	DIG	比较器 2 的输出; 优先于端口数据。
	SEG19	x	O	ANA	LCD 段 19 的输出; 禁止所有其他引脚功能。
RF2/AN7/C1OUT/SEG20	RF2	0	O	DIG	LATF<2> 数据输出; 不受模拟输入影响。
		1	I	ST	PORTF<2> 数据输入; 当使能模拟输入时被禁止。
	AN7	1	I	ANA	A/D 输入通道 7。POR 时的默认配置。
	C1OUT	0	O	DIG	比较器 1 的输出; 优先于端口数据。
	SEG20	x	O	ANA	LCD 段 20 的输出; 禁止所有其他引脚功能。
RF3/AN8/SEG21/C2INB	RF3	0	O	DIG	LATF<3> 数据输出; 不受模拟输入影响。
		1	I	ST	PORTF<3> 数据输入; 当使能模拟输入时被禁止。
	AN8	1	I	ANA	A/D 输入通道 8 和比较器 C2+ 输入。POR 时的默认输入配置; 不受模拟输出影响。
	SEG21	x	O	ANA	LCD 段 21 的输出; 禁止所有其他引脚功能。
	C2INB	1	I	ANA	比较器 2 的输入 B。
RF4/AN9/SEG22/C2INA	RF4	0	O	DIG	LATF<4> 数据输出; 不受模拟输入影响。
		1	I	ST	PORTF<4> 数据输入; 当使能模拟输入时被禁止。
	AN9	1	I	ANA	A/D 输入通道 9 和比较器 C2- 输入。POR 时的默认输入配置; 不影响数字输出。
	SEG22	x	O	ANA	LCD 段 22 的输出; 禁止所有其他引脚功能。
	C2INA	1	I	ANA	比较器 2 的输入 A。
RF5/AN10/CVREF/SEG23/C1INB	RF5	0	O	DIG	LATF<5> 数据输出; 不受模拟输入影响。当使能 CVREF 输出时被禁止。
		1	I	ST	PORTF<5> 数据输入; 当使能模拟输入时被禁止。当使能 CVREF 输出时被禁止。
	AN10	1	I	ANA	A/D 输入通道 10 和比较器 C1+ 输入。POR 时的默认输入配置。
	CVREF	x	O	ANA	比较器参考电压输出。使能该功能将禁止数字 I/O。
	SEG23	x	O	ANA	LCD 段 23 的输出; 禁止所有其他引脚功能。
	C1INB	1	I	ANA	比较器 1 的输入 B。
RF6/AN11/SEG24/C1INA	RF6	0	O	DIG	LATF<6> 数据输出; 不受模拟输入影响。
		1	I	ST	PORTF<6> 数据输入; 当使能模拟输入时被禁止。
	AN11	1	I	ANA	A/D 输入通道 11 和比较器 C1- 输入。POR 时的默认输入配置; 不影响数字输出。
	SEG24	x	O	ANA	LCD 段 24 的输出; 禁止所有其他引脚功能。
	C1INA	1	I	ANA	比较器 1 的输入 A。
RF7/AN5/ $\overline{SS}$ /SEG25	RF7	0	O	DIG	LATF<7> 数据输出; 不受模拟输入影响。
		1	I	ST	PORTF<7> 数据输入; 当使能模拟输入时被禁止。
	AN5	1	I	ANA	A/D 输入通道 5。POR 时的默认配置。
	$\overline{SS}$	1	I	TTL	MSSP 模块的从选择输入。
	SEG25	x	O	ANA	LCD 段 25 的输出; 禁止所有其他引脚功能。

图注: O = 输出, I = 输入, ANA = 模拟信号, DIG = 数字输出, ST = 施密特触发器缓冲器输入, TTL = TTL 缓冲器输入, x = 无关位 (TRIS 位不影响端口方向或在此可忽略)。

PIC18F87J72 系列

表 10-15: 与 PORTF 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	—	52
LATF	LATF7	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	—	52
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	—	52
ADCON1	TRIGSEL	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	51
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	51
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	51
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	51
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	51

图注： — = 未实现，读为 0。PORTF 不使用阴影单元。

10.8 PORTG、TRISG 和 LATG 寄存器

PORTG 是一个 5 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISG 和 LATG。PORTG 上的所有引脚都是仅用作数字功能的引脚，并且可以承受最高 5.5V 的电压。

PORTG 与 AUSART 和 LCD 功能复用（表 10-16）。当用作 I/O 时，所有 PORTG 引脚都配有施密特触发器输入缓冲器。当 AUSART 有效时，RG1 引脚还可配置为漏极开路输出。通过将 U2OD 控制位（LATG<7>）置 1 选择漏极开路配置。

RG4 与 LCD 段驱动复用，由 LCDSE2 寄存器中的位控制，并作为 RTCC 引脚。仅当禁止该段时，才能使用 I/O 端口功能。

RG3 和 RG2 与 LCD 电荷泵的 VL_{CAP} 引脚复用，RG0 与 LCDBIAS0 偏置电压输入复用。当这些引脚用于产生 LCD 偏置时，I/O 和其他功能不可用。

当使能外设功能时，应小心定义每个 PORTG 引脚的 TRIS 位。有些外设会改写 TRIS 位的设置，将引脚重新定义为输出引脚或输入引脚。用户应该查阅相应的外设章节来正确设置 TRIS 位。引脚改写值不装入 TRIS 寄存器中。这将允许对 TRIS 寄存器执行读 - 修改 - 写操作而无需担心外设的改写。

尽管端口本身只有 5 位宽，PORTG<7:5> 位仍然可以控制与 PORTD、PORTE 和 PORTJ 相关的 I/O 端口上的弱上拉。清零这些位可以使能相应端口的上拉功能。默认情况下，器件复位时所有弱上拉都被禁止。

TRISG 和 LATG 大多数相应位实现为 CCP1、CCP2、SPI（TRISG<7:5>）以及 USART（LATG<7:6>）的漏极开路控制位。可通过将这些位置 1 将相应外设的输出引脚配置为漏极开路操作。未实现 LATG<5>。

例 10-7: 初始化 PORTG

CLRF	PORTG	; Initialize PORTG by ; clearing output ; data latches
CLRF	LATG	; Alternate method ; to clear output ; data latches
MOVLW	04h	; Value used to ; initialize data ; direction
MOVWF	TRISG	; Set RG1:RG0 as outputs ; RG2 as input ; RG4:RG3 as inputs

PIC18F87J72 系列

表 10-16: PORTG 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RG0/LCDBIAS0	RG0	0	O	DIG	LATG<0> 数据输出。
		1	I	ST	PORTG<0> 数据输入。
	LCDBIAS0	x	I	ANA	LCD 模块偏置电压输入。
RG1/TX2/CK2	RG1	0	O	DIG	LATG<1> 数据输出。
		1	I	ST	PORTG<1> 数据输入。
	TX2	1	O	DIG	同步串行数据输出（AUSART 模块）；优先于端口数据。
	CK2	1	O	DIG	同步串行数据输入（AUSART 模块）；用户必须将其配置为输入。
		1	I	ST	同步串行时钟输入（AUSART 模块）。
RG2/RX2/DT2/VLCAP1	RG2	0	O	DIG	LATG<2> 数据输出。
		1	I	ST	PORTG<2> 数据输入。
	RX2	1	I	ST	异步串行接收数据输入（AUSART 模块）。
	DT2	1	O	DIG	同步串行数据输出（AUSART 模块）；优先于端口数据。
		1	I	ST	同步串行数据输入（AUSART 模块）；用户必须将其配置为输入。
	VLCAP1	x	I	ANA	LCD 电荷泵电容输入。
RG3/VLCAP2	RG3	0	O	DIG	LATG<3> 数据输出。
		1	I	ST	PORTG<3> 数据输入。
	VLCAP2	x	I	ANA	LCD 电荷泵电容输入。
RG4/SEG26/RTCC	RG4	0	O	DIG	LATG<4> 数据输出。
		1	I	ST	PORTG<4> 数据输入。
	SEG26	x	O	ANA	LCD 段 26 的输出；禁止所有其他引脚功能。
	RTCC	x	O	DIG	RTCC 输出。

图注： O = 输出，I = 输入，ANA = 模拟信号，DIG = 数字输出，ST = 施密特触发器缓冲器输入，
x = 无关位（TRIS 位不影响端口方向或在此可忽略）。

表 10-17: 与 PORTG 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
PORTG	RDPU	REPU	RJPU	RG4	RG3	RG2	RG1	RG0	52
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	52
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	51

图注： — = 未实现，读为 0。PORTG 不使用阴影单元。

11.0 Timer0 模块

Timer0 模块具有以下特性：

- 可由软件选择作为 8 位或 16 位定时器 / 计数器
- 可读写寄存器
- 专用的 8 位软件可编程预分频器
- 可选的时钟源（内部或外部）
- 外部时钟的边沿选择
- 溢出时产生中断

T0CON 寄存器（寄存器 11-1）控制该模块操作的所有方面，包括预分频比的选择；它是可读写的。

图 11-1 给出了 8 位模式下 Timer0 模块的简化框图。
图 11-2 给出了 16 位模式下 Timer0 模块的简化框图。

寄存器 11-1: T0CON: Timer0 控制寄存器

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
TMR0ON	T08BIT	T0CS	T0SE	PSA	T0PS2	T0PS1	T0PS0
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	TMR0ON: Timer0 开 / 关控制位 1 = 使能 Timer0 0 = 停止 Timer0
bit 6	T08BIT: Timer0 8 位 /16 位控制位 1 = Timer0 被配置为 8 位定时器 / 计数器 0 = Timer0 被配置为 16 位定时器 / 计数器
bit 5	T0CS: Timer0 时钟源选择位 1 = T0CKI 引脚输入边沿上的电平跳变 0 = 内部时钟（2/4）
bit 4	T0SE: Timer0 时钟源边沿选择位 1 = 在 T0CKI 引脚信号从高至低跳变时，递增计数 0 = 在 T0CKI 引脚信号从低至高跳变时，递增计数
bit 3	PSA: Timer0 预分频器分配位 1 = 未分配 Timer0 预分频器。Timer0 时钟输入不经预分频器分频。 0 = 已分配 Timer0 预分频器。Timer0 时钟输入来自预分频器的输出。
bit 2-0	T0PS<2:0>: Timer0 预分频比选择位 111 = 1:256 预分频比 110 = 1:128 预分频比 101 = 1:64 预分频比 100 = 1:32 预分频比 011 = 1:16 预分频比 010 = 1:8 预分频比 001 = 1:4 预分频比 000 = 1:2 预分频比

PIC18F87J72 系列

11.1 Timer0 工作原理

Timer0 既可用作定时器也可用作计数器。可以通过 T0CS 位 (T0CON<5>) 来选择模式。在定时器模式 (T0CS = 0) 下, 该模块在每个时钟周期都会递增 (默认情况下), 除非选择了其他预分频值 (见第 11.3 节“预分频器”)。在对 TMR0 寄存器执行写操作之后的两个指令周期内禁止 Timer0 递增。用户可通过将调整值写入 TMR0 寄存器来解决这一问题。

通过将 T0CS 位置 1 (= 1) 选择计数器模式。在该模式下, Timer0 可在 RA4/T0CKI 引脚信号的每个上升沿或下降沿递增。递增边沿由 Timer0 时钟源边沿选择位 T0SE (T0CON<4>) 决定。清零该位即选择上升沿。下面讨论外部时钟输入的限制条件。

可以使用外部时钟源来驱动 Timer0。但是, 必须满足一定要求, 以确保外部时钟和内部相位时钟 (Tosc) 保持

同步。在同步之后, 定时器 / 计数器需要一定的延时才开始递增。

11.2 16 位模式下 Timer0 的读写操作

TMR0H 并不是 16 位模式下 Timer0 的实际高字节, 而是 Timer0 实际高字节的缓存形式, 不可以被直接读写 (见图 11-2)。在读 TMR0L 时使用 Timer0 高字节的内容更新 TMR0H。这种方式使用户可以读取 Timer0 的全部 16 位, 而不需要验证高字节和低字节读取的有效性。由于高字节和低字节连续读取之间的进位, 可能会产生无效读取。

同样, 写入 Timer0 的高字节也必须通过 TMR0H 缓冲寄存器来操作。在写入 TMR0L 的同时, 使用 TMR0H 的内容更新 Timer0 的高字节。这样一次就可以完成 Timer0 全部 16 位的更新。

图 11-1: Timer0 框图 (8 位模式)





图 11-2: Timer0 框图 (16 位模式)



11.3 预分频器

Timer0 模块的预分频器为一个 8 位计数器。该预分频器不可直接读写。通过 PSA 和 T0PS<2:0> 位（T0CON<3:0>）进行预分频器的分配和设定预分频比。

可通过清零 PSA 位将预分频器分配给 Timer0 模块。如果已经分配了预分频器，预分频值可在 1:2 至 1:256 之间进行选择，以 2 的整数次幂递增。

如果将预分频器分配给 Timer0 模块，所有写入 TMR0 寄存器的指令（例如，CLRF TMR0、MOVWF TMR0 和 BSF TMR0 等）都会将预分频器的计数值清零。

注： 如果将预分频器分配给 Timer0，写入 TMR0 会将预分频器的计数值清零，但不会改变预分频器的分配。

11.3.1 切换预分频器的分配

预分频器的分配完全由软件控制，并且在程序执行期间可以随时更改。

11.4 Timer0 中断

8 位模式下 TMR0 寄存器从 FFh 溢出到 00h，或 16 位模式下 TMR0 从 FFFFh 溢出到 0000h 时，将产生 TMR0 中断。这种溢出会将 TMR0IF 标志位置 1。可以通过清零 TMR0IE 位（INTCON<5>）来屏蔽该中断。在重新允许该中断前，必须在中断服务程序中用软件清零 TMR0IF 位。

由于 Timer0 在休眠模式下是关闭的，所以 TMR0 中断无法将处理器从休眠状态唤醒。

表 11-1: 与 Timer0 相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
TMR0L	Timer0 寄存器的低字节								50
TMR0H	Timer0 寄存器的高字节								50
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
T0CON	TMR0ON	T08BIT	T0CS	T0SE	PSA	T0PS2	T0PS1	T0PS0	50
TRISA	TRISA7 ⁽¹⁾	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	52

图注： — = 未实现，读为 0。Timer0 不使用阴影单元。

注 1: 仅当内部振荡器被选为默认时钟源（FOSC2 配置位 = 0）时，RA<7:6> 及其相关的锁存和方向位才能被配置为端口引脚；否则，这些位将被禁止且读为 0。

PIC18F87J72 系列

注:

12.0 Timer1 模块

Timer1 定时器 / 计数器模块具有以下特性：

- 可由软件选择作为 16 位定时器或计数器
- 可读写的 8 位寄存器（TMR1H 和 TMR1L）
- 可选择器件时钟或 Timer1 内部振荡器作为时钟源（内部或外部）
- 溢出时产生中断
- 在 CCP 特殊事件触发时复位
- 器件时钟状态标志位（T1RUN）

图 12-1 给出了 Timer1 模块的简化框图。图 12-2 给出了该模块在读 / 写模式下的工作原理框图。

该模块自身带有低功耗振荡器，可提供额外的时钟选项。Timer1 振荡器也可作为单片机处于节能状态时的低功耗时钟源。

仅需极少外部元件和代码开销，Timer1 就可为应用提供实时时钟（RTC）功能。

Timer1 由 T1CON 控制寄存器（寄存器 12-1）控制。该寄存器还包含 Timer1 振荡器使能位（T1OSCEN）。可以通过将控制位 TMR1ON（T1CON<0>）置 1 或清零来使能或禁止 Timer1。

寄存器 12-1: T1CON: Timer1 控制寄存器

R/W-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
RD16	T1RUN	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	RD16: 16 位读 / 写模式使能位 1 = 使能 Timer1 通过一次 16 位操作进行寄存器读 / 写 0 = 使能 Timer1 通过两次 8 位操作进行寄存器读 / 写
bit 6	T1RUN: Timer1 系统时钟状态位 1 = 器件时钟由 Timer1 振荡器产生 0 = 器件时钟由另一个时钟源产生
bit 5-4	T1CKPS<1:0>: Timer1 输入时钟预分频比选择位 11 = 1:8 预分频比 10 = 1:4 预分频比 01 = 1:2 预分频比 00 = 1:1 预分频比
bit 3	T1OSCEN: Timer1 振荡器使能位 1 = 使能 Timer1 振荡器 0 = 关闭 Timer1 振荡器 关闭振荡器的反相器和反馈电阻以减少功耗。
bit 2	T1SYNC: Timer1 外部时钟输入同步选择位 <u>当 TMR1CS = 1 时:</u> 1 = 不同步外部时钟输入 0 = 同步外部时钟输入 <u>当 TMR1CS = 0 时:</u> 该位被忽略。当 TMR1CS = 0 时，Timer1 使用内部时钟。
bit 1	TMR1CS: Timer1 时钟源选择位 1 = 使用 RC0/T1OSO/T13CKI 引脚上的外部时钟（上升沿计数） 0 = 内部时钟（Fosc/4）
bit 0	TMR1ON: Timer1 使能位 1 = 使能 Timer1 0 = 停止 Timer1

PIC18F87J72 系列

12.1 Timer1 工作原理

Timer1 可工作在以下模式之一：

- 定时器
- 同步计数器
- 异步计数器

工作模式由时钟选择位 TMR1CS (T1CON<1>) 决定。
当 TMR1CS 清零 (= 0) 时，Timer1 在每个内部指令周

期 ($F_{osc}/4$) 递增。当该位置 1 时，Timer1 在 Timer1 外部时钟输入信号或 Timer1 振荡器输出信号（如果使能）的每个上升沿递增。

当使能 Timer1 时，RC1/T1OSI/SEG32 和 RC0/T1OSO/T13CKI 引脚变为输入引脚。这意味着 TRISC<1:0> 的值被忽略并且这些引脚将读为 0。

图 12-1: Timer1 框图（8 位模式）





图 12-2: Timer1 框图（16 位读 / 写模式）



12.2 Timer1 的 16 位读 / 写模式

可将 Timer1 配置为 16 位读写模式（见图 12-2）。当 RD16 控制位（T1CON<7>）置 1 时，TMR1H 的地址被映射到 Timer1 的高字节缓冲寄存器。读 TMR1L 会将 Timer1 的高字节的内容装入 Timer1 高字节缓冲寄存器。这种方式使用户可以精确地读取 Timer1 的全部 16 位，而不需要像先读高字节再读低字节那样，由于两次读取之间可能存在进位，而不得不验证读取的有效性。

写 Timer1 的高字节也必须通过 TMR1H 缓冲寄存器进行。在写入 TMR1L 的同时，使用 TMR1H 的内容更新 Timer1 的高字节。这样允许用户将所有 16 位一次写入 Timer1 的高字节和低字节。

在该模式下不能直接读写 Timer1 的高字节。所有读写都必须通过 Timer1 高字节缓冲寄存器来进行。写入 TMR1H 不会清零 Timer1 预分频器。只有在写 TMR1L 时才会清零该预分频器。

12.3 Timer1 振荡器

片上晶振电路连接在 T1OSI（输入）引脚和 T1OSO（放大器输出）引脚之间。可以通过将 Timer1 振荡器使能位 T1OSCEN（T1CON<3>）置 1 来使能该振荡器电路。该振荡器电路是一种低功耗电路，它采用了额定振荡频率为 32 kHz 的晶振。在所有功耗管理模式下都可继续运行。图 12-3 所示为典型的 LP 振荡器电路。表 12-1 给出了供 Timer1 振荡器选择的电容值。

用户必须提供软件延时来确保 Timer1 振荡器的正常起振。

表 12-1: Timer1 振荡器的电容选择 (2,3,4)

振荡器类型	频率	C1	C2
LP	32.768 kHz	27 pF ⁽¹⁾	27 pF ⁽¹⁾

- 注
- 1: Microchip 建议仅将这些值作为验证振荡器电路的起始点。

2: 电容越大，振荡器越稳定，但起振时间越长。

3: 因为每种谐振器 / 晶振都有其自身特性，用户应当向谐振器 / 晶振制造商咨询外部元件的适当值。


4: 上述电容值仅供设计参考。

12.3.1 使用 Timer1 作为时钟源

在功耗管理模式下也可以将 Timer1 振荡器用作时钟源。通过将系统时钟选择位 SCS<1:0>（OSCCON<1:0>）设置为 01，器件可以切换到 SEC_RUN 模式。CPU 和外设都可以用 Timer1 振荡器作为时钟源。如果 IDLEN 位（OSCCON<7>）被清零并且执行了 SLEEP 指令，器件将进入 SEC_IDLE 模式。更多详细信息，请参见第 4.0 节“功耗管理模式”。

无论何时将 Timer1 振荡器用作时钟源，Timer1 系统时钟状态标志位 T1RUN（T1CON<6>）均会置 1。这可用于确定控制器的当前时钟模式。该位也可指示故障保护时钟监视器当前正使用的时钟源。如果使能了时钟监视器并且 Timer1 振荡器在提供时钟信号时发生了故障，查询 T1RUN 位可以确定时钟源是 Timer1 振荡器还是其他时钟源。

图 12-3: Timer1 LP 振荡器的外部元件



PIC18F87J72 系列


12.3.2 Timer1 振荡器布线注意事项

Timer1 振荡器电路在工作期间仅消耗极小的电流。鉴于此振荡器的低功耗特性，它对附近变化较快的信号比较敏感。

如图 12-3 所示，振荡器电路应该尽可能靠近单片机。除了 Vss 或 VDD 外，在该振荡器电路边界内不应有其他电路通过。

对于单面 PCB，如果必须要在该振荡器附近布高速电路（如输出比较模式或 PWM 模式下的 CCP1 引脚，或使用 OSC2 引脚的主振荡器），那么在该振荡器电路周围布接地保护环（如图 12-4 所示），或再加一个地平面可能会有帮助。

图 12-4: 带有接地保护环的振荡器电路



12.4 Timer1 中断

TMR1 寄存器对（TMR1H:TMR1L）从 0000h 递增到 FFFFh，然后计满返回到 0000h 重新开始计数。如果允许了 Timer1 中断，则溢出时会产生 Timer1 中断，锁存到中断标志位 TMR1IF（PIR1<0>）中。可以通过将 Timer1 中断允许位 TMR1IE（PIE1<0>）置 1 或清零来允许或禁止该中断。

12.5 使用 CCP 特殊事件触发信号复位 Timer1

如果 CCP1 或 CCP2 配置为使用 Timer1 并在比较模式（CCPxM<3:0> = 1011）下产生特殊事件触发信号，该信号将复位 Timer1。如果使能了 A/D 模块，来自 CCP2 的触发信号还将启动 A/D 转换（更多信息，请参见第 16.3.4 节“特殊事件触发器”）。

要使用这一功能，必须将模块配置为定时器或同步计数器。在这种情况下，CCPRxH:CCPRxL 寄存器对实际上变成了 Timer1 的周期寄存器。

如果 Timer1 在异步计数器模式下运行，复位操作可能不起作用。

如果对 Timer1 的写操作和特殊事件触发信号同时发生，则写操作优先。

注： CCPx 模块产生的特殊事件触发信号不会将 TMR1IF 中断标志位（PIR1<0>）置 1。

12.6 使用 Timer1 作为实时时钟

为 Timer1 外接一个 LP 振荡器（如第 12.3 节“Timer1 振荡器”中所述），可以允许用户在他们应用中包括 RTC 功能。只需通过一个提供精确时基的廉价时钟晶振以及几行计算时间的应用代码就可实现这一功能。当器件在休眠模式下工作并使用电池或超大容量电容作为电源时，可省去另外的 RTC 器件和备用电池。

应用代码程序 RTCisr（如例 12-1 所示），演示了使用中断服务程序以 1 秒的间隔递增计数器的简单方法。将 TMR1 寄存器对的值递增直至溢出将触发中断并调用中断服务程序，该程序会使秒计数器递增 1，分钟和小时计数器则会在前面的计数器溢出时递增 1。

由于寄存器对为 16 位宽，采用 32.768 kHz 时钟源时寄存器需要 2 秒递增计数到溢出。要强制在所需的 1 秒时间间隔溢出，必须预先加载它。最简单的方法是使用 BSF 指令将 TMR1H 的最高有效位置 1。请注意决不要预先加载或改变 TMR1L 寄存器，这样做可能会引起多个周期的累积错误。

要使此方法精确，Timer1 必须工作于异步模式且必须允许 Timer1 溢出中断（PIE1<0> = 1），如程序 RTCinit 所示。同时 Timer1 振荡器也必须被使能并始终运行。

例 12-1: 使用 Timer1 中断服务实现实时时钟

RTCinit		MOVLW 80h	; Preload TMR1 register pair
		MOVWF TMR1H	; for 1 second overflow
		CLRF TMR1L	
		MOVLW b'00001111'	; Configure for external clock,
		MOVWF T1CON	; Asynchronous operation, external oscillator
		CLRF secs	; Initialize timekeeping registers
		CLRF mins	
		MOVLW .12	
		MOVWF hours	
		BSF PIE1, TMR1IE	; Enable Timer1 interrupt
		RETURN	
RTCisr		BSF TMR1H, 7	; Preload for 1 sec overflow
		BCF PIR1, TMR1IF	; Clear interrupt flag
		INCF secs, F	; Increment seconds
		MOVLW .59	; 60 seconds elapsed?
		CPFSGT secs	
		RETURN	; No, done
		CLRF secs	; Clear seconds
		INCF mins, F	; Increment minutes
		MOVLW .59	; 60 minutes elapsed?
		CPFSGT mins	
		RETURN	; No, done
		CLRF mins	; clear minutes
		INCF hours, F	; Increment hours
		MOVLW .23	; 24 hours elapsed?
		CPFSGT hours	
		RETURN	; No, done
		CLRF hours	; Reset hours
		RETURN	; Done

表 12-2: 与 Timer1 作为定时器 / 计数器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
TMR1L	Timer1 寄存器的低字节								50
TMR1H	Timer1 寄存器的高字节								50
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T1OSCEN	T1SYN $\overline{C}$	TMR1CS	TMR1ON	50

图注: Timer1 模块不使用阴影单元。

PIC18F87J72 系列

注:

13.0 Timer2 模块

Timer2 模块具有以下特性：

- 8 位定时器和周期寄存器（分别为 TMR2 和 PR2）
- 可读写（以上两个寄存器）
- 可软件编程的预分频器（分频比为1:1、1:4和1:16）
- 可软件编程的后分频器（分频比为 1:1 至 1:16）
- TMR2 与 PR2 匹配时产生中断
- 可选择用作 MSSP 模块的移位时钟

该模块由 T2CON 寄存器（寄存器 13-1）控制，该寄存器用于使能或禁止定时器并配置预分频比和后分频比。可以通过清零控制位 TMR2ON（T2CON<2>）关闭 Timer2，以实现功耗最小。

图 13-1 给出了该模块的简化框图。

13.1 Timer2 工作原理

在正常工作模式下，TMR2 从 00h 开始，每个时钟周期（Fosc/4）递增 1。4 位计数器 / 预分频器提供了直接时钟输入、对时钟输入 4 分频和 16 分频三个预分频选项。这些选项通过预分频比控制位 T2CKPS<1:0>（T2CON<1:0>）进行选择。在每个时钟周期，TMR2 的值都会与周期寄存器 PR2 中的值进行比较。当两个值匹配时，由比较器产生匹配信号作为定时器的输出。该信号也会将 TMR2 的值在下一个周期复位为 00h，并驱动输出计数器 / 后分频器（见第 13.2 节“Timer2 中断”）。

TMR2 和 PR2 寄存器均可直接读写。在任何器件复位时，TMR2 寄存器都会清零，而 PR2 寄存器则初始化为 FFh。发生以下事件时，预分频器和后分频器计数器均会清零：

- 对 TMR2 寄存器进行写操作
- 对 T2CON 寄存器进行写操作
- 任何器件复位（上电复位、MCLR 复位、看门狗定时器复位或欠压复位）

写 T2CON 时 TMR2 不会清零。

寄存器 13-1: T2CON: Timer2 控制寄存器

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	未实现：读为 0
bit 6-3	T2OUTPS<3:0>: Timer2 输出后分频比选择位 0000 = 1:1 后分频比 0001 = 1:2 后分频比 . . . 1111 = 1:16 后分频比
bit 2	TMR2ON: Timer2 使能位 1 = 使能 Timer2 0 = 关闭 Timer2
bit 1-0	T2CKPS<1:0>: Timer2 时钟预分频比选择位 00 = 预分频比为 1 01 = 预分频比为 4 1x = 预分频比为 16

14.0 Timer3 模块

Timer3 定时器 / 计数器模块具有以下特性：

- 可由软件选择作为 16 位定时器或计数器
- 可读写的 8 位寄存器（TMR3H 和 TMR3L）
- 可选择器件时钟或 Timer1 内部振荡器作为时钟源（内部或外部）
- 溢出时产生中断
- CCP 特殊事件触发模块复位

图 14-1 给出了 Timer3 模块的简化框图。图 14-2 给出了该模块在读 / 写模式下的工作原理框图。

Timer3 模块是通过 T3CON 寄存器（寄存器 14-1）来控制的。它还可以为 CCP 模块选择时钟源。更多信息，请参见第 16.2.2 节“Timer1/Timer3 模式选择”。

寄存器 14-1: T3CON: Timer3 控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYNC	TMR3CS	TMR3ON
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	RD16: 16 位读 / 写模式使能位 1 = 使能 Timer3 通过一次 16 位操作进行寄存器读 / 写 0 = 使能 Timer3 通过两次 8 位操作进行寄存器读 / 写
bit 6,3	T3CCP<2:1>: CCPx 的 Timer3 和 Timer1 使能位 1x = Timer3 是两个 CCP 模块的捕捉 / 比较时钟源 01 = Timer3 是 CCP2 的捕捉 / 比较时钟源; Timer1 是 CCP1 的捕捉 / 比较时钟源 00 = Timer1 是两个 CCP 模块的捕捉 / 比较时钟源
bit 5-4	T3CKPS<1:0>: Timer3 输入时钟预分频比选择位 11 = 1:8 预分频比 10 = 1:4 预分频比 01 = 1:2 预分频比 00 = 1:1 预分频比
bit 2	T3SYNC: Timer3 外部时钟输入同步控制位 (不适用于器件时钟来自 Timer1/Timer3 的场合。) 当 TMR3CS = 1 时: 1 = 不同步外部时钟输入 0 = 同步外部时钟输入 当 TMR3CS = 0 时: 该位被忽略。当 TMR3CS = 0 时, Timer3 使用内部时钟。
bit 1	TMR3CS: Timer3 时钟源选择位 1 = 使用 Timer1 振荡器或 T13CKI 引脚信号作为外部时钟输入 (在第一个下降沿之后的上升沿开始计数) 0 = 内部时钟 (Fosc/4)
bit 0	TMR3ON: Timer3 使能位 1 = 使能 Timer3 0 = 停止 Timer3

PIC18F87J72 系列

14.1 Timer3 工作原理

Timer3 可工作在以下三种模式之一：

- 定时器
- 同步计数器
- 异步计数器

工作模式由时钟选择位 TMR3CS (T3CON<1>) 决定。当 TMR3CS 清零 (= 0) 时，Timer3 在每个内部指令周期 ($F_{osc}/4$) 递增。当该位置 1 时，Timer3 在 Timer1 外部时钟输入信号或 Timer1 振荡器输出信号（如果使能）的每个上升沿递增。

当使能 Timer1 时，RC1/T1OSI/SEG32 和 RC0/T1OSO/T13CKI 引脚变为输入引脚。这意味着 TRISC<1:0> 的值被忽略并且这些引脚将读为 0。

图 14-1: Timer3 框图（8 位模式）





图 14-2: Timer3 框图（16 位读 / 写模式）



14.2 Timer3 16 位读 / 写模式

可将 Timer3 配置为 16 位读写模式（见图 14-2）。当 RD16 控制位（T3CON<7>）置 1 时，TMR3H 的地址被映射到 Timer3 的高字节缓冲寄存器。读 TMR3L 会将 Timer3 的高字节的内容装入 Timer3 高字节缓冲寄存器。这种方式使用户可以精确地读取 Timer3 的全部 16 位，而不需要像先读高字节再读低字节那样，由于两次读取之间可能存在进位，而不得不验证读取的有效性。

写 Timer3 的高字节也必须通过 TMR3H 缓冲寄存器进行。在写入 TMR3L 的同时，使用 TMR3H 的内容更新 Timer3 的高字节。这样允许用户将所有 16 位一次写入 Timer3 的高字节和低字节。

在该模式下不能直接读写 Timer3 的高字节。所有读写都必须通过 Timer3 高字节缓冲寄存器来进行。

写入 TMR3H 不会清零 Timer3 预分频器。只有在写 TMR3L 时才会清零该预分频器。

14.3 使用 Timer1 振荡器作为 Timer3 的时钟源

Timer1 内部振荡器可用作 Timer3 的时钟源。可通过将 T1OSCEN（T1CON<3>）位置 1 使能 Timer1 振荡器。要将其用作 Timer3 的时钟源，还必须将 TMR3CS 位置 1。如前文所述，这样做也会将 Timer3 配置为在振荡器源的每个上升沿递增。

在第 12.0 节“Timer1 模块”中对 Timer1 振荡器进行了说明。

14.4 Timer3 中断

TMR3 寄存器对（TMR3H:TMR3L）从 0000h 递增到 FFFFh，然后计满返回到 0000h 重新开始计数。如果允许了 Timer3 中断，则溢出时会产生 Timer3 中断，锁存到中断标志位 TMR3IF（PIR2<1>）中。可以通过将 Timer3 中断允许位 TMR3IE（PIE2<1>）置 1 或清零来允许或禁止该中断。

14.5 使用 CCP 特殊事件触发信号复位 Timer3

如果 CCP1 或 CCP2 配置为使用 Timer3 并在比较模式（CCPxM<3:0> = 1011）下产生特殊事件触发信号，该信号将复位 Timer3。如果使能了 A/D 模块，来自 CCP2 的触发信号还将启动 A/D 转换（更多信息，请参见第 16.3.4 节“特殊事件触发器”）。

要使用这一功能，必须将模块配置为定时器或同步计数器。在这种情况下，CCPRxH:CCPRxL 这对寄存器实际上变成了 Timer3 的周期寄存器。

如果 Timer3 在异步计数器模式下运行，复位操作可能不起作用。

如果 Timer3 的写操作和特殊事件触发同时发生，则写操作优先。

注： CCPx 模块产生的特殊事件触发信号不会将 TMR3IF 中断标志位（PIR2<1>）置 1。

表 14-1: 与 Timer3 作为定时器 / 计数器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR2	OSCFIF	CMIF	—	—	BCLIF	LVDIF	TMR3IF	—	52
PIE2	OSCFIE	CMIE	—	—	BCLIE	LVDIE	TMR3IE	—	52
IPR2	OSCFIP	CMIP	—	—	BCLIP	LVDIP	TMR3IP	—	52
TMR3L	Timer3 寄存器的低字节								51
TMR3H	Timer3 寄存器的高字节								51
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T1OSCEN	T1SYN $\overline{C}$	TMR1CS	TMR1ON	50
T3CON	RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYN $\overline{C}$	TMR3CS	TMR3ON	51

图注： — = 未实现，读为 0。Timer3 模块不使用阴影单元。

PIC18F87J72 系列

注:

15.0 实时时钟和日历 (RTCC)


实时时钟和日历 (RTCC) 模块的主要特性有:

- 时间: 小时、分钟和秒钟
- 24 小时格式 (军用时间)
- 日历: 星期、日期、月和年
- 闹钟可配置
- 年份范围: 2000 至 2099
- 闰年修正
- 用于压缩固件的 BCD 格式
- 为低功耗工作进行了优化
- 带自动调节的用户校准
- 校准范围: 每月 ± 2.64 秒误差
- 要求: 外部 32.768 kHz 时钟晶振
- RTCC 引脚上的闹钟脉冲或秒时钟输出

RTCC 模块是为需要长时间维持精确时间的应用设计的, 无需或很少需要 CPU 干预。该模块为低功耗使用进行了优化, 以便在跟踪时间时延长电池寿命。

该模块是百年时钟和日历, 能自动检测闰年。时钟范围从 2000 年 1 月 1 日 00:00:00 (午夜) 到 2099 年 12 月 31 日 23:59:59。小时数采用 24 小时 (军用时间) 格式计量。该时钟提供一秒的间隔时间, 用户可看到半秒的时间间隔。

图 15-1: RTCC 框图



15.1 RTCC 模块寄存器

RTCC 模块寄存器可分为以下三类：

RTCC 控制寄存器

- RTCCFG
- RTCCAL
- PADCFG1
- ALRMCFG
- ALRMRPT

RTCC 值寄存器

- RTCVALH 和 RTCVALL——可访问以下寄存器：
 - YEAR
 - MONTH
 - DAY
 - WEEKDAY
 - HOUR
 - MINUTE
 - SECOND

闹钟值寄存器

- ALRMVALH和ALRMVALL——可访问以下寄存器：
 - ALRMMNTH
 - ALRMDAY
 - ALRMWD
 - ALRMHR
 - ALRMMIN
 - ALRMSEC

注： RTCVALH 和 RTCVALL 寄存器可通过 RTCRPT<1:0> 进行访问。ALRMVALH 和 ALRMVALL 可通过 ALRMPTR<1:0> 进行访问。

15.1.1 RTCC 控制寄存器

寄存器 15-1: RTCCFG: RTCC 配置寄存器⁽¹⁾

R/W-0	U-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0
RTCEN ⁽²⁾	—	RTCWREN	RTCSYNC	HALFSEC ⁽³⁾	RTCOE	RTCPTR1	RTCPTR0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7 **RTCEN: RTCC 使能位⁽²⁾**

1 = 使能 RTCC 模块

0 = 禁止 RTCC 模块

bit 6 **未实现:** 读为 0

bit 5 **RTCWREN: RTCC 值寄存器写使能位**

1 = RTCVALH 和 RTCVALL 寄存器可由用户写入

0 = RTCVALH 和 RTCVALL 寄存器已锁定, 不可由用户写入

bit 4 **RTCSYNC: RTCC 值寄存器读同步位**

1 = 由于计满返回, RTCVALH、RTCVALL 和 ALMRPT 寄存器在读操作过程中可能改变, 从而导致读取的数据无效。如果两次读取寄存器得到的数据相同, 可认为数据是有效的。

0 = RTCVALH、RTCVALL 和 ALCFGRPT 寄存器在读取时无需考虑计满返回

bit 3 **HALFSEC: 半秒状态位⁽³⁾**

1 = 一秒的后半秒

0 = 一秒的前半秒

bit 2 **RTCOE: RTCC 输出使能位**

1 = 使能 RTCC 时钟输出

0 = 禁止 RTCC 时钟输出

bit 1-0 **RTCPTR<1:0>: RTCC 值寄存器窗口指针位**

读取 RTCVALH 和 RTCVALL 寄存器时, 指向相应的 RTCC 值寄存器。每当读或写 RTCVALH<7:0> 时 RTCPTR<1:0> 的值就递减 1, 直到达到 00。

RTCVALH:

00 = 分钟数

01 = 星期

10 = 月

11 = 保留

RTCVALL:

00 = 秒数

01 = 小时数

10 = 日

11 = 年

注 1: RTCCFG 寄存器只受 POR 的影响。对于除 POR 以外的所有其他复位, 即使器件处于复位状态, RTCC 也将继续运行。

2: 仅当 RTCWREN = 1 时才允许写入 RTCEN 位。

3: 该位是只读位; 写入 MINSEC 寄存器的低半部分时, 它被清零。

PIC18F87J72 系列

寄存器 15-2: RTCCAL: RTCC 校准寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-0 **CAL<7:0>**: RTC 漂移校准位

01111111 = 最大正向调整: 每分钟增加 508 个 RTC 时钟脉冲

·

·

·

00000001 = 最小正向调整: 每分钟增加 4 个 RTC 时钟脉冲

00000000 = 无调整

11111111 = 最小负向调整: 每分钟减少 4 个 RTC 时钟脉冲

·

·

·

10000000 = 最大负向调整: 每分钟减少 512 个 RTC 时钟脉冲

寄存器 15-3: PADCFG1: 焊盘配置寄存器

U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-0	U-0
—	—	—	—	—	RTSECSEL1 ⁽¹⁾	RTSECSEL0 ⁽¹⁾	—
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-3 **未实现**: 读为 0

bit 2-1 **RTSECSEL<1:0>**: RTCC 秒时钟输出选择位⁽¹⁾

11 = 保留; 不要使用

10 = 选择 RTCC 引脚输出 RTCC 源时钟 (引脚可以是 INTOSC 或 Timer1 振荡器, 取决于 RTCOSC (CONFIG3L<1>) 位设置)⁽²⁾

01 = 选择 RTCC 引脚输出 RTCC 秒时钟

00 = 选择 RTCC 引脚输出 RTCC 闹钟脉冲

bit 0 **未实现**: 读为 0

注 1: 要能使实际 RTCC 输出, RTCOE (RTCCFG<2>) 位必须置 1。

 2: 如果 Timer1 振荡器是 RTCC 的时钟源, 则 T1OSCN 位应置 1 (T1CON<3> = 1)。

寄存器 15-4: ALRMCFG: 闹钟配置寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ALRMEN	CHIME	AMASK3	AMASK2	AMASK1	AMASK0	ALRMPTR1	ALRMPTR0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7

ALRMEN: 闹钟使能位

1 = 使能闹钟 (每当 ARPT<7:0> = 00 且 CHIME = 0 时, 发生闹钟事件后都自动清零)

0 = 禁止闹钟

bit 6

CHIME: 响铃 (Chime) 使能位

1 = 使能响铃; ALRMPTR<1:0> 位允许从 00h 进位到 FFh

0 = 禁止响铃; ALRMPTR<1:0> 到达 00h 就停止

bit 5-2

AMASK<3:0>: 闹钟掩码配置位

0000 = 每半秒

0001 = 每秒

0010 = 每 10 秒

0011 = 每分钟

0100 = 每 10 分钟

0101 = 每小时

0110 = 一天一次

0111 = 一周一次

1000 = 一月一次

1001 = 一年一次 (配置在 2 月 29 日除外, 这种情况下每 4 年一次)

101x = 保留——不要使用

11xx = 保留——不要使用

bit 1-0

ALRMPTR<1:0>: 闹钟值寄存器窗口指针位

读取 ALRMVALH 和 ALRMVALL 寄存器时, 指向相应的闹钟值寄存器。每当读或写 ALRMVALH 时 ALRMPTR<1:0> 的值就递减 1, 直到达到 00。

ALRMVALH:

00 = ALRMMIN

01 = ALRMWD

10 = ALRMMNTH

11 = 未实现

ALRMVALL:

00 = ALRMSEC

01 = ALRMHR

10 = ALRMDAY

11 = 未实现

PIC18F87J72 系列

寄存器 15-5: ALMRPT: 闹钟校准寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ARPT7	ARPT6	ARPT5	ARPT4	ARPT3	ARPT2	ARPT1	ARPT0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-0	ARPT<7:0> : 闹钟重复计数器值位
	11111111 = 闹钟将再重复 255 次
	.
	.
	.
	00000000 = 闹钟将不再重复
	每当发生闹钟事件时计数器就递减 1。除非 CHIME = 1, 否则计数器不能从 00h 进位到 FFh。

15.1.2 RTCVALH 和 RTCVALL 寄存器映射

寄存器 15-6: 保留的寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-0	未实现: 读为 0

寄存器 15-7: YEAR: 年份值寄存器 (1)

R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
YRTEN3	YRTEN2	YRTEN1	YRTEN0	YRONE3	YRONE2	YRONE1	YRONE0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-4	YRTEN<3:0> : 年份的十位数的二 - 十进制码 (Binary Coded Decimal, BCD) 值为 0 到 9。
bit 3-0	YRONE<3:0> : 年份的个位数的 BCD 值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入 YEAR 寄存器。

寄存器 15-8: MONTH: 月值寄存器 ⁽¹⁾

U-0	U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	—	MHTTEN0	MTHONE3	MTHONE2	MTHONE1	MTHONE0
bit 7			bit 0				

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-5 未实现: 读为 0

bit 4 **MHTTEN0**: 月份的十位数的 BCD 值
值为 0 或 1。

bit 3-0 **MTHONE<3:0>**: 月份的个位数的 BCD 值
值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

寄存器 15-9: DAY: 日值寄存器 ⁽¹⁾

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	DAYTEN1	DAYTEN0	DAYONE3	DAYONE2	DAYONE1	DAYONE0
bit 7		bit 0					

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-6 未实现: 读为 0

bit 5-4 **DAYTEN<1:0>**: 日的十位数的 BCD 值
值为 0 到 3。

bit 3-0 **DAYONE<3:0>**: 日的个位数的 BCD 值
值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

寄存器 15-10: WEEKDAY: 星期值寄存器 ⁽¹⁾

U-0	U-0	U-0	U-0	U-0	R/W-x	R/W-x	R/W-x
—	—	—	—	—	WDAY2	WDAY1	WDAY0
bit 7					bit 0		

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-3 未实现: 读为 0

bit 2-0 **WDAY<2:0>**: 星期的 BCD 值
值为 0 到 6。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

PIC18F87J72 系列

寄存器 15-11: **hour:** 小时值寄存器 ⁽¹⁾

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	HRTEN1	HRTEN0	HRONE3	HRONE2	HRONE1	HRONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-6 **未实现:** 读为 0

bit 5-4 **HRTEN<1:0>:** 小时的十位数的 BCD 值
值为 0 到 2。

bit 3-0 **HRONE<3:0>:** 小时的个位数的 BCD 值
值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

寄存器 15-12: **minute:** 分钟值寄存器

U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	MINTEN2	MINTEN1	MINTEN0	MINONE3	MINONE2	MINONE1	MINONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7 **未实现:** 读为 0

bit 6-4 **MINTEN<2:0>:** 分钟的十位数的 BCD 值
值为 0 到 5。

bit 3-0 **MINONE<3:0>:** 分钟的个位数的 BCD 值
值为 0 到 9。

寄存器 15-13: **second:** 秒值寄存器

U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	SECTEN2	SECTEN1	SECTEN0	SECONE3	SECONE2	SECONE1	SECONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7 **未实现:** 读为 0

bit 6-4 **SECTEN<2:0>:** 秒的十位数的 BCD 值
值为 0 到 5。

bit 3-0 **SECONE<3:0>:** 秒的个位数的 BCD 值
值为 0 到 9。

15.1.3 ALRMVALH和ALRMVALL 寄存器映射

寄存器 15-14: ALRMMNTH: 闹钟月值寄存器⁽¹⁾

U-0	U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	—	MHTEN0	MTHONE3	MTHONE2	MTHONE1	MTHONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-5 未实现: 读为 0

bit 4 **MHTEN0**: 月份的十位数的 BCD 值
值为 0 或 1。

bit 3-0 **MTHONE<3:0>**: 月份的个位数的 BCD 值
值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

寄存器 15-15: ALRMDAY: 闹钟日值寄存器⁽¹⁾

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	DAYTEN1	DAYTEN0	DAYONE3	DAYONE2	DAYONE1	DAYONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-6 未实现: 读为 0

bit 5-4 **DAYTEN<1:0>**: 日的十位数的 BCD 值
值为 0 到 3。

bit 3-0 **DAYONE<3:0>**: 日的个位数的 BCD 值
值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

寄存器 15-16: ALRMWD: 闹钟星期值寄存器⁽¹⁾

U-0	U-0	U-0	U-0	U-0	R/W-x	R/W-x	R/W-x
—	—	—	—	—	WDAY2	WDAY1	WDAY0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-3 未实现: 读为 0

bit 2-0 **WDAY<2:0>**: 星期的 BCD 值
值为 0 到 6。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

PIC18F87J72 系列

寄存器 15-17: ALRMHR: 闹钟小时值寄存器⁽¹⁾

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	HRTEN1	HRTEN0	HRONE3	HRONE2	HRONE1	HRONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-6 未实现: 读为 0

bit 5-4 **HRTEN<1:0>**: 小时的十位数的 BCD 值为 0 到 2。

bit 3-0 **HRONE<3:0>**: 小时的个位数的 BCD 值为 0 到 9。

注 1: 仅当 RTCWREN = 1 时才允许写入该寄存器。

寄存器 15-18: ALRMMIN: 闹钟分钟值寄存器

U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	MINTEN2	MINTEN1	MINTEN0	MINONE3	MINONE2	MINONE1	MINONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7 未实现: 读为 0

bit 6-4 **MINTEN<2:0>**: 分钟的十位数的 BCD 值为 0 到 5。

bit 3-0 **MINONE<3:0>**: 分钟的个位数的 BCD 值为 0 到 9。

寄存器 15-19: ALRMSEC: 闹钟秒值寄存器

U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	SECTEN2	SECTEN1	SECTEN0	SECONE3	SECONE2	SECONE1	SECONE0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7 未实现: 读为 0

bit 6-4 **SECTEN<2:0>**: 秒的十位数的 BCD 值为 0 到 5。

bit 3-0 **SECONE<3:0>**: 秒的个位数的 BCD 值为 0 到 9。

15.1.4 RTCEN 位写

RTCWREN = 0 时尝试写入 RTCEN 位将被忽略。RTCWREN 必须置 1，然后才会发生对 RTCEN 的写操作。

像 RTCEN 位一样，RTCVALH 和 RTCVALL 寄存器只能在 RTCWREN = 1 时写入。RTCWREN = 0 时写入这些寄存器将被忽略。

15.2 工作原理

15.2.1 寄存器接口

RTCC 和闹钟值的寄存器接口是用二-十进制码 (BCD) 格式实现的。这在使用该模块时简化了固件，因为每个位值都包含在它自己的 4 位值中了 (见图 15-2 和图 15-3)。

图 15-2: 定时器位格式





图 15-3: 闹钟位格式




PIC18F87J72 系列

15.2.2 时钟源

正如之前提到的，RTCC 模块应由 32.768 kHz 的外部实时时钟晶振提供时钟源，但也可以由内部振荡器提供时钟源。RTCC 时钟选择由 RTCOSC 位（CONFIG3L<1>）决定。

晶振校准可通过该模块实现，产生的误差为每月 3 秒或更小。（更多详细信息，请参见第 15.2.9 节“校准”。）

图 15-4: 时钟源复用



15.2.2.1 实时时钟使能

RTCC 模块可由外部 32.768 kHz 晶振（Timer1 振荡器）或内部 RC 振荡器提供时钟源，这通过 CONFIG3L<1> 选择。

如果使用了外部时钟，则应通过将 T1OSCEN 位置 1（T1CON<3> = 1）使能 Timer1 振荡器。如果由 INTRC 提供时钟，可通过 PADCFG 寄存器中的 RTSECSEL<1:0> 位将 INTRC 时钟输出到 RTCC 引脚。

15.2.3 半进位规则

本节说明发生计满返回时，会影响哪些定时器值。

- 日时间：从 23:59:59 到 00:00:00，会发生向日字段的进位
- 月：从 12/31 到 01/01，会发生向年字段的进位
- 星期：从 6 到 0，无进位（见表 15-1）
- 年进位：从 99 到 00；这也胜过使用 RTCC

关于日到月的计满返回设定，请参见表 15-2。

考虑到以下值是 BCD 格式，进位到 BCD 的高位将在计数为 10 时发生，而不是在计数为 16 时发生（SECONDS、MINUTES、HOURS、WEEKDAY、DAYS 和 MONTHS）。

表 15-1: 星期设定

星期	
星期日	0
星期一	1
星期二	2
星期三	3
星期四	4
星期五	5
星期六	6

表 15-2: 日到月计满返回设定

月	最大日字段
01（一月）	31
02（二月）	28 或 29 ⁽¹⁾
03（三月）	31
04（四月）	30
05（五月）	31
06（六月）	30
07（七月）	31
08（八月）	31
09（九月）	30
10（十月）	31
11（十一月）	30
12（十二月）	31

注 1: 请参见第 15.2.4 节“闰年”。

15.2.4 闰年

由于 RTCC 模块的年份范围是 2000 到 2099，闰年是通过以上范围内的年份能否被 4 整除来确定的。闰年中惟一受影响的月份是二月。
二月在闰年中有 29 天，其他年份中是 28 天。

15.2.5 通用功能

所有包含几秒或更大时间值的定时器寄存器都可写。用户只需将要写入的年、月、日、小时、分钟和秒通过寄存器指针写入定时器寄存器，就可以配置时间（见第 15.2.8 节“寄存器映射”）。
随后定时器就会用新写入的值从所需起点继续计数。
通过将 RTCEN 位（RTCCFG<7>）置 1 使能 RTCC。如果定时器在调节这些寄存器时是使能的，则定时器仍将继续递增。但是，任何时候只要写入 MINSEC 寄存器，两个定时器预分频器都将复位为 0。这就允许在几分之一秒内同步。
定时器寄存器的更新周期与 CPU 执行写指令的周期相同。用户必须确保 RTCEN = 1 时，更新的寄存器不会同时递增。这可以通过几种方式实现：

- 检查 RTCSYNC 位（RTCCFG<4>）
- 检查前面可能发生进位的位
- 在秒脉冲（或闹钟中断）后立即更新寄存器

用户可看到计数器的半秒字段。该值是只读的，只能通过写入 SECONDS 寄存器的低半部分复位。

15.2.6 寄存器读写安全窗口

RTCSYNC 位指示可安全读写 RTCC 时钟域寄存器，而无需担心计满返回的时间窗。当 RTCSYNC = 0 时，CPU 可安全访问这些寄存器。
无论 RTCSYNC = 1 还是 0，用户都应采用固件方法确保数据读取没有发生在计满返回边界，从而导致无效或部分读取。该固件方法由读取每个寄存器两遍，然后比较两个值组成。如果两个值匹配，则没有发生计满返回。

15.2.7 写锁定

为执行对任何 RTCC 定时器寄存器的写入，RTCWREN 位（RTCCFG<5>）都必须置 1。
为避免意外写入 RTCC 定时器寄存器，建议在不写入该寄存器的其他任何时候 RTCWREN 位（RTCCFG<5>）都保持清零。要将 RTCWREN 位置 1，在 55h/AAh 序列和 RTCWREN 置 1 之间只允许一个指令周期的时间窗。因此，建议用户遵循例 15-1 中的代码示例。

例 15-1: 将 RTCWREN 位置 1

movlw	0x55
movwf	EECON2
movlw	0xAA
movwf	EECON2
bsf	RTCCFG, RTCWREN

15.2.8 寄存器映射

为限制寄存器接口，RTCC 定时器和闹钟定时器寄存器通过相应的寄存器指针访问。RTCC 值寄存器窗口（RTCVALH 和 RTCVALL）使用 RTCPTR 位（RTCCFG<1:0>）选择所需的定时器寄存器对。
通过读或写 RTCVALH 寄存器，RTCC 指针值（RTCPTR<1:0>）递减 1，直到达到 00。一旦达到 00，MINUTES 和 SECONDS 值可通过 RTCVALH 和 RTCVALL 访问，直到手动更改指针值。

表 15-3: RTCVALH 和 RTCVALL 寄存器映射

RTCPTR<1:0>	RTCC 值寄存器窗口	
	RTCVALH	RTCVALL
00	分钟	秒
01	星期	小时
10	月	日
11	—	年

闹钟值寄存器窗口（ALRMVALH 和 ALRMVALL）使用 ALRMPTR 位（ALRMCFG<1:0>）选择所需的闹钟寄存器对。
通过读或写 ALRMVALH 寄存器，闹钟指针值 ALRMPTR<1:0> 递减 1，直到达到 00。一旦达到 00，ALRMMIN 和 ALRMSEC 值可通过 ALRMVALH 和 ALRMVALL 访问，直到手动更改指针值。

表 15-4: ALRMVAL 寄存器映射

ALRMPTR<1:0>	闹钟值寄存器窗口	
	ALRMVALH	ALRMVALL
00	ALRMMIN	ALRMSEC
01	ALRMWD	ALRMHR
10	ALRMMNTH	ALRMDAY
11	—	—

15.2.9 校准

实时晶振输入可用周期性自动调节功能校准。正确校准后，RTCC 可提供小于每月 3 秒的误差。

为实现该校准，需要找到误差时钟脉冲数并将该值存储到 RTCCAL 寄存器的低半部分。装入 RTCCAL 的 8 位有符号值乘以 4，每分钟一次将其加到 RTCC 定时器中或从 RTCC 定时器中减去。

校准 RTCC 模块：

- 1. 使用器件上的其他定时器资源找出 32.768 kHz 晶振的误差。
- 2. 转换每分钟误差时钟脉冲数（见公式 15-1）。

公式 15-1: 转换误差时钟脉冲

(理想频率 (32,768) – 测得频率) * 60 =
每分钟误差时钟数

- 如果振荡器快于理想频率（从步骤 2 得出负的结果），RCFGCALL 寄存器值必须为负。这会导致每分钟从定时器计数器中减去指定的时钟脉冲数。
 - 如果振荡器慢于理想频率（从步骤 2 得出正的结果），RCFGCALL 寄存器值必须为正。这会导致每分钟在定时器计数器中加上指定的时钟脉冲数。
3. 将正确的值装入 RTCCAL 寄存器。

只有当定时器关闭或紧接秒脉冲的上升沿时，才会发生对 RTCCAL 寄存器的写操作。

注：在确定晶振误差值时，是否包含由温度或晶振老化所造成的漂移引起的初始误差，由用户自行决定。

15.3 闹钟

闹钟功能和特性如下所示：

- 可在半秒到一年的范围内配置
- 使用 ALRMEN 位（寄存器 15-4 的 ALRMCFG<7>）使能
- 提供一次性闹钟和重复闹钟选项

15.3.1 配置闹钟

闹钟功能用 ALRMEN 位使能。

发出闹钟后该位清零。如果 CHIME 位 = 1 或者 ALRMRPT ≠ 0，则不会清零该位。

闹钟的间隔时间选择通过 ALRMCFG 位（AMASK<3:0>）配置（见图 15-5）。这些位决定了要触发闹钟，闹钟的哪些位以及多少位必须和时钟值匹配。

也可以配置闹钟使之根据预先配置的间隔时间重复。使能闹钟后发生的总次数存储在 ALRMRPT 寄存器中。

注：使能闹钟（ALRMEN = 1）时，更改除 RTCCAL、ALRMCFG 和 ALRMRPT 寄存器以外的任何寄存器以及 CHIME 位，都会导致误闹钟事件，进而导致错误的闹钟中断。为避免这种情况，只应在禁止闹钟（ALRMEN = 0）时更改定时器值和闹钟值。建议在 RTCSYNC = 0 时更改 ALRMCFG 和 ALRMRPT 寄存器以及 CHIME 位。

图 15-5: 闹钟掩码设置

闹钟掩码设置 AMASK<3:0>	星期	月	日	小时	分钟	秒
0000 ——每半秒 0001 ——每秒	☐	☐ ☐	☐ ☐	☐ ☐	☐ ☐	☐ ☐
0010 ——每 10 秒	☐	☐ ☐	☐ ☐	☐ ☐	☐ ☐	☐ s
0011 ——每分钟	☐	☐ ☐	☐ ☐	☐ ☐	☐ ☐	☐ s ☐ s
0100 ——每 10 分钟	☐	☐ ☐	☐ ☐	☐ ☐	☐ m	☐ s ☐ s
0101 ——每小时	☐	☐ ☐	☐ ☐	☐ ☐	☐ m ☐ m	☐ s ☐ s
0110 ——每天	☐	☐ ☐	☐ ☐	☐ h ☐ h	☐ m ☐ m	☐ s ☐ s
0111 ——每周	☐ d	☐ ☐	☐ ☐	☐ h ☐ h	☐ m ☐ m	☐ s ☐ s
1000 ——每月	☐	☐ ☐	☐ d ☐ d	☐ h ☐ h	☐ m ☐ m	☐ s ☐ s
1001 ——每年 ⁽¹⁾	☐	☐ m ☐ m	☐ d ☐ d	☐ h ☐ h	☐ m ☐ m	☐ s ☐ s

注 1: 每年，除非配置为 2 月 29 日。

当 ALRMCFG = 00 且 CHIME 位 (ALRMCFG<6>) = 0 时，重复功能被禁止，只发生单次闹钟。通过将 FFh 装入 ALRMRPT 寄存器，闹钟可重复最多 255 次。
每个闹钟发出后，ALRMRPT 寄存器都递减 1。一旦寄存器达到 00，将最后一次发出闹钟。

最后一次发出闹钟后 ALRMEN 位自动清零，闹钟关闭。如果 CHIME 位 = 1，可无限次重复闹钟。
当 CHIME = 1 时，ALRMRPT 寄存器达到 00 时不会禁止闹钟，而是计满返回到 FF，继续无限计数。

15.3.2 闹钟中断

每个闹钟事件发生时，都会产生中断。此外会提供闹钟脉冲输出，其频率是闹钟频率的一半。


闹钟脉冲输出完全与 RTCC 时钟同步，可用作其他外设的触发时钟。可在 RTCC 引脚上输出闹钟脉冲。输出脉冲时钟占空比为 50%，频率为闹钟事件频率的一半（见图 15-6）。

RTCC 引脚也能输出秒时钟。用户可在 RTCC 模块生成的闹钟脉冲或秒时钟输出之间选择。

RTSECSSEL<1:0>（PADCFG1<2:1>）位在以下两个输出之间选择：

- 闹钟脉冲——RTSECSSEL<1:0> = 00
- 秒时钟——RTSECSSEL<1:0> = 01

图 15-6: 定时器脉冲的产生



15.4 休眠模式

定时器和闹钟在休眠模式下也继续工作。闹钟的工作不受休眠影响，因为闹钟事件总能唤醒 CPU。

空闲模式不影响定时器或闹钟的工作。

15.5 复位

15.5.1 器件复位

发生器件复位时，ALCFGRPT 寄存器强制进入其复位状态，导致闹钟被禁止（如果复位前闹钟是使能的）。如果 RTCC 是使能的，发生基本器件复位后将继续工作。

15.5.2 上电复位（POR）

RTCCFG 和 ALMRPT 寄存器只在 POR 时复位。器件退出 POR 状态后，时钟寄存器应重新装入所需值。

定时器预分频值只能通过写入 SECONDS 寄存器复位。器件复位不会影响预分频器。

15.6 寄存器映射

表 15-5、表 15-6 和表 15-7 总结了与 RTCC 模块相关的寄存器。

表 15-5: RTCC 控制寄存器

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	所有复位时的状态所在页
RTCCFG	RTCEN	—	RTCWREN	RTCSYNC	HALFSEC	RTCOE	RTCPTR1	RTCPTR0	54
RTCCAL	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	54
PADCFG1	—	—	—	—	—	RTSECSEL1	RTSECSEL0	—	54
ALRMCFG	ALRMEN	CHIME	AMASK3	AMASK2	AMASK1	AMASK0	ALRMPTR1	ALRMPTR0	54
ALRMRPT	ARPT7	ARPT6	ARPT5	ARPT4	ARPT3	ARPT2	ARPT1	ARPT0	54

图注： — = 未实现，读为 0。80 引脚器件的复位值以十六进制显示。

表 15-6: RTCC 值寄存器

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	所有复位时的状态所在页
RTCVALH	RTCC 值寄存器窗口的高字节，基于 RTCPTR<1:0>								54
RTCVALL	RTCC 值寄存器窗口的低字节，基于 RTCPTR<1:0>								54

图注： — = 未实现，读为 0。80 引脚器件的复位值以十六进制显示。

表 15-7: 闹钟值寄存器

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	所有复位时的状态所在页
ALRMVALH	闹钟值寄存器窗口的高字节，基于 ALRMPTR<1:0>								54
ALRMVALL	闹钟值寄存器窗口的低字节，基于 ALRMPTR<1:0>								54

图注： — = 未实现，读为 0。80 引脚器件的复位值以十六进制显示。

PIC18F87J72 系列

注:

16.0 捕捉 / 比较 /PWM（CCP）模块

PIC18F87J72系列器件具有两个CCP（捕捉/比较/PWM）模块，指定为 CCP1 和 CCP2。两个模块均可实现标准的捕捉、比较和脉宽调制（Pulse-Width Modulation，PWM）模式。

每个 CCP 模块都包含两个 8 位寄存器，可用作两个 8 位捕捉寄存器、两个 8 位比较寄存器或两个 PWM 主 / 从占空比寄存器。为清晰起见，以下小节中所有的 CCP 模块操作说明均针对 CCP2，但同样适用于 CCP1。

寄存器 16-1: CCPxCON: CCPx 控制寄存器（CCP1 和 CCP2 模块）

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	DCxB1	DCxB0	CCPxM3	CCPxM2	CCPxM1	CCPxM0
bit 7				bit 0			

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-6

未实现：读为 0
- bit 5-4

DCxB<1:0>: CCPx 模块的 PWM 占空比 bit 1 和 bit 0
捕捉模式:
未使用。
比较模式:
未使用。
PWM 模式:
这两位是 10 位 PWM 占空比的低 2 位（bit 1 和 bit 0）。占空比的高 8 位（DCx<9:2>）在 CCPRxL 中。
- bit 3-0

CCPxM<3:0>: CCPx 模块模式选择位
0000 = 禁止捕捉 / 比较 /PWM（复位 CCPx 模块）
0001 = 保留
0010 = 比较模式，匹配时输出电平翻转（CCPxIF 位置 1）
0011 = 保留
0100 = 捕捉模式，每个下降沿
0101 = 捕捉模式，每个上升沿
0110 = 捕捉模式，每 4 个上升沿
0111 = 捕捉模式，每 16 个上升沿
1000 = 比较模式：初始化 CCPx 引脚为低电平，比较匹配时强制 CCPx 引脚为高电平（CCPxIF 位置 1）
1001 = 比较模式：初始化 CCPx 引脚为高电平，比较匹配时强制 CCPx 引脚为低电平（CCPxIF 位置 1）
1010 = 比较模式：比较匹配时产生软件中断（CCPxIF 位置 1，CCPx 引脚反映 I/O 状态）
1011 = 比较模式：当 CCPx 发生匹配（CCPxIF 位置 1）时产生特殊事件触发信号、复位定时器或启动 A/D 转换⁽¹⁾
11xx = PWM 模式

注 1: 如果 CCPxM<3:0> = 1011，在 CCP1 发生匹配时将只复位定时器而不启动 A/D 转换。

16.1 CCP 模块配置

每个捕捉 / 比较 / PWM 模块都与一个控制寄存器（通常为 CCPxCON）和一个数据寄存器（CCPRx）相关联。数据寄存器由两个 8 位寄存器组成：CCPRxL（低字节）和 CCPRxH（高字节）。所有寄存器都是可读写的。

16.1.1 CCP 模块和定时器资源

CCP 模块根据选定的模式使用 Timer1、Timer2 或 Timer3。模块在捕捉或比较模式下使用 Timer1 和 Timer3，而在 PWM 模式下使用 Timer2。

表 16-1: CCP 模式——定时器资源

CCP 模式	定时器资源
捕捉 比较 PWM	Timer1 或 Timer3 Timer1 或 Timer3 Timer2

要将哪个特定的定时器分配给 CCP 模块由 T3CON 寄存器（寄存器 14-1）中的“CCP 的定时器”使能位决定。如果将两个 CCP 模块配置为同时工作在相同的模式（捕捉 / 比较或 PWM）下，那么这两个模块可同时被激活并可共用相同的定时器资源。表 16-2 总结了这两个模块间的相互关系。

根据选定的配置，最多可以有 4 个定时器同时有效，具有相同配置（捕捉 / 比较或 PWM）的模块共用定时器资源。图 16-1 给出了可能的配置情况。

16.1.2 漏极开路输出选项

当在输出模式（即处于比较或 PWM 模式）下工作时，可以选择将 CCPx 引脚的驱动器配置为漏极开路输出。此功能使得可以通过外部上拉电阻将引脚上的电平上拉至较高电平，这使输出无需额外的电平转换器就可以与外部电路进行通信。

漏极开路输出选项由 CCP2OD 和 CCP1OD 位（TRISG<6:5>）控制。可通过将相应位置 1 将对应模块的引脚配置为漏极开路操作。

16.1.3 CCP2 引脚分配

可根据器件配置改变 CCP2（捕捉输入、比较和 PWM 输出）的引脚分配。CCP2MX 配置位决定哪个引脚将与 CCP2 复用。默认情况下，CCP2 引脚被分配给 RC1（CCP2MX = 1）。如果清零该配置位，CCP2 将与 RE7 复用。

改变 CCP2 的引脚分配并不会自动改变对端口引脚配置的任何要求。无论其引脚的分配如何，用户必须始终确保与 CCP2 操作相对应的 TRIS 寄存器配置正确。

图 16-1: CCP 和定时器互连配置




表 16-2: CCP1 和 CCP2 在使用定时器资源方面的相互关系

CCP1 模式	CCP2 模式	相互关系
捕捉	捕捉	每个模块都可用 TMR1 或 TMR3 作为时基。每个 CCP 的时基也可以各不相同。
捕捉	比较	可将 CCP2 配置为特殊事件触发器用以复位 TMR1 或 TMR3（取决于所使用的时基）。也可用于在发生触发事件时自动触发 A/D 转换。如果 CCP1 使用与 CCP2 相同的定时器作为时基，上述操作可能会对 CCP1 产生影响。
比较	捕捉	可将 CCP1 配置为特殊事件触发器用以复位 TMR1 或 TMR3（取决于所使用的时基）。如果 CCP2 使用与 CCP1 相同的定时器作为时基，上述操作可能会对 CCP2 产生影响。
比较	比较	每个模块均可配置为特殊事件触发器用以复位时基。CCP2 触发事件还可自动触发 A/D 转换。如果两个模块使用相同的时基，可能会发生冲突。
捕捉	PWM	无
比较	PWM	无
PWM	捕捉	无
PWM	比较	无
PWM	PWM	两个 PWM 具有相同的频率和更新速率（TMR2 中断）。

PIC18F87J72 系列

16.2 捕捉模式

在捕捉模式下，当在 CCP2 引脚（RC1 或 RE7 引脚，取决于器件配置）上发生事件时，CCPR2H:CCPR2L 寄存器对捕捉 TMR1 或 TMR3 寄存器的 16 位值。事件定义为以下情况之一：

- 每个下降沿
- 每个上升沿
- 每 4 个上升沿
- 每 16 个上升沿

事件由模式选择位 CCP2M<3:0>（CCP2CON<3:0>）选择。当完成一次捕捉时，中断请求标志位 CCP2IF（PIR3<2>）置 1；它必须用软件清零。如果在读取寄存器 CCPR2 值之前发生了另一次捕捉，那么原来的捕捉值会被新的捕捉值覆盖。

16.2.1 CCP 引脚配置

在捕捉模式下，应通过将相应的 TRIS 方向位置 1，将 CCPx 引脚配置为输入。

注：如果 RC1/CCP2 或 RE7/CCP2 引脚被配置为输出，则对端口的写操作可能产生捕捉条件。

16.2.2 Timer1/Timer3 模式选择

用于捕捉功能的定时器（Timer1 和 / 或 Timer3）必须运行在定时器模式或同步计数器模式下。在异步计数器模式下，可能无法进行捕捉操作。可在 T3CON 寄存器中选择用于每个 CCP 模块的定时器（见第 16.1.1 节“CCP 模块和定时器资源”）。

16.2.3 软件中断

当捕捉模式改变时，可能会产生错误的捕捉中断。用户应保持 CCP2IE 位（PIE3<2>）清零以避免错误中断，并且还应在工作模式改变后清零标志位 CCP2IF。

16.2.4 CCP 预分频器


在捕捉模式下有 4 种预分频比设置。它们作为工作模式的一部分由模式选择位（CCP2M<3:0>）指定。每当关闭 CCP 模块，或者 CCP 模块不在捕捉模式下时，预分频器计数器就会被清零。这意味着任何复位都会将预分频器计数器清零。

在两个捕捉预分频比之间切换可能会产生中断。而且，不会清零预分频器计数器；因此第一次捕捉可能来自于一个非零的预分频器。例 16-1 给出了切换捕捉预分频比时建议采用的方法。这个示例使预分频器计数器清零且不会产生错误中断。

例 16-1: 改变捕捉预分频比

```
CLRFR CCP2CON      ; Turn CCP module off
MOVLW NEW_CAPT_PS   ; Load WREG with the
                    ; new prescaler mode
                    ; value and CCP ON
MOVWF CCP2CON        ; Load CCP2CON with
                    ; this value
```

图 16-2: 捕捉模式工作原理框图



16.3 比较模式

在比较模式下，16 位 CCPR2 寄存器的值不断与 TMR1 或 TMR3 寄存器对的值作比较。当两者匹配时，CCP2 引脚将会：

- 驱动为高电平
- 驱动为低电平
- 翻转（高电平变为低电平或低电平变为高电平）
- 保持不变（即反映 I/O 锁存器的状态）

引脚动作取决于模式选择位（CCP2M<3:0>）的值。同时，中断标志位 CCP2IF 置 1。

16.3.1 CCP 引脚配置

用户必须通过将相应的 TRIS 位清零，将 CCPx 引脚配置为输出。

注： 清零 CCP2CON 寄存器会将 RC1 或 RE7 比较输出锁存器（取决于器件配置）强制为默认的低电平。这不是 PORTC 或 PORTE I/O 数据锁存器。

16.3.2 Timer1/Timer3 模式选择

如果 CCP 模块使用比较功能，则 Timer1 和 / 或 Timer3 必须运行在定时器模式或同步计数器模式下。在异步计数器模式下，可能无法进行比较操作。

16.3.3 软件中断模式

当选择了“产生软件中断”模式（CCP2M<3:0> = 1010）时，CCP2 引脚不受影响。只有将 CCP2IE 位置 1 允许中断时，才会产生 CCP 中断。

16.3.4 特殊事件触发器


两个 CCP 模块均配备了一个特殊事件触发器。在比较模式下可产生内部硬件信号以触发其他模块动作。通过选择“比较特殊事件触发”模式（CCP2M<3:0> = 1011），使能特殊事件触发器。

对于任何一个 CCP 模块，无论当前使用哪个定时器资源作为模块的时基，特殊事件触发信号会将对应的定时寄存器对复位。这样 CCPRx 寄存器可用作两个定时器中任一定时器的可编程周期寄存器。

CCP2 的特殊事件触发信号还能启动 A/D 转换。要实现此功能，必须首先使能 A/D 转换器。

注： CCP1 特殊事件触发信号只复位 Timer1/Timer3，即使在使能了 A/D 转换器时也不能启动 A/D 转换。

图 16-3: 比较模式工作原理框图



PIC18F87J72 系列

表 16-3: 与捕捉、比较、Timer1 和 Timer3 相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
RCON	IPEN	—	$\overline{\text{CM}}$	$\overline{\text{RI}}$	$\overline{\text{TO}}$	$\overline{\text{PD}}$	$\overline{\text{POR}}$	$\overline{\text{BOR}}$	50
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
PIR2	OSCFIF	CMIF	—	—	BCLIF	LVDIF	TMR3IF	—	52
PIE2	OSCFIE	CMIE	—	—	BCLIE	LVDIE	TMR3IE	—	52
IPR2	OSCFIP	CMIP	—	—	BCLIP	LVDIP	TMR3IP	—	52
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	52
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	—	TRISE1	TRISE0	52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	52
TMR1L	Timer1 寄存器的低字节								50
TMR1H	Timer1 寄存器的高字节								50
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T1OSCEN	$\overline{\text{T1SYNC}}$	TMR1CS	TMR1ON	50
TMR3H	Timer3 寄存器的高字节								51
TMR3L	Timer3 寄存器的低字节								51
T3CON	RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	$\overline{\text{T3SYNC}}$	TMR3CS	TMR3ON	51
CCPR1L	捕捉 / 比较 / PWM 寄存器 1 的低字节								53
CCPR1H	捕捉 / 比较 / PWM 寄存器 1 的高字节								53
CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	53
CCPR2L	捕捉 / 比较 / PWM 寄存器 2 的低字节								53
CCPR2H	捕捉 / 比较 / PWM 寄存器 2 的高字节								53
CCP2CON	—	—	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	53

图注： — = 未实现，读为 0。捕捉 / 比较、Timer1 或 Timer3 不使用阴影单元。


16.4 PWM 模式

在脉宽调制（PWM）模式下，CCP2 引脚会产生最高 10 位分辨率的 PWM 输出信号。由于 CCP2 引脚与 PORTC 或 PORTE 数据锁存器复用，必须清零相应的 TRIS 位才能使 CCP2 引脚成为输出引脚。

注： 清零 CCP2CON 寄存器会将 RC1 或 RE7 输出锁存器（取决于器件配置）强制为默认的低电平。这不是 PORTC 或 PORTE I/O 数据锁存器。


图 16-4 给出了 PWM 模式下 CCP1 模块的简化框图。关于如何设置 CCP 模块使之工作于 PWM 模式的详细步骤，请参见第 16.4.3 节“设置 PWM 操作”。

图 16-4: 简化的 PWM 框图



PWM 输出（图 16-5）有一个时基（周期）和一段输出保持为高电平的时间（占空比）。PWM 的频率是周期的倒数（1/周期）。

图 16-5: PWM 输出



16.4.1 PWM 周期

可通过写 PR2 寄存器指定 PWM 周期。PWM 周期可由以下公式计算：

公式 16-1:

$$\text{PWM 周期} = \frac{[(\text{PR2}) + 1] \cdot 4 \cdot \text{TOSC} \cdot (\text{TMR2 预分频值})}{1}$$

PWM 频率定义为 1/[PWM 周期]。

当 TMR2 中的值与 PR2 中的值相等时，在下一个递增周期将发生以下 3 个事件：

- TMR2 被清零
- CCP2 引脚被置 1（例外情况：如果 PWM 占空比 = 0%，CCP2 引脚将不会被置 1）
- PWM 占空比从 CCPR2L 锁存到 CCPR2H

注： 在确定 PWM 频率时不会用到 Timer2 后分频比（见第 13.0 节“Timer2 模块”）。后分频器可用不同于 PWM 输出频率的频率进行数据更新。

PIC18F87J72 系列

16.4.2 PWM 占空比

通过写入 CCPR2L 寄存器和 CCP2CON<5:4> 位来指定 PWM 占空比。分辨率最高可达 10 位。CCPR2L 包含高 8 位而 CCP2CON<5:4> 位包含低 2 位。这 10 位值由 CCPR2L:CCP2CON<5:4> 表示。以下公式用于计算 PWM 的占空比（用时间来表示）：

公式 16-2:

$$\text{PWM 占空比} = (\text{CCPR2L:CCP2CON<5:4>}) \cdot \text{Tosc} \cdot (\text{TMR2 预分频值})$$

可以在任意时刻写入 CCPR2L 和 CCP2CON<5:4>，但是在 PR2 和 TMR2 发生匹配（即周期结束）前占空比值不会被锁存到 CCPR2H 中。在 PWM 模式下，CCPR2H 是只读寄存器。

CCPR2H 寄存器和一个 2 位的内部锁存器用于给 PWM 占空比提供双重缓冲。这种双重缓冲结构非常重要，它可以避免在 PWM 操作中产生毛刺。

当 CCPR2H 和 2 位锁存值与 TMR2（以及内部 2 位 Q 时钟或 TMR2 预分频值的 2 位）匹配时，CCP2 引脚被清零。

在给定 PWM 频率的情况下，最大的 PWM 分辨率（位）由以下公式给出：

公式 16-3:

$$\text{PWM 分辨率 (最大)} = \frac{\log\left(\frac{F_{\text{OSC}}}{F_{\text{PWM}}}\right)}{\log(2)} \text{ 位}$$

注：如果 PWM 占空比的值大于 PWM 周期，则 CCP2 引脚将不会被清零。

表 16-4: 40 MHz 时的 PWM 频率和分辨率示例

PWM 频率	2.44 kHz	9.77 kHz	39.06 kHz	156.25 kHz	312.50 kHz	416.67 kHz
定时器预分频值（1、4 和 16）	16	4	1	1	1	1
PR2 值	FFh	FFh	FFh	3Fh	1Fh	17h
最大分辨率（位）	14	12	10	8	7	6.58

16.4.3 设置 PWM 操作

当配置 CCP 模块的 PWM 操作时，可采用以下步骤：

1. 通过写 PR2 寄存器设置 PWM 周期。
2. 通过写 CCPR2L 寄存器和 CCP2CON<5:4> 位设置 PWM 占空比。
3. 通过清零相应的 TRIS 位将 CCP2 引脚设为输出引脚。
4. 通过写 T2CON 设置 TMR2 预分频值并随后使能 Timer2。
5. 配置 CCP2 模块使之工作于 PWM 模式。

表 16-5: 与 PWM 和 Timer2 相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
RCON	IPEN	—	$\overline{\text{CM}}$	$\overline{\text{RI}}$	$\overline{\text{TO}}$	$\overline{\text{PD}}$	$\overline{\text{POR}}$	$\overline{\text{BOR}}$	50
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	52
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	—	TRISE1	TRISE0	52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	52
TMR2	Timer2 寄存器								50
PR2	Timer2 周期寄存器								50
T2CON	—	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0	50
CCPR1L	捕捉 / 比较 / PWM 寄存器 1 的低字节								53
CCPR1H	捕捉 / 比较 / PWM 寄存器 1 的高字节								53
CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	53
CCPR2L	捕捉 / 比较 / PWM 寄存器 2 的低字节								53
CCPR2H	捕捉 / 比较 / PWM 寄存器 2 的高字节								53
CCP2CON	—	—	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	53

图注： — = 未实现，读为 0。PWM 或 Timer2 不使用阴影单元。

PIC18F87J72 系列

注:

17.0 液晶显示（LCD）驱动模块


液晶显示（Liquid Crystal Display, LCD）驱动模块产生时序控制驱动静态或复用的 LCD 面板，还可以控制 LCD 像素数据。模块可以驱动最多 132 像素（4 个公共端 33 段）的面板。

LCD 驱动模块支持以下功能：

- LCD 面板的直接驱动
- 带有专用电荷泵的片上偏置电压生成电路，支持一定范围内的固定和可变的偏置选项
- 最多 4 个公共端，4 种复用模式
- 最多 33 段
- 带有可选预分频比的 3 个 LCD 时钟源，还有第 4 个时钟源可用于 LCD 电荷泵

图 17-1 给出了该模块的简化框图。

图 17-1: LCD 驱动模块框图



PIC18F87J72 系列

17.1 LCD 寄存器

LCD 驱动模块具有 33 个寄存器：

- LCD 控制寄存器（LCDCON）
- LCD 相位寄存器（LCDPS）
- LCDREG 寄存器（LCD 稳压器控制）
- 5 个 LCD 段使能寄存器（LCDSE4:LCDSE0）
- 20 个 LCD 数据寄存器（LCDDATAx, x 从 0 至 22, 其中 5、11 和 17 未实现）

17.1.1 LCD 控制寄存器

LCDCON 寄存器（如寄存器 17-1 所示）控制模块的整体操作。完成模块的配置之后，就可使用 LCDEN（LCDCON<7>）位使能或禁止 LCD 模块。可通过清零 SLPEN（LCDCON<6>）位使 LCD 面板在休眠期间继续工作。

LCDPS 寄存器（如寄存器 17-2 所示）用于配置 LCD 时钟源预分频比和波形（A 型或 B 型）。关于这些特性的详细信息，请参见第 17.2 节“LCD 时钟源”、第 17.3 节“LCD 偏置电压的产生”和第 17.8 节“LCD 波形产生”。

在第 17.3 节“LCD 偏置电压的产生”中介绍了 LCDREG 寄存器。

LCD 段使能寄存器（LCDSEx）用于配置端口引脚的功能。通过置 1 特定段的段使能位，将该引脚配置为 LCD 驱动引脚。寄存器 17-3 所示为 LCDSE 寄存器原型。共有 5 个 LCDSE 寄存器（LCDSE4:LCDSE0），如表 17-1 中所示。

寄存器 17-1: LCDCON: LCD 控制寄存器

R/W-0	R/W-0	R/C-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
LCDEN	SLPEN	WERR	—	CS1	CS0	LMUX1	LMUX0
bit 7							bit 0

图注：	C = 可清零位		
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7 **LCDEN:** LCD 驱动使能位
1 = 使能 LCD 驱动模块
0 = 禁止 LCD 驱动模块
- bit 6 **SLPEN:** 休眠模式下 LCD 驱动使能位
1 = 休眠模式下禁止 LCD 驱动模块
0 = 休眠模式下使能 LCD 驱动模块
- bit 5 **WERR:** LCD 写失败错误位
1 = 当 LCDPS<4> = 0 时写 LCDDATAx 寄存器（必须用软件清零）
0 = 无 LCD 写错误
- bit 4 **未实现:** 读为 0
- bit 3-2 **CS<1:0>:** 时钟源选择位
1x = INTRC（31 kHz）
01 = T13CKI（Timer1）
00 = 系统时钟（Fosc/4）
- bit 1-0 **LMUX<1:0>:** 公共端选择位

LMUX<1:0>	复用类型	最大像素数	偏置类型
00	静态（COM0）	33	静态
01	1/2（COM1:COM0）	66	1/2 或 1/3
10	1/3（COM2:COM0）	99	1/2 或 1/3
11	1/4（COM3:COM0）	132	1/3

寄存器 17-2: LCDPS: LCD 相位寄存器

R/W-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
WFT	BIASMD	LCDA	WA	LP3	LP2	LP1	LP0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

- bit 7 **WFT:** 波形选择位
 1 = B 型波形 (在每一帧边界改变相位)
 0 = A 型波形 (在每一公共端类型内改变相位)
- bit 6 **BIASMD:** 偏置模式选择位
 当 LMUX<1:0> = 00 时:
 0 = 静态偏置模式 (不要将该位置 1)
 当 LMUX<1:0> = 01 或 10 时:
 1 = 1/2 偏置模式
 0 = 1/3 偏置模式
 当 LMUX<1:0> = 11 时:
 0 = 1/3 偏置模式 (不要将该位置 1)
- bit 5 **LCDA:** LCD 有效状态位
 1 = LCD 驱动模块有效
 0 = LCD 驱动模块无效
- bit 4 **WA:** LCD 写允许状态位
 1 = 允许写入 LCDDATAx 寄存器
 0 = 禁止写入 LCDDATAx 寄存器
- bit 3-0 **LP<3:0>:** LCD 预分频比选择位
 1111 = 1:16
 1110 = 1:15
 1101 = 1:14
 1100 = 1:13
 1011 = 1:12
 1010 = 1:11
 1001 = 1:10
 1000 = 1:9
 0111 = 1:8
 0110 = 1:7
 0101 = 1:6
 0100 = 1:5
 0011 = 1:4
 0010 = 1:3
 0001 = 1:2
 0000 = 1:1

PIC18F87J72 系列

寄存器 17-3: LCDSEx: LCD 段使能寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
SE(n + 7)	SE(n + 6)	SE(n + 5)	SE(n + 4)	SE(n + 3)	SE(n + 2)	SE(n + 1)	SE(n)
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-0 **SEG(n + 7):SEG(n):** 段使能位
对于 LCDSE0: n = 0
对于 LCDSE1: n = 8
对于 LCDSE2: n = 16
对于 LCDSE3: n = 24
对于 LCDSE4: n = 32
1 = 使能引脚的段功能; 禁止其数字 I/O 功能
0 = 使能引脚的 I/O 功能

表 17-1: LCDSE 寄存器和相关段

寄存器	段
LCDSE0	7:0
LCDSE1	15:8
LCDSE2	23:16
LCDSE3	31:24
LCDSE4 ⁽¹⁾	32

注 1: 仅实现了 LCDSE4<0> (SEG32)。

17.1.2 LCD 数据寄存器

一旦初始化 LCD 面板模块，LCDDATA 寄存器中的各位就会被清零或置 1，分别代表透明或不透明像素。特定的段和公共端信号使用了一组特定的 LCDDATA 寄存器。寄存器中每一位均表示特定段同特定公共端间的惟一组合。

LCDDATA 位命名约定为 “SxxCy”，其中 “xx” 表示段号，“y” 表示公共端号。表 17-2 总结了两者间的关系。寄存器 17-4 所示为 LCDDATA 寄存器原型。

注： LCDDATA5、LCDDATA11 和 LCDDATA17 未实现。

寄存器 17-4: LCDDATAx: LCD 数据寄存器 (1)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
S(n + 7)Cy	S(n + 6)Cy	S(n + 5)Cy	S(n + 4)Cy	S(n + 3)Cy	S(n + 2)Cy	S(n + 1)Cy	S(n)Cy
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-0 **S(n + 7)Cy:S(n)Cy:** 像素点亮位
对于 LCDDATA0 至 LCDDATA5: $n = (8x)$, $y = 0^{(1)}$
对于 LCDDATA6 至 LCDDATA10: $n = (8(x - 6))$, $y = 1$
对于 LCDDATA12 至 LCDDATA16: $n = (8(x - 12))$, $y = 2^{(1)}$
对于 LCDDATA18 至 LCDDATA22: $n = (8(x - 18))$, $y = 3^{(1)}$
1 = 点亮像素 (不透明)
0 = 不点亮像素 (透明)

注 1: LCDDATA5、LCDDATA11 和 LCDDATA17 未实现。

表 17-2: LCDDATA 寄存器位和段与公共端组合的对应关系

段	公共端			
	0	1	2	3
0 至 7	LCDDATA0	LCDDATA6	LCDDATA12	LCDDATA18
	S00C0:S07C0	S00C1:S07C1	S00C2:S07C2	S00C3:S07C3
8 至 15	LCDDATA1	LCDDATA7	LCDDATA13	LCDDATA19
	S08C0:S15C0	S08C1:S15C1	S08C2:S15C2	S08C3:S15C3
16 至 23	LCDDATA2	LCDDATA8	LCDDATA14	LCDDATA20
	S16C0:S23C0	S16C1:S23C1	S16C2:S23C2	S16C3:S23C3
24 至 31	LCDDATA3	LCDDATA9	LCDDATA15	LCDDATA21
	S24C0:S31C0	S24C1:S31C1	S24C2:S31C2	S24C3:S31C3
32	LCDDATA4 ⁽¹⁾	LCDDATA10 ⁽¹⁾	LCDDATA16 ⁽¹⁾	LCDDATA22 ⁽¹⁾
	S32C0	S32C1	S32C2	S32C3

注 1: 仅实现了这些寄存器的 bit<0>。

PIC18F87J72 系列

17.2 LCD 时钟源

LCD 驱动模块可以使用 3 种时钟源来生成其内部时钟:

- 系统时钟 ($F_{osc}/4$)
- Timer1 振荡器
- INTRC 时钟源

不论选择何种时钟源, LCD 时钟发生器都会使用可配置的 32 分频 /8192 分频后分频器来生成标称值约为 1 kHz 的基准频率。时钟源选择和后分频比配置取决于时钟源选择位 $CS<1:0>$ ($LCDCON<3:2>$)。

可以使用另一个可编程预分频器从 1 kHz 基准频率获得 LCD 帧频率。可以使用 $LP<3:0>$ 位 ($LCDPS<3:0>$) 将预分频比配置为 16 个选项之一, 范围从 1:1 至 1:16。

波形产生的正确时序由 $LMUX<1:0>$ 位 ($LCDCON<1:0>$) 设置。这些位决定所使用的公共端复用模式, 并按需需要对 LCD 时钟源分频。它们还决定环形计数器 (用于控制 LCD 公共端的开启或关闭) 的配置。

17.2.1 LCD 稳压器时钟源

除了用于 LCD 时序的时钟源外, LCD 电荷泵还需要一个独立的标称值为 31 kHz 的时钟。这由 LCD 时钟源的另一分支提供。

电荷泵时钟可以使用 Timer1 振荡器或 INTRC 时钟源, 以及 8 MHz INTOSC 时钟源 (经过预分频器进行 256 分频后)。电荷泵时钟源通过 $CKSEL<1:0>$ 位 ($LCDREG<1:0>$) 进行配置。

17.2.2 时钟源注意事项


当使用系统时钟作为 LCD 时钟源时, 假设系统时钟频率为标称值 32 MHz ($F_{osc}/4$ 频率为 8 MHz)。由于 $F_{osc}/4$ 时钟选择的预分频比选项固定为 8192 分频, 如果系统时钟速度不是 32 MHz, 则其所产生的帧频率和刷新速率与本章中所讨论的不同。用户在设计显示应用时应谨记这一点。

当器件处于休眠模式时, 可以使用 Timer1 和 INTRC 源作为 LCD 时钟源。要使用 Timer1 振荡器, 需要将 $T1OSCEN$ 位 ($T1CON<3>$) 置 1。选择 Timer1 或 INTRC 作为 LCD 时钟源不会自动激活这些时钟源。

同样, 选择 INTOSC 作为电荷泵时钟源不会自动开启振荡器。要使用 INTOSC, 必须通过 $FOSC2$ 配置位将其选择为系统时钟源。

如果使用 Timer1 作为器件的时钟源 (用作 LCD 时钟源或其他用途), 则 LCD 的段 32 变为不可用。

图 17-2: LCD 时钟的产生



17.3 LCD 偏置电压的产生

LCD 驱动模块能够使用最少量的外部元件产生 LCD 操作所需的偏置电压。这包括根据 LCD 所需的不同偏置类型产生所需的不同电压的能力。通过使用片上 LCD 稳压器，驱动模块还可以提供高于和低于单片机VDD的偏置电压。

17.3.1 LCD 偏置类型

根据产生的用于控制段和公共端的波形，PIC18F87J72 系列器件支持 3 种偏置类型：

- 静态（两种离散电平）
- 1/2 偏置（三种离散电平）
- 1/3 偏置（四种离散电平）

在第 17.8 节“LCD 波形产生”中对使用不同波形来驱动 LCD 进行了更详细的讨论。

17.3.2 LCD 稳压器

LCD 稳压器的目的在于为 LCD 提供合适的偏置电压和良好的对比度，而与 VDD 电压无关。该模块包含一个电荷泵和内部参考电压。稳压器可以通过使用外部元件将偏置电压提高到 VDD 以上。也可以在低于 VDD 的某个固定电压下操作显示屏。用户也可以选择禁止该稳压器，通过外部电阻网络来产生偏置电压。

LCD 稳压器由 LCDREG 寄存器（寄存器 17-5）控制。可以使用 CKSEL<1:0> 位使能或禁止该稳压器，同时可以使用 CPEN 位有选择地使能电荷泵。使能稳压器时，MODE13 位用于选择偏置类型。LCD 偏置电压峰值为 LCDBIAS3 和 LCDBIAS0 之间的电位差，由 BIAS 位进行配置。

寄存器 17-5: LCDREG: 稳压器控制寄存器

U-0	RW-0	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0
—	CPEN	BIAS2	BIAS1	BIAS0	MODE13	CKSEL1	CKSEL0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	未实现：读为 0
bit 6	CPEN: LCD 电荷泵使能位 1 = 使能电荷泵； LCD 最高偏置电压为 3.6V 0 = 禁止电荷泵； LCD 最高偏置电压为 AVDD
bit 5-3	BIAS<2:0>: 稳压器电压输出控制位 111 = 峰值为 3.60V（在 LCDBIAS0 上的偏移为 0V） 110 = 峰值为 3.47V（在 LCDBIAS0 上的偏移为 0.13V） 101 = 峰值为 3.34V（在 LCDBIAS0 上的偏移为 0.26V） 100 = 峰值为 3.21V（在 LCDBIAS0 上的偏移为 0.39V） 011 = 峰值为 3.08V（在 LCDBIAS0 上的偏移为 0.52V） 010 = 峰值为 2.95V（在 LCDBIAS0 上的偏移为 0.65V） 001 = 峰值为 2.82V（在 LCDBIAS0 上的偏移为 0.78V） 000 = 峰值为 2.69V（在 LCDBIAS0 上的偏移为 0.91V）
bit 2	MODE13: 1/3 LCD 偏置使能位 1 = 稳压器输出支持 1/3 LCD 偏置模式 0 = 稳压器输出支持静态 LCD 偏置模式
bit 1-0	CKSEL<1:0>: 稳压器时钟源选择位 11 = INTRC 10 = INTOSC 8 MHz 时钟源 01 = Timer1 振荡器 00 = 禁止 LCD 稳压器

PIC18F87J72 系列

17.3.3 偏置配置

PIC18F87J72 系列器件有 4 种不同的电路配置可用于产生 LCD 偏压：

- M0：带升压电路的稳压器
- M1：不带升压电路的稳压器
- M2：带软件对比度控制的梯形电阻网络
- M3：带硬件对比度控制的梯形电阻网络

17.3.3.1 M0（带升压电路的稳压器）

在 M0 操作中，使能了 LCD 电荷泵功能。这使稳压器可以产生最高 +3.6V 的 LCD 驱动电压（在 LCDBIAS3 引脚测得）。

M0 在 VLCAP1 和 VLCAP2 之间连接了一个反激电容，并为 LCDBIAS0 至 LCDBIAS3 连接了滤波电容，以实现所需的电压升压（图 17-3）。输出电压（VBIAS）是 LCDBIAS3 和 LCDBIAS0 之间的电位差。它由调节 LCDBIAS0 和 VSS 之间偏移的 BIAS<2:0> 位进行设置。反激电容（CFLY）充当 LCD 负载较大时的电荷存储元件。该模式在要求 LCD 电压比单片机的 VDD 高的情况下很有用。它同样允许通过改变 BIAS 位的值调节偏置电压，从而实现了对显示对比度的软件控制。

M0 支持静态和 1/3 偏置类型。1/3 偏置电压是自动生成的，但必须用软件配置。

通过选择一个有效的稳压器时钟源（CKSEL<1:0> 设置为除 00 外的任何值）并将 CPEN 位置 1，可以使能 M0。如果需要静态偏置类型，必须将 MODE13 位清零。

17.3.3.2 M1（不带升压电路的稳压器）

M1 操作和 M0 类似，但不使用 LCD 电荷泵。它能够提供的最大 VBIAS 电压为直接提供给 LCDBIAS3 的电压。在希望 VDD 永远不会下降到保证 LCD 维持足够对比度的电压之下的应用中，可以使用该偏置类型。外部元件的连接和 M0 的非常类似，不同之处在于 LCDBIAS3 必须直接连接到 VDD（图 17-3）。


通过改变 VBIAS，BIAS<2:0> 位仍然可用于用软件调节对比度。和 M0 一样，改变这些位将更改 LCDBIAS0 和 VSS 之间的偏移。在 M1 中，这反映在 LCDBIAS0 和 LCDBIAS3 之间的电压变化。因此，如果 VDD 发生改变，VBIAS 也将改变；而在 M0 中，VBIAS 的电压是不变的。

和 M0 一样，M1 支持静态和 1/3 偏置类型。1/3 偏置电压是自动生成的，但必须用软件配置。

通过选择一个有效的稳压器时钟源（CKSEL<1:0> 设置为除 00 外的任何值）并清零 CPEN 位，可以使能 M1。如果需要 1/3 偏置类型，还要将 MODE13 位置 1。

注： 如果在工作于偏置模式 M0 或 M1 时器件进入休眠模式，则需要确保偏置电容完全放电，以获得最低的休眠电流。

图 17-3: M0 和 M1 配置的 LCD 稳压器连接



17.3.3.3 M2（带软件对比度控制的梯形电阻网络）

M2 操作同样使用 LCD 稳压器，但禁止电荷泵。稳压器的内部参考电压保持为有效，以实现对比度调节。该类型用于 LCD 的电流需求超出稳压器电荷泵能力的情况。


在此配置中，LCD 偏置电压是通过连接到 LCDBIAS0 和 LCDBIAS3 的外部电阻分压器产生的，该分压器顶部连接到 VDD（图 17-4）。梯形底部的电势取决于 LCD 稳压器的参考电压（内部连接到 LCDBIAS0）。偏置类型取决于 LCDBIAS 引脚的电压，该电压受梯形电阻网络

的配置控制。使用 M2 的大部分应用将使用 1/3 或 1/2 偏置类型。虽然同样可以使用静态偏置，但其提供的对比度范围十分有限，并与其他偏压产生模式相比要消耗更多的电流。

和 M1 一样，可以使用 LCDBIAS 位控制对比度，这受到供给器件的 VDD 电压的限制。此外，由于在 VLCAP1 和 VLCAP2 之间不需要电容，因此这些引脚可以用作数字 I/O 端口 RG2 和 RG3。

通过清零 CKSEL<1:0> 位并将 CPEN 位置 1，可以选择 M2。

图 17-4: M2 配置的梯形电阻网络连接



PIC18F87J72 系列


17.3.3.4 M3（硬件对比度控制）

在 M3 中，LCD 稳压器是完全禁止的。和 M2 一样，LCD 偏置电压连接到 AVDD 并使用外部分压器产生。不同之处在于内部参考电压也被禁止，并且梯形网络的底部接地（VSS），如图 17-5 所示。电阻值以及 VSS 和 VDD 之间的电压差决定对比度的范围；不能使用软件进行调节。此配置同样用于 LCD 的电流需求超出电荷泵能力并且不需要软件对比度控制的情况。

根据所需的偏置类型，要在某些或全部引脚之间连接电阻。也可以在 LCDBIAS3 和 VDD 之间接一个电位器，来进行硬件控制的对比度调节。

通过清零 CKSEL<1:0> 和 CPEN 位，可以选择 M3。

图 17-5: M3 配置的梯形电阻网络连接



17.3.4 LCD 电荷泵设计注意事项

如果应用设计中使用 LCD 稳压器并使能了电荷泵，用户必须始终同时考虑显示器的动态电流和 RMS（静态）电流要求，以及电荷泵可以提供的电流。动态和静态电流都可以通过公式 17-1 确定：

公式 17-1:

$$I = C \times \frac{dV}{dT}$$

对于动态电流，C 表示连接到 LCDBIAS3 和 LCDBIAS2 的电容值。变量 dV 为 LCD 显示器上电压切换过程中 C2 和 C3 上允许的压降；dT 为产生时钟脉冲后瞬态电流的持续时间。实际设计中，可以假定 C 为 0.047 μF，dV 为 0.1V，dT 为 1 μs。这将产生持续 1 μs 的 4.7 mA 的动态电流。

RMS 电流值取决于 C_{FLY} 的值（公式中的 C）、V_{LCAP1} 和 V_{LCAP2} 之间的电压值（公式中的 dV），以及稳压器时钟周期（T_{PER}）（公式中的 dT）。假定 C_{FLY} 值为 0.047 μF，C_{FLY} 上的电压为 1.02V，T_{PER} 值为 30 μs，则最大理论静态电流为 1.8 mA。由于电荷泵必须为 5 个电容充电，最大电流变为 360 μA。对于一个假定效率为 50% 的实际电路来说，产生的实际电流为 180 μA。

用户应将计算出的电流大小与 LCD 的需求相比较。dV 和 dT 的值是由器件设计相对固定的，然而可以改变 C_{FLY} 的值和 LCDBIAS 引脚上的电容值来增大或减小电流。应该始终在实际电路中评估任何改变对应用的影响。

17.4 LCD 复用类型

LCD 驱动模块可以被配置为 4 种复用类型：

- 静态（仅使用 COM0）
- 1/2 复用（使用 COM0 和 COM1）
- 1/3 复用（使用 COM0、COM1 和 COM2）
- 1/4 复用（使用 COM0、COM1、COM2 和 COM3）

所使用的有效公共端数目由 LMUX<1:0> 位（LCDCON<1:0>）配置，这两个位决定 PORTE<6:4> 引脚的功能（详情请参见表 17-3）。如果引脚配置为 COM 驱动，则将禁止端口 I/O 功能，并改写该引脚的 TRIS 设置。

注：上电复位时，LMUX<1:0> 位为 00。

表 17-3: PORTE<6:4> 功能

LMUX<1:0>	PORTE<6>	PORTE<5>	PORTE<4>
00	数字 I/O	数字 I/O	数字 I/O
01	数字 I/O	数字 I/O	COM1 驱动
10	数字 I/O	COM2 驱动	COM1 驱动
11	COM3 驱动	COM2 驱动	COM1 驱动

17.5 段使能

LCDSE_x 寄存器用于选择每个段引脚的引脚功能。置 1 某位将相应引脚配置为段驱动。LCDSE_x 寄存器不改写 TRIS 位设置，因此必须将该引脚的 TRIS 位配置为输入。

注：上电复位时，这些引脚被配置为数字 I/O。

17.6 像素控制

LCDDATA_x 寄存器中包含用于定义像素状态的位。每一位只定义一个像素。

表 17-2 给出了 LCDDATA_x 寄存器中每一位与各个公共端和段信号间的相互关系。没有用于显示的 LCD 像素地址可用作通用 RAM。

PIC18F87J72 系列

17.7 LCD 帧频率

COM 和 SEG 输出改变的速率称为 LCD 帧频率。帧频率由 LP<3:0> 位 (LCDPS<3:0>) 进行设置，并受所使用的复用模式影响。复用模式、LP 位设置和帧速率之间的关系如表 17-4 和表 17-5 所示。

表 17-4: 帧频率计算公式

复用模式	帧频率 (Hz)
静态	时钟源 / (4 x 1 x (LP<3:0> + 1))
1/2	时钟源 / (2 x 2 x (LP<3:0> + 1))
1/3	时钟源 / (1 x 3 x (LP<3:0> + 1))
1/4	时钟源 / (1 x 4 x (LP<3:0> + 1))

表 17-5: LP 预分频器设置对应的近似帧频率 (单位: Hz)

LP<3:0>	复用模式			
	静态	1/2	1/3	1/4
1	125	125	167	125
2	83	83	111	83
3	62	62	83	62
4	50	50	67	50
5	42	42	56	42
6	36	36	48	36
7	31	31	42	31

17.8 LCD 波形产生

LCD 波形产生基于如下理论: 不透明像素上的净交流电压应该为最大值，而透明像素上的净交流电压应该为最小值。任何像素上的净直流电压应该为零。

COM 信号表示每个公共端的时间片，而 SEG 中包含像素数据。像素信号 (COM-SEG) 中不包含直流分量，并且只可取两个 rms 值之一。高 rms 值会产生不透明像素，而低 rms 值产生透明像素。

随着公共端数量的增加，两个 rms 值间的判别比逐渐减小。判别比表示显示器可具有的最大对比度。

可以用两种类型波形驱动 LCD: A 型和 B 型。在 A 型波形中，相位在每个公共端类型中改变；然而在 B 型波形中，相位在每个帧边界上改变。这样，A 型波形在单帧上维持 0 VDC，而 B 型波形则需要两个帧。

注

1:

如果要通过将 LCD 休眠位置 1 (LCDCON<6> 为 1) 启用功耗管理休眠模式，则必须格外小心，因为只有当所有像素上的 VDC 为 0 时才可执行休眠。

2:

当 LCD 时钟源为系统时钟时，不论 SPLEN 位设置如何，只要单片机进入休眠模式，LCD 模块就会进入休眠模式。因此，在启用休眠模式时，应始终注意查看所有像素上的 VDC 是否为 0。

图 17-6 至图 17-16 给出了 A 型和 B 型波形在静态、1/2 复用、1/3 复用和 1/4 复用驱动时的波形图。

图 17-6: 在静态驱动时的 A/B 型波形




图 17-7: 在 1/2 复用、1/2 偏置驱动时的 A 型波形




图 17-8: 在 1/2 复用、1/2 偏置驱动时的 B 型波形




图 17-9: 在 1/2 复用、1/3 偏置驱动时的 A 型波形





图 17-10: 在 1/2 复用、1/3 偏置驱动时的 B 型波形



PIC18F87J72 系列

图 17-11: 在 1/3 复用、1/2 偏置驱动时的 A 型波形





图 17-12: 在 1/3 复用、1/2 偏置驱动时的 B 型波形



PIC18F87J72 系列

图 17-13: 在 1/3 复用、1/3 偏置驱动时的 A 型波形




图 17-14: 在 1/3 复用、1/3 偏置驱动时的 B 型波形




图 17-15: 在 1/4 复用、1/3 偏置驱动时的 A 型波形





图 17-16: 在 1/4 复用、1/3 偏置驱动时的 B 型波形



17.9 LCD 中断

LCD 时序发生提供了一个中断，该中断用于定义 LCD 的帧时序。该中断用于协调在一个新帧开始时写入像素数据，在帧边界处写像素数据可使图像过渡更清晰。该中断还可用于同步 LCD 和外部事件。例如，与外部段驱动接口，可与 LCD 帧的段数据更新同步。


一个新帧定义为开始于 COM0 公共端信号的起始边界。在 LCD 控制器完成对帧所需的像素数据访问后，将立即产生中断。中断发生在帧边界（TFINT）前的某一固定时间，如图 17-17 所示。在中断发生的 TFWR 时间后，LCD 控制器将开始访问下一帧数据。新数据必须在 TFWR 内写入，因为之后 LCD 控制器将开始访问下一帧数据。

当 LCD 驱动器采用 B 型波形且 LMUX<1:0> 位不为 00 时，需要处理一些其他问题。由于需要用两帧来维持像素上的直流电压为 0V，因此在此期间像素数据要保持不变。一旦像素数据发生改变，奇数帧波形和偶数帧波形不再互补，在面板中会引入一个直流分量。因此，使用 B 型波形时，用户必须同步 LCD 像素更新，使之发生在帧中断后的子帧中。

采用 B 型波形时要保证正确的写入时序，中断只能发生在完整的相位间隔内。当禁止写入时，如果用户试图进行写操作，WERR（LCDCON<5>）位将被置 1。

注： 当选择 A 型波形和选择不带复用（静态）的 B 型波形时，不会产生中断。

图 17-17: 1/4 占空比驱动时波形和中断时序示例



17.10 休眠期间的操作

LCD 模块可以在休眠模式下工作。模式选择由 SLPEN 位 (LCDCON<6>) 控制。将 SLPEN 位置 1 允许 LCD 模块进入休眠模式。清零 SLPEN 位允许模块在休眠模式下继续工作。

如果执行了 SLEEP 指令且 SLPEN = 1，则 LCD 模块将中止所有功能，进入电流消耗极低的模式。模块将立即停止工作并在段和公共端上都输出最小 LCD 驱动电压，如图 17-18 所示。

为确保没有直流分量引入面板，SLEEP 指令应紧跟在 LCD 帧边界后执行。可用 LCD 中断判定帧边界。延时的计算请参见第 17.9 节 “LCD 中断” 中的公式。

如果执行了 SLEEP 指令且 SLPEN = 0，则模块将继续显示 LCDDATA 寄存器的当前内容。要使模块在休眠模式下继续工作，时钟源必须为 Timer1 振荡器或内部振

荡器 (INTRC 或 INTOSC 作为默认系统时钟) 之一。在休眠模式下，LCD 数据无法更改。在该模式下，LCD 模块电流消耗并未降低，然而器件的整体功耗将因内核和其他外设功能的关闭而降低。


如果选择了系统时钟并且未将模块配置为在休眠模式下仍可工作，则模块将忽略 SLPEN 位并立即停止工作。段和公共端上输出的为最小 LCD 驱动电压。

17.10.1 在休眠模式下使用 LCD 稳压器

与使用模式 3 (梯形电阻网络) 偏置的应用相比，在休眠模式下，使用 LCD 稳压器来产生偏压的应用可能无法获得同等程度的功耗降低。在模式 0 (其中电荷泵有效) 操作中尤其如此。

如果使用模式 0、模式 1 或模式 2 来产生偏压，则软件对比度控制将不可用。

图 17-18: 当 SLPEN = 1 或 CS<1:0> = 00 时进入 / 退出休眠模式



17.11 配置 LCD 模块

以下是配置 LCD 模块的步骤。

1. 使用 LP<3:0> 位 (LCDPS<3:0>) 选择帧时钟预分频比。
2. 使用 LCDSEx 寄存器将相应的引脚配置为段驱动引脚。
3. 使用 TRISx 寄存器将相应的引脚配置为输入。
4. 使用 LCDCON 寄存器配置以下 LCD 模块功能：
 - 复用和偏置模式 (LMUX<1:0>)
 - 时钟源 (CS<1:0>)
 - 休眠模式 (SLPEN)
5. 将初始值写入像素数据寄存器 LCDDATA0 至 LCDDATA23。
6. 配置 LCD 稳压器：
 - a) 如果要使用 M2 或 M3 偏置配置，通过将 CKSEL<1:0> (LCDREG<1:0>) 设置为 00 来关闭稳压器。置 1 或清零 CPEN 位 (LCDREG<6>) 来相应选择模式 2 或模式 3。
 - b) 如果要使用 M0 或 M1 产生偏压：
 - 使用 BIAS<2:0> 位 (LCDREG<5:3>) 设置 VBIAS 电平。
 - 置 1 或清零 CPEN 位来使能或禁止电荷泵。
 - 置 1 或清零 MODE13 位 (LCDREG<2>) 来选择偏置模式。
 - 使用 CKSEL<1:0> 位选择稳压器时钟源。
7. 清零 LCD 中断标志位 LCDIF (PIR3<6>)，如有必要，通过将 LCDIE 位 (PIE3<6>) 置 1 来允许中断。
8. 通过将 LCDEN 位 (LCDCON<7>) 置 1，使能 LCD 模块。

表 17-6: 与 LCD 操作相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCON	IPEN	—	$\overline{\text{CM}}$	$\overline{\text{RI}}$	$\overline{\text{TO}}$	$\overline{\text{PD}}$	$\overline{\text{POR}}$	$\overline{\text{BOR}}$	50
LCDDATA22	—	—	—	—	—	—	—	S32C3	53
LCDDATA21	S31C3	S30C3	S29C3	S28C3	S27C3	S26C3	S25C3	S24C3	53
LCDDATA20	S23C3	S22C3	S21C3	S20C3	S19C3	S18C3	S17C3	S16C3	53
LCDDATA19	S15C3	S14C3	S13C3	S12C3	S11C3	S10C3	S09C3	S08C3	53
LCDDATA18	S07C3	S06C3	S05C3	S04C3	S03C3	S02C3	S01C3	S00C3	53
LCDDATA16	—	—	—	—	—	—	—	S32C2	53
LCDDATA15	S31C2	S30C2	S29C2	S28C2	S27C2	S26C2	S25C2	S24C2	53
LCDDATA14	S23C2	S22C2	S21C2	S20C2	S19C2	S18C2	S17C2	S16C2	53
LCDDATA13	S15C2	S14C2	S13C2	S12C2	S11C2	S10C2	S09C2	S08C2	53
LCDDATA12	S07C2	S06C2	S05C2	S04C2	S03C2	S02C2	S01C2	S00C2	53
LCDDATA10	—	—	—	—	—	—	—	S32C1	53
LCDDATA9	S31C1	S30C1	S29C1	S28C1	S27C1	S26C1	S25C1	S24C1	53
LCDDATA8	S23C1	S22C1	S21C1	S20C1	S19C1	S18C1	S17C1	S16C1	53
LCDDATA7	S15C1	S14C1	S13C1	S12C1	S11C1	S10C1	S09C1	S08C1	53
LCDDATA6	S07C1	S06C1	S05C1	S04C1	S03C1	S02C1	S01C1	S00C1	53
LCDDATA4	—	—	—	—	—	—	—	S32C0	51
LCDDATA3	S31C0	S30C0	S29C0	S28C0	S27C0	S26C0	S25C0	S24C0	51
LCDDATA2	S23C0	S22C0	S21C0	S20C0	S19C0	S18C0	S17C0	S16C0	51
LCDDATA1	S15C0	S14C0	S13C0	S12C0	S11C0	S10C0	S09C0	S08C0	51
LCDDATA0	S07C0	S06C0	S05C0	S04C0	S03C0	S02C0	S01C0	S00C0	51
LCDSE4	—	—	—	—	—	—	—	SE32	51
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	51
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	51
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	51
LCDSE0	SE07	SE06	SE05	SE04	SE03	SE02	SE01	SE00	51
LCDCON	LCDEN	SLPEN	WERR	—	CS1	CS0	LMUX1	LMUX0	51
LCDPS	WFT	BIASMD	LCDA	WA	LP3	LP2	LP1	LP0	51
LCDREG	—	CPEN	BIAS2	BIAS1	BIAS0	MODE13	CKSEL1	CKSEL0	50

图注: — = 未实现, 读为 0。LCD 操作不使用阴影单元。

注 1: 这些寄存器或位在 PIC18F86J72 器件上未实现。

注: 如果在工作于偏置模式 M0 或 M1 时器件进入休眠模式, 则需要确保偏置电容完全放电, 以获得最低的休眠电流。

PIC18F87J72 系列

注:

18.0 主同步串行口（MSSP）模块

18.1 主 SSP（MSSP）模块概述

主同步串行口（MSSP）模块是用于同其他外设或单片机进行通信的串行接口。这些外设可以是串行 EEPROM、移位寄存器、显示驱动器和 A/D 转换器等。MSSP 模块有以下两种工作模式：

- 串行外设接口（Serial Peripheral Interface, SPI）
 - I²C™
 - 全功能主模式
 - 从模式（支持广播地址呼叫）

I²C 接口硬件上支持以下模式：

- 主模式
- 多主器件模式
- 从模式

18.2 控制寄存器

每个 MSSP 模块都有三个相关的控制寄存器，包括一个状态寄存器（SSPSTAT）和两个控制寄存器（SSPCON1 和 SSPCON2）。根据 MSSP 模块是在 SPI 模式还是 I²C 模式下工作，这些寄存器及其各自位的使用将有很大不同。

下面各节会提供更多详细信息。

18.3 SPI 模式

SPI 模式允许同时同步发送和接收 8 位数据。器件支持 SPI 的所有四种模式。通常使用以下 3 个引脚来实现通信：


- 串行数据输出（Serial Data Out, SDO）—— RC5/SDO/SEG12
- 串行数据输入（Serial Data In, SDI）—— RC4/SDI/SDA/SEG16
- 串行时钟（Serial Clock, SCK）—— RC3/SCK/SCL/SEG17

此外，当处于从工作模式时要使用第 4 个引脚：

- 从选择（ $\overline{SS}$ ）—— RF7/AN5/ $\overline{SS}$ /SEG25

图 18-1 给出了 MSSP 模块在 SPI 模式下的工作原理框图。

图 18-1: MSSP 框图（SPI 模式）



PIC18F87J72 系列

18.3.1 寄存器

MSSP 模块有四个寄存器用于 SPI 工作模式。这些寄存器包括：

- MSSP 控制寄存器 1（SSPCON1）
- MSSP 状态寄存器（SSPSTAT）
- 串行接收 / 发送缓冲寄存器（SSPBUF）
- MSSP 移位寄存器（SSPSR）——不可直接访问

SSPCON1 和 SSPSTAT 是 SPI 工作模式下的控制寄存器和状态寄存器。SSPCON1 寄存器是可读写的。SSPSTAT 的低 6 位是只读的，而高 2 位是可读写的。

SSPSR 是用来将数据移入或移出的移位寄存器。SSPBUF 是缓冲寄存器，可用于数据字节的写入或读出。

在接收操作中，SSPSR 和 SSPBUF 共同构成一个双重缓冲接收器。SSPSR 接收到一个完整的字节之后，该字节会被送入 SSPBUF，同时将中断标志位 SSPIF 置 1。

在数据发送过程中，SSPBUF 不是双重缓冲的，对 SSPBUF 的写操作将同时写入 SSPBUF 和 SSPSR。

寄存器 18-1: SSPSTAT: MSSP 状态寄存器（SPI 模式）

R/W-0	R/W-0	R-0	R-0	R-0	R-0	R-0	R-0
SMP	CKE ⁽¹⁾	D/A	P	S	R/W	UA	BF
bit 7							bit 0

图注：

R = 可读位 W = 可写位 U = 未实现位，读为 0
-n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 7 **SMP:** 采样位
 SPI 主模式:
 1 = 在数据输出时间的末尾采样输入数据
 0 = 在数据输出时间的中间采样输入数据
 SPI 从模式:
 当 SPI 工作在从模式时，必须将 SMP 清零。
- bit 6 **CKE:** SPI 时钟选择位 ⁽¹⁾
 1 = 时钟状态从有效转换到空闲时发送
 0 = 时钟状态从空闲转换到有效时发送
- bit 5 **D/A:** 数据 / 地址位
 仅在 I²C™ 模式下使用。
- bit 4 **P:** 停止位
 仅在 I²C 模式下使用。当禁止 MSSP 模块时，该位被清零，SSPEN 被清零。
- bit 3 **S:** 启动位
 仅在 I²C 模式下使用。
- bit 2 **R/W:** 读 / 写信息位
 仅在 I²C 模式下使用。
- bit 1 **UA:** 更新地址位
 仅在 I²C 模式下使用。
- bit 0 **BF:** 缓冲区满状态位（仅限接收模式）
 1 = 接收完成，SSPBUF 已满
 0 = 接收未完成，SSPBUF 为空

注 1: 时钟状态的极性由 CKP 位（SSPCON1<4>）设置。

寄存器 18-2: SSPCON1: MSSP 控制寄存器 1 (SPI 模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
WCOL	SSPOV ⁽¹⁾	SSPEN ⁽²⁾	CKP	SSPM3 ⁽³⁾	SSPM2 ⁽³⁾	SSPM1 ⁽³⁾	SSPM0 ⁽³⁾
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

- bit 7 **WCOL:** 写冲突检测位 (仅限发送模式)
 1 = 正在发送前一个字时, 又有数据写入 SSPBUF 寄存器 (必须用软件清零)
 0 = 未发生冲突
- bit 6 **SSPOV:** 接收溢出指示位 ⁽¹⁾
SPI 从模式:
 1 = SSPBUF 寄存器中仍保存前一数据时, 又接收到一个新的字节。如果发生溢出, SSPSR 中的数据会丢失。溢出只会在从模式下发生。即使只是发送数据, 用户也必须读 SSPBUF, 以避免将溢出标志位置 1 (该位必须用软件清零)。
 0 = 无溢出
- bit 5 **SSPEN:** 主同步串口使能位 ⁽²⁾
 1 = 使能串口并将 SCK、SDO、SDI 和 $\overline{SS}$ 配置为串口引脚
 0 = 禁止串口并将上述引脚配置为 I/O 端口引脚
- bit 4 **CKP:** 时钟极性选择位
 1 = 空闲状态时, 时钟为高电平
 0 = 空闲状态时, 时钟为低电平
- bit 3-0 **SSPM<3:0>:** 主同步串口模式选择位 ⁽³⁾
 0101 = SPI 从模式, 时钟 = SCK 引脚, 禁止 $\overline{SS}$ 引脚控制, 可将 $\overline{SS}$ 用作 I/O 引脚
 0100 = SPI 从模式, 时钟 = SCK 引脚, 使能 $\overline{SS}$ 引脚控制
 0011 = SPI 主模式, 时钟 = TMR2 输出 /2
 0010 = SPI 主模式, 时钟 = Fosc/64
 0001 = SPI 主模式, 时钟 = Fosc/16
 0000 = SPI 主模式, 时钟 = Fosc/4

- 注** **1:** 在主模式下, 溢出位不会被置 1, 因为每次接收 (和发送) 新数据都是通过写入 SSPBUF 寄存器启动的。
2: 当使能时, 必须将这些引脚正确地配置为输入或输出。
3: 在此未列出的位组合被保留或仅在 I²C™ 模式下实现。

18.3.2 工作原理

初始化 SPI 时需要指定几个选项。可以通过编程相应的控制位（SSPCON1<5:0> 和 SSPSTAT<7:6>）来指定这些选项。这些控制位用于指定以下选项：

- 主模式（SCK 作为时钟输出）
- 从模式（SCK 作为时钟输入）
- 时钟极性（SCK 的空闲状态）
- 数据输入采样阶段（数据输出时间的中间或末尾）
- 时钟边沿（在 SCK 的上升沿 / 下降沿输出数据）
- 时钟速率（仅限主模式）
- 从选择模式（仅限从模式）

每个 MSSP 模块由一个发送 / 接收移位寄存器（SSPSR）和一个缓冲寄存器（SSPBUF）组成。SSPSR 将数据移入 / 移出器件，先移位 MSb。在新数据接收完毕前，SSPBUF 保存上次写入 SSPSR 的数据。一旦 8 位数据接收完毕，该字节就被移入 SSPBUF 寄存器。然后，缓冲区满检测位 BF（SSPSTAT<0>）和中断标志位 SSPIF 被置 1。这种双重缓冲数据接收方式（SSPBUF），允许在 CPU 读取刚接收的数据之前，就开始接收下一个字节。在数据发送 / 接收期间，

任何对 SSPBUF 寄存器的写操作都将被忽略，并且写冲突检测位 WCOL（SSPCON1<7>）将被置 1。用户必须用软件将 WCOL 位清零才能判断以后对 SSPBUF 寄存器的写入是否成功。

为确保应用软件能接收有效数据，在下一个要发送的数据字节写入 SSPBUF 之前，读取 SSPBUF 中现有的数据。缓冲区满位 BF（SSPSTAT<0>）用于表示何时 SSPBUF 装入了接收到的数据（发送完成）。SSPBUF 中的数据被读取后，BF 位即被清零。如果 SPI 仅作为一个发送器，则不必理会该数据。通常，可用 MSSP 中断来判断发送 / 接收是否已完成。必须读取和 / 或写入 SSPBUF。如果不打算使用中断，用软件查询的方法同样可确保不会发生写冲突。例 18-1 说明了如何为 SSPBUF（SSPSR）装入数据，以进行数据发送。

注： 为防止在主模式下丢失数据，请在每次发送后读 SSPBUF 以清零 BF 位。

不能直接读写 SSPSR 寄存器，只能通过寻址 SSPBUF 寄存器来访问。此外，SSPSTAT 寄存器用于指示各种状态条件。

例 18-1: 装载 SSPBUF（SSPSR）寄存器

LOOP	BTFSS	SSPSTAT, BF	;Has data been received (transmit complete)?
	BRA	LOOP	;No
	MOVF	SSPBUF, W	;WREG reg = contents of SSPBUF
	MOVWF	RXDATA	;Save in user RAM, if data is meaningful
	MOVF	TXDATA, W	;W reg = contents of TXDATA
	MOVWF	SSPBUF	;New data to xmit

18.3.3 使能 SPI I/O

要使能串口，MSSP 使能位 SSPEN (SSPCON1<5>) 必须置 1。要复位或重新配置 SPI 模式，先将 SSPEN 位清零，重新初始化 SSPCON 寄存器，然后再将 SSPEN 位置 1。这会将 SDI、SDO、SCK 和 $\overline{SS}$ 引脚配置为串口引脚。要将引脚用作串口功能，必须正确设置其中一些引脚的数据方向位（在 TRIS 寄存器中）：

- SDI 由 SPI 模块自动控制
- SDO 必须将 TRISC<5> 位清零
- SCK（主模式）必须将 TRISC<3> 位清零
- SCK（从模式）必须将 TRISC<3> 位置 1
- $\overline{SS}$ 必须将 TRISF<7> 位置 1

对于不需要的串口功能，可通过将对应的数据方向寄存器（TRIS）设置为相反值来改写。

18.3.4 漏极开路输出选项

用于 SDO 输出和 SCK 时钟引脚的驱动器可以有选择地配置为漏极开路输出。此功能使得可以通过外部上拉电

阻将引脚上的电平上拉至较高电平，这使输出无需额外的电平转换器就可以与外部电路进行通信。


漏极开路输出选项由 SPIOD 位（TRISG<7>）控制。SPIOD 位置 1 时，可以将两个引脚配置为相应的漏极开路操作。

18.3.5 典型连接

图 18-2 给出了两个单片机之间的典型连接。主控制器（处理器 1）通过发送 SCK 信号来启动数据传输。数据在编程设定的时钟边沿从两个移位寄存器移出，并在相反的时钟边沿锁存。必须将两个处理器的时钟极性（CKP）设置为相同，这样就可以同时收发数据。数据是否有意义（或无效数据），取决于应用软件。这就导致以下三种数据传输情形：

- 主器件发送数据——从器件发送无效（Dummy）数据
- 主器件发送数据——从器件发送数据
- 主器件发送无效数据——从器件发送数据

图 18-2: SPI 主 / 从器件连接



18.3.6 主模式

因为由主器件控制 SCK 信号，所以它可以在任意时刻启动数据传输。主器件根据软件协议确定从器件（图 18-2 中的处理器 2）在何时广播数据。

在主模式下，一写入 SSPBUF 寄存器就发送或接收数据。如果只打算将 SPI 作为接收器，则可以禁止 SDO 输出（将其编程设置为输入）。SSPSR 寄存器按设置的时钟速率，连续移入 SDI 引脚上的信号。每接收到一个字节，就将其装入 SSPBUF 寄存器，就像接收到普通字节一样（中断和状态位相应置 1）。这在以“线路活动监控”（Line Activity Monitor）方式工作的接收器应用中很有用。


可通过对 CKP 位（SSPCON1<4>）进行适当的编程来选择时钟极性。图 18-3、图 18-5 和图 18-6 将给出 SPI 通信的波形图，其中 MSB 先发送。在主模式下，SPI 时钟速率（比特率）可由用户编程设定为以下几种之一：

- Fosc/4 （或 Tcy）
- Fosc/16 （或 4 • Tcy）
- Fosc/64 （或 16 • Tcy）
- Timer2 输出 /2

这样可使数据速率最高达到 10.00 Mbps（时钟频率为 40 MHz）。

图 18-3 给出了主模式的波形图。当 CKE 位置 1 时，SDO 数据在 SCK 上出现时钟边沿前一直有效。图中所示的输入采样的变化由 SMP 位的状态反映。图中给出了将接收到的数据装入 SSPBUF 的时刻。

图 18-3: SPI 模式波形图（主模式）



18.3.7 从模式

在从模式下，当 SCK 引脚上出现外部时钟脉冲时发送和接收数据。最后一位数据被锁存后，中断标志位 SSPIF 置 1。

在 SPI 从模式下使能该模块前，时钟线必须处于相应的空闲状态。可通过读 SCK 引脚来查看时钟线。空闲状态由 CKP 位（SSPCON1<4>）决定。

在从模式下，外部时钟由 SCK 引脚上的外部时钟源提供。外部时钟必须满足电气规范中规定的高电平和低电平的最短时间要求。

在休眠模式下，从器件仍可发送 / 接收数据。当接收到一个字节时，器件从休眠状态唤醒。

18.3.8 从选择同步

SS 引脚允许器件工作于同步从模式。SPI 必须处于从模式，并使能 SS 引脚控制（SSPCON1<3:0> = 04h）。当 SS 引脚为低电平时，使能数据的发送和接收，同时


SDO 引脚被驱动。当 SS 引脚变为高电平时，即使是在字节的发送过程中，也不再驱动 SDO 引脚，而是变成悬空输出状态。可根据应用需要，在 SDO 引脚上外接上拉 / 下拉电阻。

注 1: 当 SPI 处于从模式且 SS 引脚控制使能（SSPCON1<3:0> = 0100）时，如果 SS 引脚设置为 VDD，SPI 模块将会复位。
2: 如果 SPI 工作在从模式下并且 CKE 置 1，则必须使能 SS 引脚控制。

SPI 模块复位后，位计数器被强制为 0。这是通过强制将 SS 引脚拉为高电平或将 SSPEN 位清零来实现的。

可将 SDO 引脚和 SDI 引脚相连来仿真二线制通信。当 SPI 需要作为接收器工作时，SDO 引脚可被配置为输入端。这样就禁止了从 SDO 发送数据。因为 SDI 不会引起总线冲突，所以可以一直将其保留为输入（SDI 功能）。

图 18-4: 从同步波形图



PIC18F87J72 系列

图 18-5: SPI 模式波形图 (从模式, CKE = 0)





图 18-6: SPI 模式波形图 (从模式, CKE = 1)



18.3.9 在功耗管理模式下的操作

在 SPI 主模式下，模块时钟速度可能与全功耗模式下的不同；处于休眠模式时，所有时钟都停止。

在空闲模式下，需要为外设提供一个时钟。该时钟应该来自主时钟源、辅助时钟源（32.768 kHz 的 Timer1 振荡器）或 INTRC 时钟源。更多信息，请参见第 3.3 节“时钟源与振荡器切换”。

在大多数情况下，主器件为 SPI 数据提供的时钟速度并不重要；但是，每个系统都应该评估此因素。

如果允许了 MSSP 中断，那么当主器件发送完数据时，这些中断可以将控制器从休眠模式或某种空闲模式唤醒。如果不想从休眠或空闲模式退出，应该禁止 MSSP 中断。

如果选择了休眠模式，所有模块的时钟都将停止，并且在器件被唤醒前，发送 / 接收将保持此停止状态。器件返回到运行模式后，MSSP 模块将重新开始发送和接收数据。

在 SPI 从模式下，SPI 发送 / 接收移位寄存器与器件异步工作。这可使器件处于任何功耗管理模式下，而且数据仍可被移入 SPI 发送 / 接收移位寄存器。8 位数据全

部接收到后，MSSP 中断标志位将置 1，并且如果允许中断的话，器件被唤醒。

18.3.10 复位的影响

复位会禁止 MSSP 模块并终止当前的数据传输。

18.3.11 总线模式兼容性

表 18-1 显示了标准 SPI 模式与 CKP 和 CKE 控制位状态之间的兼容性。

还有一个 SMP 位用来控制数据何时被采样。

表 18-1: SPI 总线模式

标准 SPI 模式术语	控制位状态	
	CKP	CKE
0, 0 ⁽¹⁾	0	1
0, 1	0	0
1, 0	1	1
1, 1 ⁽¹⁾	1	0

注 1: 当使用 SPI 与 AFE 通信时，使用这些模式中的一种。更多信息，请参见第 22.5 节“使用 AFE”。

表 18-2: 与 SPI 操作相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	52
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	—	52
TRISG	SPIOD	CCP2OD	CCP1OD	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	52
SSPBUF	MSSP 接收缓冲 / 发送寄存器								50
SSPCON1	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	50
SSPSTAT	SMP	CKE	D/A	P	S	R/W	UA	BF	50

图注：SPI 模式下的 MSSP 模块不使用阴影单元。

18.4 I²C 模式


MSSP 模块工作在 I²C 模式时，可以实现所有的主和从功能（包括广播呼叫支持），并且硬件上提供启动位和停止位的中断来判断总线何时空闲（多主器件功能）。MSSP 模块实现了标准模式规范以及 7 位和 10 位寻址。

有两个引脚用于数据传输：

- 串行时钟（SCL）——RC3/SCK/SCL/SEG17
- 串行数据（SDA）——RC4/SDI/SDA/SEG16

用户必须通过将 TRISC<4:3> 位置 1 将这些引脚配置为输入引脚。

图 18-7: MSSP 框图 (I²C™ 模式)



18.4.1 寄存器

MSSP 模块有 6 个寄存器用于 I²C 操作。这些寄存器包括：

- MSSP 控制寄存器 1（SSPCON1）
- MSSP 控制寄存器 2（SSPCON2）
- MSSP 状态寄存器（SSPSTAT）
- 串行接收 / 发送缓冲寄存器（SSPBUF）
- MSSP 移位寄存器（SSPSR）——不可直接访问
- MSSP 地址寄存器（SSPADD）

SSPCON1、SSPCON2 和 SSPSTAT 是在 I²C 工作模式下的控制寄存器和状态寄存器。SSPCON1 和 SSPCON2 寄存器是可读写的。SSPSTAT 的低 6 位是只读的，而高 2 位是可读写的。

SSPCON2 的多数位会呈现不同的功能，取决于该模块是运行在主模式还是从模式下；bit <5:2> 在从模式下也会显示不同的名称。寄存器 18-5（主模式）和寄存器 18-6（从模式）显示了 SSPCON2 的不同方面。

SSPSR 是用来将数据移入或移出的移位寄存器。SSPBUF 是缓冲寄存器，可用于数据字节的写入或读出。

当 MSSP 被配置为工作在 I²C 从模式下时，SSPADD 寄存器保存从器件的地址。当 MSSP 被配置为工作在主模式下时，SSPADD 的低 7 位用作波特率发生器的重载值。

在接收操作中，SSPSR 和 SSPBUF 共同构成一个双重缓冲接收器。SSPSR 接收到一个完整的字节之后，该字节会被送入 SSPBUF，同时将中断标志位 SSPIF 置 1。

在数据发送过程中，SSPBUF 不是双重缓冲的，对 SSPBUF 的写操作将同时写入 SSPBUF 和 SSPSR。

寄存器 18-3: SSPSTAT: MSSP 状态寄存器 (I²C™ 模式)

R/W-0	R/W-0	R-0	R-0	R-0	R-0	R-0	R-0
SMP	CKE	D/A	P ⁽¹⁾	S ⁽¹⁾	R/W	UA	BF
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

- bit 7 **SMP:** 压摆率控制位
在主模式或从模式下:
 1 = 标准速度模式下禁止压摆率控制 (100 kHz 和 1 MHz)
 0 = 高速模式下使能压摆率控制 (400 kHz)
- bit 6 **CKE:** SMBus 选择位
在主模式或从模式下:
 1 = 使能 SMBus 特定输入
 0 = 禁止 SMBus 特定输入
- bit 5 **D/A:** 数据 / 地址位
在主模式下:
 保留。
在从模式下:
 1 = 指示上一个接收或发送的字节是数据
 0 = 指示上一个接收或发送的字节是地址
- bit 4 **P:** 停止位 ⁽¹⁾
 1 = 指示上次检测到停止位
 0 = 上次未检测到停止位
- bit 3 **S:** 启动位 ⁽¹⁾
 1 = 指示上次检测到启动位
 0 = 上次未检测到启动位
- bit 2 **R/W:** 读 / 写信息位 (仅限 I²C™ 模式)
在从模式下: ⁽²⁾
 1 = 读
 0 = 写
在主模式下: ⁽³⁾
 1 = 正在进行发送
 0 = 不在进行发送
- bit 1 **UA:** 更新地址位 (仅限 10 位从模式)
 1 = 指示用户需要更新 SSPADD 寄存器中的地址
 0 = 不需要更新地址
- bit 0 **BF:** 缓冲区满状态位
在发送模式下:
 1 = SSPBUF 已满
 0 = SSPBUF 为空
在接收模式下:
 1 = SSPBUF 已满 (不包括 $\overline{\text{ACK}}$ 位和停止位)
 0 = SSPBUF 为空 (不包括 $\overline{\text{ACK}}$ 位和停止位)

注 1: 该位在复位及 SSPEN 清零时被清零。

2: 该位保存上一次地址匹配后的 $\overline{\text{R/W}}$ 位信息。该位仅在从地址匹配到出现下一个启动位、停止位或非 $\overline{\text{ACK}}$ 位之间有效。

3: 将该位与 SEN、RSEN、PEN、RCEN 或 ACKEN 进行逻辑或运算将指示 MSSP 是否处于有效模式。

PIC18F87J72 系列

寄存器 18-4: SSPCON1: MSSP 控制寄存器 1 (I²C™ 模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
WCOL	SSPOV	SSPEN ⁽¹⁾	CKP	SSPM3	SSPM2	SSPM1	SSPM0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	WCOL: 写冲突检测位 <u>在主发送模式下:</u> 1 = 当 I²C™ 不满足启动发送数据的条件时, 试图向 SSPBUF 寄存器写入数据 (必须用软件清零) 0 = 未发生冲突 <u>在从发送模式下:</u> 1 = 正在发送前一个字时, 又有数据写入 SSPBUF 寄存器 (必须用软件清零) 0 = 未发生冲突 <u>在接收模式 (主模式或从模式) 下:</u> 该位是无关位。
bit 6	SSPOV: 接收溢出指示位 <u>在接收模式下:</u> 1 = SSPBUF 寄存器仍保存前一字节时, 接收到一个新的字节 (必须用软件清零) 0 = 无溢出 <u>在发送模式下:</u> 在发送模式下, 该位是无关位。
bit 5	SSPEN: 主同步串口使能位 ⁽¹⁾ 1 = 使能串口并将 SDA 和 SCL 引脚配置为串口引脚 0 = 禁止串口并将上述引脚配置为 I/O 端口引脚
bit 4	CKP: SCK 释放控制位 <u>在从模式下:</u> 1 = 释放时钟 0 = 保持时钟低电平 (时钟延长); 用来确保数据建立时间 <u>在主模式下:</u> 在此模式下未使用。
bit 3-0	SSPM<3:0>: 同步串口模式选择位 1111 = I²C 从模式, 10 位地址, 并允许启动位和停止位中断 1110 = I²C 从模式, 7 位地址, 并允许启动位和停止位中断 1011 = I²C 固件控制的主模式 (从器件空闲) 1000 = I²C 主模式, 时钟 = Fosc/(4 * (SSPADD + 1)) 0111 = I²C 从模式, 10 位地址 0110 = I²C 从模式, 7 位地址 此处未列出的位组合被保留或仅在 SPI 模式下实现。

注 1: 当使能时, 必须将 SDA 和 SCL 引脚配置为输入引脚。

寄存器 18-5: SSPCON2: MSSP 控制寄存器 2 (I²C™ 主模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GCEN	ACKSTAT	ACKDT ⁽¹⁾	ACKEN ⁽²⁾	RCEN ⁽²⁾	PEN ⁽²⁾	RSEN ⁽²⁾	SEN ⁽²⁾
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	GCEN: 广播呼叫使能位 在主模式下未使用。
bit 6	ACKSTAT: 应答状态位 (仅限主发送模式) 1 = 未收到来自从器件的应答 0 = 收到来自从器件的应答
bit 5	ACKDT: 应答数据位 (仅限主接收模式) ⁽¹⁾ 1 = 无应答 0 = 应答
bit 4	ACKEN: 应答序列使能位 ⁽²⁾ 1 = 在 SDA 和 SCL 引脚上发出应答序列, 并发送 ACKDT 数据位。由硬件自动清零。 0 = 应答序列空闲
bit 3	RCEN: 接收使能位 (仅限主接收模式) ⁽²⁾ 1 = 使能 I ² C™ 接收模式 0 = 接收空闲
bit 2	PEN: 停止条件使能位 ⁽²⁾ 1 = 在 SDA 和 SCL 引脚上发出停止条件。由硬件自动清零。 0 = 停止条件空闲
bit 1	RSEN: 重复启动条件使能位 ⁽²⁾ 1 = 在 SDA 和 SCL 引脚上发出重复启动条件。由硬件自动清零。 0 = 重复启动条件空闲
bit 0	SEN: 启动条件使能位 ⁽²⁾ 1 = 在 SDA 和 SCL 引脚上发出启动条件。由硬件自动清零。 0 = 启动条件空闲

注 1: 当用户在接收结束时发出一个应答序列时, 发送该值。
2: 如果 I²C 模块处于工作状态, 可能这些位不会被置 1 (无并行工作), 并且可能不会写入 SSPBUF (或禁止写 SSPBUF)。

PIC18F87J72 系列

寄存器 18-6: SSPCON2: MSSP 控制寄存器 2 (I²C™ 从模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GCEN	ACKSTAT	ADMSK5	ADMSK4	ADMSK3	ADMSK2	ADMSK1	SEN ⁽¹⁾
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7

GCEN: 广播呼叫使能位
1 = 当 SSPSR 中接收到广播呼叫地址 (0000h) 时允许中断
0 = 禁止广播呼叫地址
- bit 6

ACKSTAT: 应答状态位
在从模式下未使用。
- bit 5-2

ADMSK<5:2>: 从地址掩码选择位
1 = 使能 SSPADD 相应位的掩码
0 = 禁止 SSPADD 相应位的掩码
- bit 1

ADMSK1: 从地址最低有效位掩码选择位
在 7 位寻址模式下:
1 = 仅使能 SSPADD<1> 的掩码
0 = 仅禁止 SSPADD<1> 的掩码
在 10 位寻址模式下:
1 = 使能 SSPADD<1:0> 的掩码
0 = 禁止 SSPADD<1:0> 的掩码
- bit 0

SEN: 延长使能位 ⁽¹⁾
1 = 为从发送和从接收 (已使能延长) 使能时钟延长
0 = 禁止时钟延长

注 1: 如果 I²C™ 模块处于工作状态, 可能该位不会被置 1 (无并行工作), 并且可能不会写入 SSPBUF (或禁止写 SSPBUF)。

18.4.2 工作原理

可通过将 MSSP 使能位 SSPEN (SSPCON1<5>) 置 1 使能 MSSP 模块功能。

通过 SSPCON1 寄存器可以控制 I²C 工作模式。可通过设置 4 个模式选择位 (SSPCON1<3:0>) 选择以下 I²C 模式之一：

- I²C 主模式，时钟 = (Fosc/4) x (SSPADD + 1)
- I²C 从模式 (7 位地址)
- I²C 从模式 (10 位地址)
- I²C 从模式 (7 位地址)，允许启动位和停止位中断
- I²C 从模式 (10 位地址)，允许启动位和停止位中断
- I²C 固件控制的主模式，从器件空闲

如果通过将相应的 TRISC 或 TRISD 位置 1，将 SCL 和 SDA 引脚编程为输入引脚，则在 SSPEN 位置 1 时选择任何 I²C 模式，将强制上述引脚为漏极开路。要确保此模块正常工作，必须为 SCL 和 SDA 引脚外接上拉电阻。

18.4.3 从模式

在从模式下，SCL 和 SDA 引脚必须被配置为输入 (TRISC<4:3> 置 1)。必要时 MSSP 模块将用输出数据改写输入状态 (从发送器)。

I²C 从模式硬件总是在地址精确匹配时产生中断。此外，地址掩码功能可使硬件在多个地址发生匹配时 (7 位寻址模式下最多 31 个，10 位寻址模式下最多 63 个) 产生中断。用户也可以通过模式选择位，选择使用启动位或停止位中断。

当地址匹配或在地址匹配后发送的数据被接收时，硬件会自动产生一个应答 (ACK) 脉冲，并将当前 SSPSR 寄存器中接收到的值装入 SSPBUF 寄存器。

只要满足以下条件之一，MSSP 模块就不会产生此 ACK 脉冲：

- 在接收到数据前，缓冲区满位 BF (SSPSTAT<0>) 被置 1。
- 在接收到数据前，溢出位 SSPOV (SSPCON1<6>) 被置 1。

在上述情况下，SSPSR 寄存器的值不会装入 SSPBUF，但 SSPIF 位会置 1。BF 位是通过读取 SSPBUF 寄存器清零的，而 SSPOV 位是通过软件清零的。

为确保正常工作，SCL 时钟输入必须满足高电平和低电平的最短时间要求。在时序参数 100 和参数 101 中给出了 I²C 规范的高低电平时间和对 MSSP 模块的具体要求。

18.4.3.1 寻址

一旦 MSSP 模块被使能，它就会等待启动条件出现。启动条件出现后，8 位数据被移入 SSPSR 寄存器。在时钟 (SCL) 线的上升沿采样所有的输入位。寄存器 SSPSR<7:1> 的值会与 SSPADD 寄存器的值进行比较，该比较是在第 8 个时钟 (SCL) 脉冲的下降沿进行的。如果地址匹配，并且 BF 位和 SSPOV 位都被清零，会发生以下事件：

1. SSPSR 寄存器的值被装入 SSPBUF 寄存器。
2. 缓冲区满标志位 BF 被置 1。
3. 产生 ACK 脉冲。
4. 在第 9 个 SCL 脉冲的下降沿，MSSP 中断标志位 SSPIF 置 1 (如果允许中断，则产生中断)。

在 10 位寻址模式下，从器件需要接收两个地址字节。第一个地址字节的高 5 位 (MSb) 将指定这是否是一个 10 位地址。R/W 位 (SSPSTAT<2>) 必须指定写操作，这样从器件才能接收到第二个地址字节。对于 10 位地址，第一个字节应该是 “11110 A9 A8 0”，其中 “A9” 和 “A8” 是该地址的高 2 位。10 位寻址模式的操作步骤如下，其中 7-9 步是针对从发送器而言的。

1. 接收地址的第一个 (高) 字节 (SSPIF、BF 和 UA 位 (SSPSTAT<1>) 置 1)。
2. 用地址的第二个 (低) 字节更新 SSPADD 寄存器 (清零 UA 位并释放 SCL 线)。
3. 读 SSPBUF 寄存器 (清零 BF 位) 并清零标志位 SSPIF。
4. 接收地址的第二个 (低) 字节 (SSPIF、BF 和 UA 位置 1)。
5. 用地址的第一个 (高) 字节更新 SSPADD 寄存器。如果匹配的话就释放 SCL 时钟线，这将清零 UA 位。
6. 读 SSPBUF 寄存器 (清零 BF 位) 并清零标志位 SSPIF。
7. 接收重复启动条件。
8. 接收地址的第一个 (高) 字节 (SSPIF 和 BF 位置 1)。
9. 读 SSPBUF 寄存器 (清零 BF 位) 并清零标志位 SSPIF。

18.4.3.2 地址掩码

将地址的某一位掩码使该位变为无关位，此时会响应两个地址并产生一个中断。可以一次掩码多个地址位，这使得在 7 位模式下可应答最多 31 个地址，而在 10 位模式下则可应答最多 63 个地址（见例 18-2）。

不管是否使用地址掩码，I²C 从器件的工作方式保持不变。但当使用地址掩码时，I²C 从器件能够应答多个地址并产生中断，此时需要通过检查 SSPBUF 来判断是哪个地址引起中断。

在 7 位寻址模式下，地址掩码位 ADMSK<5:1>（SSPCON<5:1>）可用来掩码 SSPADD 寄存器中对应的地址位。如果 ADMSK 的某位被置 1（ADMSK<x> = 1），则对应的地址位被忽略（SSPADD<x> = x）。对于发出地址应答的模块，只要与没被掩码的地址位匹配就可以了。

在 10 位寻址模式下，ADMSK<5:2> 位可用来掩码 SSPADD 寄存器中对应的地址位，而 ADMSK1 可以同时掩码地址的低 2 位（SSPADD<1:0>）。如果 ADMSK 的某位是有效的（ADMSK<x> = 1），则对应的地址位被忽略（SSPADD<x> = x）。另外需要注意的是，尽管在 10 位寻址模式下，地址的高位也要用到 SSPADD 寄存器中的某些位；地址掩码位对这些高位不起作用，地址掩码位只会影响地址的低位。

- 注

1: ADMSK1 掩码地址的低 2 位。

2: 地址的高 2 位不受地址掩码的影响。

例 18-2: 地址掩码示例

7 位寻址:

SSPADD<7:1> = A0h (1010000) (SSPADD<0> 假设为 0)

ADMSK<5:1> = 00111

可被应答的地址: A0h, A2h, A4h, A6h, A8h, AAh, ACh, AEh

10 位寻址:

SSPADD<7:0> = A0h (10100000) (本例中地址高 2 位被忽略，因为它们不受掩码影响)

ADMSK<5:1> = 00111

可被应答的地址: A0h, A1h, A2h, A3h, A4h, A5h, A6h, A7h, A8h, A9h, AAh, ABh, ACh, ADh, AEh, AFh

18.4.3.3 接收

当地址字节的 $\overline{R/\overline{W}}$ 位清零并发生地址匹配时，SSPSTAT 寄存器的 $\overline{R/\overline{W}}$ 位清零。接收的地址被装入 SSPBUF 寄存器，且 SDA 线保持低电平 ($\overline{ACK}$)。

当发生地址字节溢出时，则不会产生应答 ($\overline{ACK}$) 脉冲。溢出条件定义为 BF 位 (SSPSTAT<0>) 被置 1，或 SSPOV 位 (SSPCON1<6>) 被置 1。

每传输一个数据字节都会产生一个 MSSP 中断。中断标志位 SSPIF 必须用软件清零。SSPSTAT 寄存器用于确定字节的状态。

如果 SEN 被使能 (SSPCON2<0> = 1)，SCK/SCL 将在每次数据传输后保持低电平 (时钟延长)。必须通过将 CKP 位 (SSPCON1<4>) 置 1 来释放时钟。更多信息，请参见第 18.4.4 节 “时钟延长”。

18.4.3.4 发送

当输入的地址字节的 $\overline{R/\overline{W}}$ 位置 1 并发生地址匹配时，SSPSTAT 寄存器的 $\overline{R/\overline{W}}$ 位置 1。接收到的地址被装入 SSPBUF 寄存器。 $\overline{ACK}$ 脉冲在第 9 位发送，同时不管 SEN 的值如何，RC3 引脚保持低电平 (更多详细信息，请参见第 18.4.4 节 “时钟延长”)。通过延长时钟，主器件只有在从器件准备好发送数据时，才发出另一个时钟脉冲。发送的数据必须被装入 SSPBUF 寄存器，同时也被装入 SSPSR 寄存器。然后，应通过将 CKP 位 (SSPCON1<4>) 置 1 来使能 RC3 引脚。8 个数据位在 SCL 输入的下降沿被移出。这可确保在 SCL 为高电平期间 SDA 信号是有效的 (图 18-10)。

来自主接收器的 $\overline{ACK}$ 脉冲将在第 9 个 SCL 输入脉冲的上升沿锁存。如果 SDA 信号为高电平 (无 $\overline{ACK}$ 应答)，那么表示数据传输已完成。在这种情况下，如果从器件锁存了 $\overline{ACK}$ ，将复位从逻辑，同时从器件监视下一个启动位的出现。如果 SDA 线为低电平 ($\overline{ACK}$)，则必须将下一个要发送的数据装入 SSPBUF 寄存器。同样，必须通过将 CKP 位置 1 来使能 RC3 引脚。

每传输一个数据字节都会产生一个 MSSP 中断。SSPIF 位必须用软件清零，SSPSTAT 寄存器用于确定字节的状态。SSPIF 位在第 9 个时钟脉冲的下降沿被置 1。

PIC18F87J72 系列

图 18-8: I²C™ 从模式接收时序 (SEN = 0, 7 位寻址)




图 18-9: I²C™ 从模式接收时序 (SEN = 0 且 ADMSK<5:1> = 01011, 7 位寻址)




图 18-10: I²C™ 从模式发送时序 (7 位寻址)




图 18-11: I²C™ 从模式接收时序 (SEN = 0, 10 位寻址)




图 18-12: I²C™ 从模式接收时序 (SEN = 0 且 ADMSK<5:1> = 01001, 10 位寻址)





图 18-13: I²C™ 从模式发送时序 (10 位寻址)



PIC18F87J72 系列

18.4.4 时钟延长

7 位和 10 位从模式均能在发送序列期间实现自动时钟延长。

SEN 位（SSPCON2<0>）允许在接收期间使能时钟延长。将 SEN 置 1 将使 SCL 引脚在每个数据接收序列的末尾保持低电平。

18.4.4.1 7 位从接收模式（SEN = 1）的时钟延长

在 7 位从接收模式下，如果在 $\overline{\text{ACK}}$ 序列末尾的第 9 个时钟的下降沿将 BF 位置 1，则 SSPCON1 寄存器中的 CKP 位就会自动清零，强制 SCL 输出保持在低电平。CKP 被清零会将 SCL 线拉为低电平。在允许继续接收之前，必须在用户的 ISR 中将 CKP 位置 1。保持 SCL 线为低电平，用户可以在主器件发起另一个接收序列之前，有时间执行 ISR 并读取 SSPBUF 的内容。这将防止发生缓冲区溢出（见图 18-15）。

- 注 1:** 如果用户在第 9 个时钟的下降沿到来之前读取了 SSPBUF 的内容，使得 BF 位被清零，那么 CKP 位就不会被清零，也不会发生时钟延长。

2: 不管 BF 位的状态如何，CKP 位都可以用软件置 1。为避免溢出，在下一个接收序列开始之前，用户要注意在 ISR 中清零 BF 位。

18.4.4.2 10 位从接收模式（SEN = 1）的时钟延长

在 10 位从接收模式下，在地址序列中会自动发生时钟延长，但是 CKP 位不会被清零。在这期间，如果 UA 位在第 9 个时钟之后置 1，将启动时钟延长。UA 位在接收到 10 位地址的高字节后被置 1，然后接收 10 位地址的第二个字节并清零 R/W 位。在更新 SSPADD 时释放时钟线。如同 7 位模式一样，在每个数据接收序列中均会发生时钟延长。

注: 如果用户在第 9 个时钟的下降沿出现之前查询 UA 位，并通过更新 SSPADD 寄存器清零 UA 位，而且在此之前用户没有读取 SSPBUF 寄存器使 BF 位清零，则 CKP 位的电平仍然不会被拉低。基于 BF 位状态的时钟延长仅在数据序列中出现，不会出现在地址序列中。

18.4.4.3 7 位从发送模式的时钟延长

如果 BF 位被清零，7 位从发送模式将通过在第 9 个时钟的下降沿出现后清零 CKP 位来实现时钟延长。上述情形与 SEN 位的状态无关。

用户的 ISR 必须先将 CKP 位置 1 才可以继续发送。在保持 SCL 线为低电平期间，用户在主器件发起另一个发送序列之前，将有时间执行 ISR 并装入 SSPBUF 的内容（见图 18-10）。

- 注 1:** 如果用户在第 9 个时钟的下降沿之前就装入 SSPBUF 的内容，使得 BF 位置 1，那么 CKP 位就不会被清零，也不会发生时钟延长。

2: 不管 BF 位的状态如何，CKP 位都可以用软件置 1。

18.4.4.4 10 位从发送模式的时钟延长

在 10 位从发送模式下，在前两个地址序列中由 UA 位的状态来控制时钟延长，正如同 10 位从接收模式一样。头两个地址后跟着第三个地址序列，该地址序列包含 10 位地址的高位和被置为 1 的 R/W 位。在执行完第三个地址序列后，UA 位不置 1，此时模块配置为发送模式，由 BF 标志位控制时钟延长，正如 7 位从发送模式一样（见图 18-13）。

18.4.4.5 时钟同步和 CKP 位

当 CKP 位被清零时，SCL 输出被强制为 0。然而，将 CKP 位清零不会将 SCL 输出拉为低电平，除非已经采样到 SCL 输出为低电平。因此，CKP 位不会将 SCL 线拉为低电平，除非外部 I²C 主器件将 SCL 线拉低。SCL

输出将保持低电平，直到 CKP 位置 1 且 I²C 总线上的所有其他器件将 SCL 电平拉高为止。这可以确保对 CKP 位的写操作不会违反 SCL 的最短高电平时间要求（见图 18-14）。

图 18-14: 时钟同步时序




图 18-15: I²C™ 从模式接收时序 (SEN = 1, 7 位寻址)





图 18-16: I²C™ 从模式接收时序 (SEN = 1, 10 位寻址)



PIC18F87J72 系列

18.4.5 广播呼叫地址支持

在 I²C 总线的寻址过程中，通常由启动条件后的第一个字节决定主器件将寻址哪个从器件。但广播呼叫地址例外，它能寻址所有器件。当使用这个地址时，理论上所有的器件都应该发送一个应答信号来响应。

广播呼叫地址是 I²C 协议为特定目的保留的 8 个地址之一。它由全 0 组成，且 R/W = 0。


当使能广播呼叫使能位（GCEN）（SSPCON2<7> 置 1）时，即可识别广播呼叫地址。检测到启动位后，8 位数据会被移入 SSPSR，同时将该地址与 SSPADD 进行比较。它还会与广播呼叫地址进行比较并用硬件设定。

如果与广播呼叫地址匹配，SSPSR 的值将被传输到 SSPBUF，BF 标志位（第 8 位）置 1，并且 SSPIF 中断标志位在第 9 位（ACK 位）的下降沿置 1。

当中断得到响应时，可以通过读取 SSPBUF 的内容来检查中断源。该值可用于判断是特定器件的地址还是一个广播呼叫地址。

在 10 位模式下，需要更新 SSPADD 用来匹配地址的后半部分，同时 UA 位（SSPSTAT<1>）置 1。如果 GCEN 位置 1 时采样到广播呼叫地址，同时从器件被配置为 10 位寻址模式，则不再需要地址的后半部分，也不会将 UA 位置 1，从器件将在应答后开始接收数据（图 18-17）。

图 18-17: 从模式广播呼叫地址序列（7 位或 10 位寻址模式）



18.4.6 主模式

通过将 SSPCON1 中的相应 SSPM 位置 1 和清零，同时将 SSPEN 位置 1，可以使能主模式。在主模式下，SCL 和 SDA 线由 MSSP 硬件控制。

主模式通过在检测到启动条件和停止条件时产生中断来工作。停止 (P) 位和启动 (S) 位在复位或禁止 MSSP 模块时清零。当 P 位置 1 时, 可以取得 I²C 总线的控制权; 或者, 总线处于空闲状态, S 位和 P 位都清零。

在固件控制的主模式下，用户代码根据启动位和停止位条件执行所有的 I²C 总线操作。

一旦使能主模式，用户即可选择以下 6 项操作。


1. 在 SDA 和 SCL 上发出一个启动条件。
2. 在 SDA 和 SCL 上发出一个重复启动条件。
3. 写入 SSPBUF 寄存器，启动数据 / 地址的发送。
4. 配置 I²C 端口用于接收数据。
5. 在接收数据字节末尾产生应答信号。
6. 在 SDA 和 SCL 上产生一个停止条件。

注: 当配置为 I²C 主模式时, MSSP 模块不允许事件排队。例如, 在启动条件结束前, 不允许用户立即写 SSPBUF 寄存器以启动传输。在这种情况下, 将不会执行写 SSPBUF, WCOL 位将被置 1, 这表明没有发生对 SSPBUF 的写操作。

以下事件会使 MSSP 中断标志位 SSPIF 置 1（如果允许 MSSP 中断，则产生中断）：

- 启动条件
- 停止条件
- 数据传输字节发送 / 接收
- 应答发送
- 重复启动

图 18-18: MSSP 框图 (I²C™ 主模式)



18.4.6.1 I²C 主模式工作原理

主器件产生所有的串行时钟脉冲、启动条件和停止条件。以停止条件或重复启动条件结束传输过程。因为重复启动条件也是下一次串行传输的开始，因此 I²C 总线不会被释放。

在主发送器模式下，串行数据通过 SDA 输出，而串行时钟由 SCL 输出。发送的第一个字节包括作为接收方的从器件地址（7 位）和读/写（R/W）位。在这种情况下，R/W 位将为逻辑 0。一次发送 8 位串行数据。每发送一个字节，会收到一个应答位。输出启动条件和停止条件，表明串行传输的开始和结束。

在主接收模式下，发送的第一个字节包括作为发送方的从器件地址（7 位）和 R/W 位。在这种情况下，R/W 将为逻辑 1。因此，发送的第一个字节是一个 7 位从器件地址，后面跟 1 表示接收。串行数据通过 SDA 接收，而串行时钟由 SCL 输出。一次接收 8 位串行数据。每接收到一个字节，都会发送一个应答位。启动条件和停止条件表明发送的开始和结束。

在 I²C 模式下，将使用 SPI 工作模式中使用的波特率发生器将 SCL 时钟频率设置为 100 kHz、400 kHz 或 1 MHz。更多详细信息，请参见第 18.4.7 节“波特率”。

下面是一个典型的发送序列：

1. 用户通过将启动使能位 SEN（SSPCON2<0>）置 1，产生启动条件。
2. SSPIF 置 1。在进行任何其他操作前，MSSP 模块将等待所需的启动时间。
3. 用户将从器件地址装入 SSPBUF 进行发送。
4. 器件地址从 SDA 引脚移出，直到发送完所有 8 位地址数据。
5. MSSP 模块移入来自从器件的 ACK 位，并将它的值写入 SSPCON2 寄存器（SSPCON2<6>）。
6. MSSP 模块在第 9 个时钟周期的末尾将 SSPIF 置 1，产生一个中断。
7. 用户将 8 位数据装入 SSPBUF。
8. 数据从 SDA 引脚移出，直到发送完所有 8 位数据。
9. MSSP 模块移入来自从器件的 ACK 位，并将它的值写入 SSPCON2 寄存器（SSPCON2<6>）。
10. MSSP 模块在第 9 个时钟周期的末尾将 SSPIF 置 1，产生一个中断。
11. 用户通过将停止使能位 PEN（SSPCON2<2>）置 1，产生停止条件。
12. 一旦停止条件完成，将产生一个中断。

18.4.7 波特率

在 I²C 主模式下，波特率发生器（Baud Rate Generator, BRG）的重载值存放在 SSPADD 寄存器的低 7 位（图 18-19）。当发生对 SSPBUF 的写操作时，波特率发生器将自动开始计数。BRG 会递减计数至 0，然后停止直到再次发生重载。BRG 计数器会在每个指令周期（Tcy）中的 Q2 和 Q4 时钟周期上进行两次递减计数。在 I²C 主模式下，会自动重载 BRG。

如果指定操作完成（即，在传输的最后一个数据位后面跟着 ACK），内部时钟将自动停止计数，SCL 引脚将保持在其最后的状态。

表 18-3 给出了不同的指令周期下的时钟频率以及装入 SSPADD 的 BRG 值。

注： 不支持 BRG 值为 00h。

18.4.7.1 功耗管理模式下的波特率发生

当器件工作在任何一种功耗管理模式时，BRG 的时钟源可能会改变频率甚至停止，这取决于模式和所选的时钟源。从辅助时钟或内部振荡器切换到运行或空闲模式很可能会改变 BRG 的时钟速率。在休眠模式下，BRG 根本不会有时钟源。

图 18-19: 波特率发生器框图




表 18-3: 使用 BRG 的 I²C™ 时钟频率

Fcy	Fcy * 2	BRG 值	Fscl (两次 BRG 计满返回)
16 MHz	32 MHz	03h	1 MHz ⁽¹⁾
10 MHz	20 MHz	18h	400 kHz ⁽²⁾
10 MHz	20 MHz	1Fh	312.5 kHz
10 MHz	20 MHz	63h	100 kHz
4 MHz	8 MHz	09h	400 kHz ⁽²⁾
4 MHz	8 MHz	0Ch	308 kHz
4 MHz	8 MHz	27h	100 kHz
1 MHz	2 MHz	02h	333 kHz ⁽²⁾
1 MHz	2 MHz	09h	100 kHz


- 注 1: 要使 I²C 总线在该速度下工作，Fosc 必须至少为 16 MHz。
- 2: 虽然 I²C™ 接口各方面都不符合 400 kHz I²C 规范（该规范适用于大于 100 kHz 的频率），但在需要较高频率的应用场合可以慎重使用。

18.4.7.2 时钟仲裁

如果在任何接收、发送或重复启动 / 停止条件期间，主器件拉高了 SCL 引脚（允许 SCL 引脚悬空为高电平），就会发生时钟仲裁。当允许 SCL 引脚悬空为高电平时，波特率发生器（BRG）暂停计数，直到 SCL 引脚被实

际采样到高电平为止。当 SCL 引脚采样为高电平时，波特率发生器重新装入 SSPADD<6:0> 的内容并开始计数。这可以保证当外部器件将时钟拉低时，SCL 在至少一个BRG计满返回计数周期内保持高电平（图18-20）。

图 18-20: 带有时钟仲裁的波特率发生器时序



18.4.8 I²C 主模式启动条件时序

要发出启动条件，用户应将启动条件使能位 SEN (SSPCON2<0>)置1。当 SDA 和 SCL 引脚采样为高电平时，波特率发生器重新装入 SSPADD<6:0> 的内容并开始计数。如果波特率发生器发生超时 (TBRG) 时，SCL 和 SDA 都采样为高电平，则 SDA 引脚被驱动为低电平。当 SCL 为高电平时，将 SDA 驱动为低电平将产生启动条件，并使 S 位 (SSPSTAT<3>)置1。随后波特率发生器重新装入 SSPADD<6:0> 的内容并恢复计数。当波特率发生器超时 (TBRG) 时，SEN 位 (SSPCON2<0>)将自动被硬件清零，波特率发生器暂停工作，SDA 线保持低电平，启动条件结束。


注: 如果在启动条件开始时, SDA 和 SCL 引脚已经采样为低电平, 或者在启动条件期间, SCL 在 SDA 线被驱动为低电平之前已经采样为低电平, 则会发生总线冲突。总线冲突中断标志位 BCLIF 置 1, 启动条件中止, I²C 模块复位到空闲状态。

18.4.8.1 WCOL 状态标志

如果用户在启动序列过程中写 SSPBUF，则 WCOL 被置 1，同时缓冲区内容不变（写操作无效）。

注: 由于不允许事件排队, 在启动条件结束之前, 不能写 SSPCON2 的低 5 位。

图 18-21: 第一个启动位时序



18.4.9 I²C 主模式重复启动条件时序

将 RSEN 位 (SSPCON2<1>) 编程为高电平, 并且 I²C 逻辑模块处于空闲状态时, 就会产生重复启动条件。当 RSEN 位置 1 时, SCL 引脚被拉为低电平。当 SCL 引脚采样为低电平时, 波特率发生器装入 SSPADD<6:0> 的内容并开始计数。在该波特率发生器计数周期 (TBRG) 内 SDA 引脚被释放 (被拉高)。当波特率发生器超时, 如果 SDA 采样为高电平, SCL 引脚将被拉高。当 SCL 被采样为高电平时, 波特率发生器重新装入 SSPADD<6:0> 的内容并开始计数。SDA 和 SCL 必须在一个计数周期 TBRG 内采样为高电平。接下来, 在一个 TBRG 中, 将 SDA 引脚驱动为低电平 (SDA = 0), 同时 SCL 保持高电平。然后 RSEN 位 (SSPCON2<1>) 将自动清零, 这次波特率发生器不会重载, SDA 引脚保持低电平。一旦在 SDA 和 SCL 引脚上检测到启动条件, S 位 (SSPSTAT<3>) 将被置 1。直到波特率发生器发生超时后, SSPIF 位才会置 1。

- 注 1: 有任何其他事件在进行时, 编程设置 RSEN 无效。
- 2: 在重复启动条件期间, 以下事件将会导致总线冲突发生:
 - 当 SCL 由低电平变为高电平时, SDA 采样为低电平。
 - 在 SDA 被置为低电平之前, SCL 变为低电平。这表明另一个主器件正试图发送一个数据 1。


一旦 SSPIF 位被置 1, 用户便可以在 7 位地址模式下将 7 位地址, 或者在 10 位地址模式下将默认的第一个地址字节写入 SSPBUF。在发送完第一个 8 位数据并接收到一个 ACK 后, 用户可以发送另外 8 位地址 (10 位模式) 或 8 位数据 (7 位模式)。

18.4.9.1 WCOL 状态标志

如果用户在重复启动序列过程中写 SSPBUF, 则 WCOL 被置 1, 同时缓冲区内容不变 (写操作无效)。

- 注: 由于不允许事件排队, 在重复启动条件结束之前, 不能写 SSPCON2 的低 5 位。

图 18-22: 重复启动条件波形图



18.4.10 I²C 主模式发送

发送一个数据字节、一个 7 位地址或一个 10 位地址的一半，都是通过写一个值到 SSPBUF 寄存器来实现的。该操作将使缓冲区满位 BF 置 1，波特率发生器开始计数，同时开始下一次发送。在 SCL 的下降沿有效后（见数据保持时间规范参数 106），地址 / 数据的每一位被移出至 SDA 引脚。在一个波特率发生器计满返回计数周期（TBRG）内，SCL 保持低电平。数据应该在 SCL 释放为高电平前保持有效（见数据建立时间规范参数 107）。当 SCL 引脚释放为高电平时，它将在一个 TBRG 内保持高电平状态。在此期间以及 SCL 的下一个下降沿之后的一段时间内，SDA 引脚上的数据必须保持稳定。在第 8 位数据被移出（第 8 个时钟的下降沿）之后，BF 标志位被清零，同时主器件释放 SDA。此时如果发生地址匹配或是数据被正确接收，被寻址的从器件将在第 9 个时钟周期发出一个 ACK 位作为响应。ACK 的状态在第 9 个时钟周期的下降沿写入 ACKDT 位。主器件接收到应答之后，应答状态位 ACKSTAT 会被清零。如果未收到应答，则该位被置 1。第 9 个时钟之后，SSPIF 位会置 1，主时钟（波特率发生器）暂停，直到下一个数据字节装入 SSPBUF，SCL 保持低电平，SDA 保持不变（图 18-23）。

在写 SSPBUF 之后，地址的每一位在 SCL 的下降沿被移出，直到所有 7 个地址位和 R/W 位都被移出。在第 8 个时钟的下降沿，主器件将 SDA 引脚拉为高电平，以允许从器件发出一个应答响应。在第 9 个时钟的下降沿，主器件通过采样 SDA 引脚来判断地址是否被从器件识别。ACK 位的状态被装入 ACKSTAT 状态位（SSPCON2<6>）。在发送地址的第 9 个时钟下降沿之后，SSPIF 置 1，BF 标志位清零，波特率发生器关闭直到下一次写 SSPBUF，且 SCL 保持低电平，允许 SDA 悬空。

18.4.10.1 BF 状态标志

在发送模式下，BF 位（SSPSTAT<0>）在 CPU 写 SSPBUF 时置 1，在所有 8 位数据移出后清零。

18.4.10.2 WCOL 状态标志

如果用户在发送过程中（即，SSPSR 仍在移出数据字节时）写 SSPBUF，则 WCOL 被置 1，并且在写 SSPBUF 之后的 2 个 Tcy 内缓冲区内内容不变（写操作无效）。如果在 2 个 Tcy 内 SSPBUF 被重新写入，则 WCOL 位被置 1 并且 SSPBUF 被更新。这可能导致传输被破坏。

用户应在每次写 SSPBUF 后检查 WCOL 是否清零，以确保传输正确。在所有情况下，WCOL 都必须用软件清零。

18.4.10.3 ACKSTAT 状态标志

在发送模式下，当从器件已发送应答响应（ $\overline{\text{ACK}} = 0$ ）时，ACKSTAT 位（SSPCON2<6>）清零；当从器件没有应答（ACK = 1）时，该位置 1。从器件在识别出其地址（包括广播呼叫地址）或正确接收数据后，会发送一个应答。

18.4.11 I²C 主模式接收

通过编程接收使能位 RCEN（SSPCON2<3>）使能主模式接收。

注： 将 RCEN 位置 1 前，MSSP 模块必须处于空闲状态，否则对 RCEN 位置 1 将无效。

波特率发生器开始计数，每次计满返回时，SCL 引脚的状态发生改变（由高变低或由低变高），数据被移入 SSPSR。第 8 个时钟的下降沿之后，接收使能标志位自动清零，SSPSR 的内容装入 SSPBUF，BF 标志位置 1，SSPIF 标志位置 1，波特率发生器暂停计数，且 SCL 保持为低电平。此时 MSSP 处于空闲状态，等待下一条命令。当 CPU 读缓冲区时，BF 标志位将自动清零。通过将应答序列使能位 ACKEN（SSPCON2<4>）置 1，用户可以在接收结束时发送应答位。

18.4.11.1 BF 状态标志

在接收操作中，将地址或数据字节从 SSPSR 装入 SSPBUF 时，BF 位置 1。在读 SSPBUF 寄存器时将其清零。

18.4.11.2 SSPOV 状态标志

在接收操作中，当 SSPSR 接收到 8 位数据时，SSPOV 位置 1，BF 标志位已经在上一次接收时置 1。

18.4.11.3 WCOL 状态标志

如果用户在接收过程中（即，SSPSR 仍在移入数据字节时）写 SSPBUF，则 WCOL 位被置 1，同时缓冲区内内容不变（写操作无效）。

图 18-23: I²C™ 主模式发送波形图 (7 位或 10 位寻址)





图 18-24: I²C™ 主模式接收波形图 (7 位寻址)



18.4.12 应答序列时序

将应答序列使能位 **ACKEN** (**SSPCON2<4>**) 置 1 即可使能应答序列。当该位被置 1 时, **SCL** 引脚被拉低, 应答数据位的内容输出到 **SDA** 引脚上。如果用户希望产生一个应答, 则应该将 **ACKDT** 位清零。否则, 用户要在应答序列开始前将 **ACKDT** 位置 1。然后波特率发生器进行一个计满返回周期 (**TBRG**) 的计数, 随后 **SCL** 引脚电平被拉高。当 **SCL** 引脚采样为高电平 (时钟仲裁) 时, 波特率发生器再进行一个 **TBRG** 周期的计数。然后 **SCL** 引脚被拉低。随后 **ACKEN** 位自动清零, 波特率发生器关闭, **MSSP** 模块进入空闲模式 (图 18-25)。

18.4.12.1 WCOL 状态标志

如果用户在应答序列进行过程中写 **SSPBUF**, 则 **WCOL** 被置 1, 同时缓冲区内容不变 (写操作无效)。

18.4.13 停止条件时序

如果将停止序列使能位 **PEN** (**SSPCON2<2>**) 置 1, 则在接收 / 发送结束时, **SDA** 引脚上将产生停止位。在接收 / 发送结束时, **SCL** 引脚在第 9 个时钟的下降沿后保持低电平。当 **PEN** 位置 1 时, 主器件将 **SDA** 线置为低电平。当 **SDA** 线采样为低电平时, 波特率发生器被重载并递减计数至 0。当波特率发生器发生超时, **SCL** 引脚被拉为高电平, 在一个 **TBRG** (波特率发生器计满返回周期) 之后, **SDA** 引脚将被拉高。当 **SDA** 引脚采样为高电平且 **SCL** 也是高电平时, **P** 位 (**SSPSTAT<4>**) 置 1。另一个 **TBRG** 之后, **PEN** 位被清零, 同时 **SSPIF** 位被置 1 (图 18-26)。

18.4.13.1 WCOL 状态标志

如果用户在停止序列进行过程中写 **SSPBUF**, 则 **WCOL** 位被置 1, 同时缓冲区内容不变 (写操作无效)。

图 18-25: 应答序列波形图





图 18-26: 停止条件接收或发送模式



18.4.14 休眠模式下的操作

在休眠模式下，I²C 模块能够接收地址或数据，并且当地址匹配或字节传输完成时，如果允许 MSSP 中断，将唤醒处理器。

18.4.15 复位的影响

复位会禁止 MSSP 模块并终止当前的数据传输。

18.4.16 多主器件模式

在多主器件模式下，在检测到启动和停止条件时将产生中断，这可用于判断总线是否空闲。停止（P）位和启动（S）位在复位或禁止 MSSP 模块时清零。当 P 位（SSPSTAT<4>）置 1 时，可以取得 I²C 总线的控制权；或者，总线处于空闲状态，S 位和 P 位都清零。当总线忙时，当发生停止条件时，将产生 MSSP 中断。

在多主器件操作中，必须监视 SDA 线来进行仲裁，以查看信号电平是否为期望的输出电平。此操作由硬件实现，其结果保存在 BCLIF 位中。

可能导致仲裁失败的情况是：

- 地址传输
- 数据传输
- 启动条件
- 重复启动条件
- 应答条件

18.4.17 多主器件通信、总线冲突和总线仲裁

多主器件模式是通过总线仲裁来支持的。当主器件将地址/数据位输出到 SDA 引脚时，如果一个主器件在 SDA 上输出 1（将 SDA 引脚悬空为高电平），而另一个主器件输出 0，就会发生总线仲裁。如果 SDA 引脚上期望的数据是 1，而实际采样到的数据是 0，则发生了总线冲突。主器件会将总线冲突中断标志位 BCLIF 置 1，并将 I²C 端口复位到空闲状态（图 18-27）。

如果在发送过程中发生总线冲突，则发送操作停止，BF 标志位被清零，SDA 和 SCL 线被拉高，并且可写入 SSPBUF。当执行完总线冲突中断服务程序时，如果 I²C 总线空闲，用户可通过发出启动条件恢复通信。


如果在启动、重复启动、停止或应答条件进行过程中发生总线冲突，则条件被中止，SDA 和 SCL 线被拉高，SSPCON2 寄存器中的对应控制位清零。在执行完总线冲突中断服务程序后，如果 I²C 总线空闲，用户可通过发出启动条件恢复通信。

主器件将继续监视 SDA 和 SCL 引脚。一旦出现停止条件，SSPIF 位将被置 1。

发生总线冲突时无论发送的进度如何，写入 SSPBUF 都会从第一个数据位开始发送数据。

在多主器件模式下，通过在检测到启动条件和停止条件时产生中断可以确定总线何时空闲。当 SSPSTAT 寄存器中的 P 位置 1 时，可以取得 I²C 总线的控制权；或者，总线处于空闲状态，S 位和 P 位都清零。

图 18-27: 发送和应答时的总线冲突时序



18.4.17.1 启动条件期间的总线冲突

启动条件期间，以下事件将导致总线冲突：

- a) 在启动条件开始时，SDA 或 SCL 被采样为低电平（图 18-28）。
- b) SDA 被拉低之前，SCL 采样为低电平（图 18-29）。

在启动条件期间，SDA 和 SCL 引脚都会被监视。
如果 SDA 引脚已经是低电平，或 SCL 引脚已经是低电平，则：

- 中止启动条件，
- BCLIF 标志位置 1，并且
- MSSP 模块复位为空闲状态（图 18-28）。

启动条件从 SDA 和 SCL 引脚被拉高开始。当 SDA 引脚采样为高电平时，波特率发生器装入 SSPADD<6:0> 的内容并递减计数至 0。如果在 SDA 为高电平时，SCL 引脚采样为低电平，则发生总线冲突，因为这表示另一个主器件在启动条件期间试图驱动一个数据 1。

如果 SDA 引脚在该计数周期内采样为低电平，则 BRG 复位，同时 SDA 线保持原值（图 18-30）。但是，如果 SDA 引脚采样为 1，则在 BRG 计数结束时该引脚将被置为低电平。接着，波特率发生器被重载并递减计数至 0。在此期间，如果 SCL 引脚采样到 0，则不会发生总线冲突。在 BRG 计数结束时，SCL 引脚被拉为低电平。

注： 在启动条件期间不太可能发生总线冲突，因为两个总线主器件不可能精确地在同一时刻发出启动条件。因此一个主器件将总是先于另一个主器件将 SDA 拉低。但是上述情况不会引起总线冲突，因为两个主器件一定会对启动条件后的第一个地址进行仲裁。如果地址是相同的，必须继续对数据部分、重复启动条件或停止条件进行仲裁。

图 18-28: 启动条件期间的总线冲突（仅用于 SDA）




图 18-29: 启动条件期间的总线冲突 (SCL = 0)





图 18-30: 启动条件期间由 SDA 仲裁引起的 BRG 复位



18.4.17.2 重复启动条件期间的总线冲突

在以下情况中，重复启动条件期间会发生总线冲突：

- a) 在 SCL 由低电平变为高电平期间，在 SDA 上采样到低电平。
- b) 在 SDA 被拉为低电平之前，SCL 变为低电平，表示另一个主器件正试图发送一个数据 1。

当用户拉高 SDA 并允许该引脚悬空时，BRG 装入 SSPADD<6:0> 的内容并递减计数至 0。接着 SCL 引脚被拉高，当 SCL 引脚采样到高电平时，对 SDA 引脚进行采样。

如果 SDA 为低电平，则已发生了总线冲突（即，另一个主器件正试图发送一个数据 0，见图 18-31）。如果 SDA 被采样到高电平，则 BRG 被重载并开始计数。如果 SDA 在 BRG 超时之前从高电平变为低电平，则不会发生总线冲突，因为两个主器件不可能精确地在同一时刻将 SDA 拉低。

如果 SCL 在 BRG 超时之前从高电平变为低电平，且 SDA 尚未被拉低，那么将发生总线冲突。在此情况下，另一个主器件在重复启动条件期间正试图发送一个数据 1（见图 18-32）。

如果在 BRG 超时结束时 SCL 和 SDA 都仍然是高电平，则 SDA 引脚被拉低，BRG 被重载并开始计数。在计数结束时，不管 SCL 引脚的状态如何，SCL 引脚都被拉低，重复启动条件结束。

图 18-31: 重复启动条件期间的总线冲突（情形 1）





图 18-32: 重复启动条件期间的总线冲突（情形 2）



18.4.17.3 停止条件期间的总线冲突

以下事件会导致停止条件期间发生总线冲突:

- SDA 已被拉高并允许悬空为高电平之后，SDA 在 BRG 超时后被采样到低电平。
- SCL 引脚被拉高之后，SCL 在 SDA 变成高电平之前被采样到低电平。

停止条件从 SDA 被置为低电平开始。当 SDA 采样为低电平时, SCL 引脚被允许悬空。当 SDA 被采样到高电平 (时钟仲裁) 时, 波特率发生器装入 SSPADD<6:0> 的内容并递减计数至 0。BRG 超时后, SDA 被采样。如果 SDA 采样为低电平, 则已发生总线冲突。这是因为另一个主器件正试图发送一个数据 0 (图 18-33)。如果 SCL 引脚在允许 SDA 悬空为高电平前被采样到低电平, 也会发生总线冲突。这是另一个主器件正试图发送一个数据 0 的另外一种情况 (图 18-34)。

图 18-33: 停止条件期间的总线冲突（情形 1）





图 18-34: 停止条件期间的总线冲突（情形 2）



PIC18F87J72 系列

表 18-4: 与 I²C™ 操作相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
PIR2	OSCFIF	CMIF	—	—	BCLIF	LVDIF	TMR3IF	—	52
PIE2	OSCFIE	CMIE	—	—	BCLIE	LVDIE	TMR3IE	—	52
IPR2	OSCFIP	CMIP	—	—	BCLIP	LVDIP	TMR3IP	—	52
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	52
SSPBUF	MSSP 接收缓冲 / 发送寄存器								50
SSPADD	MSSP 地址寄存器 (I ² C™ 从模式), MSSP 波特率重载寄存器 (I ² C 主模式)								50
SSPCON1	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	50
SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	50
	GCEN	ACKSTAT	ADMSK5 ⁽¹⁾	ADMSK4 ⁽¹⁾	ADMSK3 ⁽¹⁾	ADMSK2 ⁽¹⁾	ADMSK1 ⁽¹⁾	SEN	
SSPSTAT	SMP	CKE	D/A	P	S	R/W	UA	BF	50

图注: — = 未实现, 读为 0。I²C™ 模式下的 MSSP 模块不使用阴影单元。

注 1: 仅在 I²C 从模式操作中使用的备用位定义。

19.0 增强型通用同步 / 异步收发器 (EUSART)

PIC18F87J72 系列器件有三个串行 I/O 模块：一个是在上一章中讨论过的 MSSP 模块，另外还有两个通用同步 / 异步收发器 (Universal Synchronous Asynchronous Receiver Transmitter, USART) 模块。(通常，USART 也称为“串行通信接口”或 SCI。) 可以将 USART 配置为能与 CRT 终端和个人计算机等外设通信的全双工异步系统。也可以将它配置为能与 A/D 或 D/A 集成电路和串行 EEPROM 等外设通信的半双工同步系统。

USART 模块在这些器件中有两种不同的实现方式：一种是这里讨论的增强型 USART (EUSART)，另一种是下一章中要讨论的可寻址 USART (AUSART)。对于本系列器件，USART1 指的是 EUSART，而 USART2 指的是 AUSART。

EUSART 和 AUSART 模块实现了相同的串行通信核心功能，它们的基本操作也大致相同。EUSART 模块还提供了其他特性，包括自动波特率检测和校准、接收到同步间隔字符时自动唤醒和 12 位间隔字符发送。因为具有这些特性，使其成为局域网总线 (LIN/J2602 总线) 系统的理想选择。

EUSART 可配置为以下几种工作模式：

- 异步模式 (全双工)：
 - 接收到字符时自动唤醒
 - 自动波特率校准
 - 12 位间隔字符发送
- 同步——主模式 (半双工)，时钟极性可选
- 异步——从模式 (半双工)，时钟极性可选

EUSART 的引脚与 PORTC (RC6/TX1/CK1/SEG27 和 RC7/RX1/DT1/SEG28) 的功能复用。要将这些引脚配置为 EUSART：

- SPEN 位 (RCSTA1<7>) 必须置 1 (= 1)
- TRISC<7> 位必须置 1 (= 1)
- TRISC<6> 位必须置 1 (= 1)

注： EUSART 控制根据需要会自动将引脚从输入重新配置为输出。

TX1 输出引脚的驱动器也可以有选择地配置为漏极开路输出。此功能使得可以通过外部上拉电阻将引脚上的电平上拉至较高电平，这使输出无需额外的电平转换器就可以与外部电路进行通信。

漏极开路输出选项由 U1OD 位 (LATG<6>) 控制。可通过将该位置 1 将引脚配置为漏极开路操作。

19.1 控制寄存器

增强型 USART 模块的操作由以下 3 个寄存器控制：

- 发送状态和控制寄存器 1 (TXSTA1)
- 接收状态和控制寄存器 1 (RCSTA1)
- 波特率控制寄存器 1 (BAUDCON1)

这些寄存器如寄存器 19-1、寄存器 19-2 和寄存器 19-3 中所述。

PIC18F87J72 系列

寄存器 19-1: TXSTA1: EUSART 发送状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-1	R/W-0
CSRC	TX9	TXEN ⁽¹⁾	SYNC	SENDB	BRGH	TRMT	TX9D
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7

CSRC: 时钟源选择位

异步模式:

无关位。

同步模式:

1 = 主模式 (时钟由内部 BRG 产生)

0 = 从模式 (时钟来自外部时钟源)
- bit 6

TX9: 9 位发送使能位

1 = 选择 9 位发送

0 = 选择 8 位发送
- bit 5

TXEN: 发送使能位 ⁽¹⁾

1 = 使能发送

0 = 禁止发送
- bit 4

SYNC: EUSART 模式选择位

1 = 同步模式

0 = 异步模式
- bit 3

SENDB: 发送间隔字符位

异步模式:

1 = 在下一次发送时发送同步间隔字符 (完成时由硬件清零)

0 = 同步间隔字符发送完成

同步模式:

无关位。
- bit 2

BRGH: 高波特率选择位

异步模式:

1 = 高速

0 = 低速

同步模式:

在此模式下未使用。
- bit 1

TRMT: 发送移位寄存器状态位

1 = TSR 空

0 = TSR 满
- bit 0

TX9D: 发送数据的第 9 位

可以是地址 / 数据位或奇偶校验位。

注 1: 在同步模式下, SREN/CREN 可改写 TXEN。

寄存器 19-2: RCSTA1: EUSART 接收状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-0	R-0	R-x
SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

- bit 7 **SPEN:** 串口使能位
 1 = 使能串口
 0 = 禁止串口 (保持在复位状态)
- bit 6 **RX9:** 9 位接收使能位
 1 = 选择 9 位接收
 0 = 选择 8 位接收
- bit 5 **SREN:** 单字节接收使能位
 异步模式:
 无关位。
 同步主模式:
 1 = 使能单字节接收
 0 = 禁止单字节接收
 该位在接收完成后清零。
 同步从模式:
 无关位。
- bit 4 **CREN:** 连续接收使能位
 异步模式:
 1 = 使能接收器
 0 = 禁止接收器
 同步模式:
 1 = 使能连续接收, 直到使能位 CREN 清零 (CREN 的优先级高于 SREN)
 0 = 禁止连续接收
- bit 3 **ADDEN:** 地址检测使能位
 9 位异步模式 (RX9 = 1):
 1 = 当 RSR<8> 置 1 时, 使能地址检测, 允许中断并装入接收缓冲区
 0 = 禁止地址检测、接收所有字节并且第 9 位可作为奇偶校验位
 9 位异步模式 (RX9 = 0):
 无关位。
- bit 2 **FERR:** 帧错误位
 1 = 帧错误 (可以通过读 RCREG1 寄存器清零该位并接收下一个有效字节)
 0 = 无帧错误
- bit 1 **OERR:** 溢出错误位
 1 = 溢出错误 (可以通过清零 CREN 位来清零该位)
 0 = 无溢出错误
- bit 0 **RX9D:** 接收数据的第 9 位
 该位可以是地址 / 数据位或奇偶校验位, 并且必须由用户固件计算得到。

PIC18F87J72 系列

寄存器 19-3: BAUDCON1: 波特率控制寄存器 1

R/W-0	R-1	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	ABDOVF: 自动波特率采集计满返回状态位 1 = 在自动波特率检测模式下发生了 BRG 计满返回（必须用软件清零） 0 = 没有发生 BRG 计满返回
bit 6	RCMT: 接收操作空闲状态位 1 = 接收操作处于空闲状态 0 = 接收操作处于活动状态
bit 5	RXDTP: 接收数据极性选择位（仅限异步模式） 1 = RXx 数据反相 0 = RXx 数据未反相
bit 4	TXCKP: 时钟和数据极性选择位 <u>异步模式:</u> 1 = 发送的空闲状态为低电平 0 = 发送的空闲状态为高电平 <u>同步模式:</u> 1 = CKx 时钟的空闲状态为高电平 0 = CKx 时钟的空闲状态为低电平
bit 3	BRG16: 16 位波特率寄存器使能位 1 = 16 位波特率发生器——SPBRGH1 和 SPBRG1 0 = 8 位波特率发生器——仅 SPBRG1（兼容模式），SPBRGH1 的值被忽略
bit 2	未实现: 读为 0
bit 1	WUE: 唤醒使能位 <u>异步模式:</u> 1 = EUSART 将继续采样 RX1 引脚——在出现下降沿时产生中断；在之后的上升沿由硬件清零该位 0 = 未监视 RX1 引脚或检测到了上升沿 <u>同步模式:</u> 在此模式下未使用。
bit 0	ABDEN: 自动波特率检测使能位 <u>异步模式:</u> 1 = 使能对下一个字符的波特率测量。需要接收同步字段（55h）；完成时由硬件清零。 0 = 禁止波特率测量或测量已完成 <u>同步模式:</u> 在此模式下未使用。

19.2 EUSART 波特率发生器 (BRG)

BRG 是一个专用的 8 位或 16 位发生器，支持 EUSART 的异步和同步模式。默认情况下，BRG 工作在 8 位模式下；可通过将 BRG16 位 (BAUDCON1<3>) 置 1 选择 16 位模式。

SPBRGH1:SPBRG1 寄存器对控制自由运行定时器的周期。在异步模式下，BRGH (TXSTA1<2>) 和 BRG16 (BAUDCON1<3>) 位也用于控制波特率。在同步模式下，BRGH 位被忽略。表 19-1 给出了不同 EUSART 模式下波特率的计算公式，仅适用于主模式（内部生成的时钟）。

给出目标波特率和 Fosc 值，就可以使用表 19-1 中的公式计算 SPBRGH1:SPBRG1 寄存器的最近似整数值。这样就可以确定波特率误差。例 19-1 给出了一个计算示例。表 19-2 给出了不同异步模式下典型的波特率和误差

值。使用高波特率 (BRGH = 1) 或 16 位 BRG 有助于降低波特率误差，或者在快速振荡器频率下取得较缓慢的波特率。

将新值写入 SPBRGH1:SPBRG1 寄存器会导致 BRG 定时器复位（或清零）。这可以确保 BRG 无需等待定时器溢出就可以输出新的波特率。在同步模式下，不支持 SPBRGH1:SPBRG1 值为 0000h 和 0001h。

19.2.1 在功耗管理模式下的操作

器件时钟用于产生所需的波特率。当进入一种功耗管理模式时，新时钟源可能会工作在一个不同的频率下。这可能需要调整 SPBRG1 寄存器对中的值。

19.2.2 采样

择多检测电路对 RX1 引脚上的数据采样三次，以判断 RX1 引脚上出现的是高电平还是低电平。

表 19-1: 波特率公式

配置位			BRG/EUSART 模式	波特率公式
SYNC	BRG16	BRGH		
0	0	0	8 位 / 异步	$F_{osc}/[64 (n + 1)]$
0	0	1	8 位 / 异步	$F_{osc}/[16 (n + 1)]$
0	1	0	16 位 / 异步	
0	1	1	16 位 / 异步	$F_{osc}/[4 (n + 1)]$
1	0	x	8 位 / 同步	
1	1	x	16 位 / 同步	

图注: x = 无关位, n = SPBRGH1:SPBRG1 寄存器对的值

例 19-1: 计算波特率误差

器件工作在 Fosc = 16 MHz, 目标波特率 = 9600 bps, 异步模式, 8 位 BRG:

目标波特率 = $F_{osc}/(64 ([SPBRGH1:SPBRG1] + 1))$

求解 SPBRGH1:SPBRG1:

$$\begin{aligned}
 X &= ((F_{osc}/\text{目标波特率})/64) - 1 \\
 &= ((16000000/9600)/64) - 1 \\
 &= [25.042] = 25
 \end{aligned}$$

计算波特率 = $16000000/(64 (25 + 1))$

$$= 9615$$

误差 = (计算波特率 - 目标波特率) / 目标波特率

$$= (9615 - 9600)/9600 = 0.16\%$$

表 19-2: 与波特率发生器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	51
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51

图注: — = 未实现, 读为 0。BRG 不使用阴影单元。

PIC18F87J72 系列

表 19-3: 异步模式下的波特率

波特率 (K)	SYNC = 0, BRGH = 0, BRG16 = 0											
	Fosc = 40.000 MHz			Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	—	—	—	—	—	—	—	—	—	—	—	—
1.2	—	—	—	1.221	1.73	255	1.202	0.16	129	1.201	-0.16	103
2.4	2.441	1.73	255	2.404	0.16	129	2.404	0.16	64	2.403	-0.16	51
9.6	9.615	0.16	64	9.766	1.73	31	9.766	1.73	15	9.615	-0.16	12
19.2	19.531	1.73	31	19.531	1.73	15	19.531	1.73	7	—	—	—
57.6	56.818	-1.36	10	62.500	8.51	4	52.083	-9.58	2	—	—	—
115.2	125.000	8.51	4	104.167	-9.58	2	78.125	-32.18	1	—	—	—

波特率 (K)	SYNC = 0, BRGH = 0, BRG16 = 0								
	Fosc = 4.000 MHz			Fosc = 2.000 MHz			Fosc = 1.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.16	207	0.300	-0.16	103	0.300	-0.16	51
1.2	1.202	0.16	51	1.201	-0.16	25	1.201	-0.16	12
2.4	2.404	0.16	25	2.403	-0.16	12	—	—	—
9.6	8.929	-6.99	6	—	—	—	—	—	—
19.2	20.833	8.51	2	—	—	—	—	—	—
57.6	62.500	8.51	0	—	—	—	—	—	—
115.2	62.500	-45.75	0	—	—	—	—	—	—

波特率 (K)	SYNC = 0, BRGH = 1, BRG16 = 0											
	Fosc = 40.000 MHz			Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	—	—	—	—	—	—	—	—	—	—	—	—
1.2	—	—	—	—	—	—	—	—	—	—	—	—
2.4	—	—	—	—	—	—	2.441	1.73	255	2.403	-0.16	207
9.6	9.766	1.73	255	9.615	0.16	129	9.615	0.16	64	9.615	-0.16	51
19.2	19.231	0.16	129	19.231	0.16	64	19.531	1.73	31	19.230	-0.16	25
57.6	58.140	0.94	42	56.818	-1.36	21	56.818	-1.36	10	55.555	3.55	8
115.2	113.636	-1.36	21	113.636	-1.36	10	125.000	8.51	4	—	—	—

波特率 (K)	SYNC = 0, BRGH = 1, BRG16 = 0								
	Fosc = 4.000 MHz			Fosc = 2.000 MHz			Fosc = 1.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	—	—	—	—	—	—	0.300	-0.16	207
1.2	1.202	0.16	207	1.201	-0.16	103	1.201	-0.16	51
2.4	2.404	0.16	103	2.403	-0.16	51	2.403	-0.16	25
9.6	9.615	0.16	25	9.615	-0.16	12	—	—	—
19.2	19.231	0.16	12	—	—	—	—	—	—
57.6	62.500	8.51	3	—	—	—	—	—	—
115.2	125.000	8.51	1	—	—	—	—	—	—

表 19-3: 异步模式下的波特率 (续)

波特率 (K)	SYNC = 0, BRGH = 0, BRG16 = 1											
	Fosc = 40.000 MHz			Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.00	8332	0.300	0.02	4165	0.300	0.02	2082	0.300	-0.04	1665
1.2	1.200	0.02	2082	1.200	-0.03	1041	1.200	-0.03	520	1.201	-0.16	415
2.4	2.402	0.06	1040	2.399	-0.03	520	2.404	0.16	259	2.403	-0.16	207
9.6	9.615	0.16	259	9.615	0.16	129	9.615	0.16	64	9.615	-0.16	51
19.2	19.231	0.16	129	19.231	0.16	64	19.531	1.73	31	19.230	-0.16	25
57.6	58.140	0.94	42	56.818	-1.36	21	56.818	-1.36	10	55.555	3.55	8
115.2	113.636	-1.36	21	113.636	-1.36	10	125.000	8.51	4	—	—	—

波特率 (K)	SYNC = 0, BRGH = 0, BRG16 = 1								
	Fosc = 4.000 MHz			Fosc = 2.000 MHz			Fosc = 1.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.04	832	0.300	-0.16	415	0.300	-0.16	207
1.2	1.202	0.16	207	1.201	-0.16	103	1.201	-0.16	51
2.4	2.404	0.16	103	2.403	-0.16	51	2.403	-0.16	25
9.6	9.615	0.16	25	9.615	-0.16	12	—	—	—
19.2	19.231	0.16	12	—	—	—	—	—	—
57.6	62.500	8.51	3	—	—	—	—	—	—
115.2	125.000	8.51	1	—	—	—	—	—	—

波特率 (K)	SYNC = 0, BRGH = 1, BRG16 = 1 或 SYNC = 1, BRG16 = 1											
	Fosc = 40.000 MHz			Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.00	33332	0.300	0.00	16665	0.300	0.00	8332	0.300	-0.01	6665
1.2	1.200	0.00	8332	1.200	0.02	4165	1.200	0.02	2082	1.200	-0.04	1665
2.4	2.400	0.02	4165	2.400	0.02	2082	2.402	0.06	1040	2.400	-0.04	832
9.6	9.606	0.06	1040	9.596	-0.03	520	9.615	0.16	259	9.615	-0.16	207
19.2	19.193	-0.03	520	19.231	0.16	259	19.231	0.16	129	19.230	-0.16	103
57.6	57.803	0.35	172	57.471	-0.22	86	58.140	0.94	42	57.142	0.79	34
115.2	114.943	-0.22	86	116.279	0.94	42	113.636	-1.36	21	117.647	-2.12	16

波特率 (K)	SYNC = 0, BRGH = 1, BRG16 = 1 或 SYNC = 1, BRG16 = 1								
	Fosc = 4.000 MHz			Fosc = 2.000 MHz			Fosc = 1.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.01	3332	0.300	-0.04	1665	0.300	-0.04	832
1.2	1.200	0.04	832	1.201	-0.16	415	1.201	-0.16	207
2.4	2.404	0.16	415	2.403	-0.16	207	2.403	-0.16	103
9.6	9.615	0.16	103	9.615	-0.16	51	9.615	-0.16	25
19.2	19.231	0.16	51	19.230	-0.16	25	19.230	-0.16	12
57.6	58.824	2.12	16	55.555	3.55	8	—	—	—
115.2	111.111	-3.55	8	—	—	—	—	—	—

19.2.3 自动波特率检测

增强型 USART 模块支持波特率自动检测和校准。该功能仅在异步模式下、WUE 位清零时有效。

只要接收到启动位并且 ABDEN 位已置 1，就会开始自动波特率测量序列（图 19-1）。波特率计算采用自平均的方式。

在自动波特率检测（ABD）模式下，BRG 的时钟反相。BRG 并不为进入的 RX1 信号提供时钟信号，而是由 RX1 信号为 BRG 定时。在 ABD 模式下，内部波特率发生器用作计数器计算进入的串行字节流的位周期。

一旦 ABDEN 位置 1，状态机就会清零 BRG 并寻找启动位。要计算正确的比特率，自动波特率检测必须接收到值为 55h 的字节（ASCII 码为“U”，也是 LIN/J2602 总线的同步字符）。为了尽量减少输入信号不对称造成的影响，测量时间段内要包含一个高位和一个低位时间。在启动位后，SPBRG1 使用预先选择的时钟源在 RX1 的第一个上升沿开始递增计数。在 RX1 引脚传输了 8 个位，或在检测到第 5 个上升沿后，会将相应 BRG 周期内的累加值保存在 SPBRGH1:SPBRG1 寄存器对中。当第 5 个时钟边沿出现时（应与停止位对应），ABDEN 位会自动清零。

如果发生了 BRG 计满返回（从 FFFFh 到 0000h 的溢出），会在 ABDOVF 状态位（BAUDCON1<7>）有所反映。该位可在 BRG 计满返回时由硬件置 1，也可以由用户通过软件置 1 或清零。在发生计满返回事件后，ABD 模式继续有效，ABDEN 位保持置 1（图 19-2）。

在校准波特率周期时，BRG 寄存器时钟频率为预配置时钟频率的 1/8。请注意 BRG 时钟由 BRG16 和 BRGH 位配置。必须将 BRG16 位（BAUDCON1<3>）置 1，以将 SPBRG1 和 SPBRGH1 寄存器用作 16 位计数器。用户通过检查 SPBRGH1 寄存器中的值是否为 00h，可以验证 8 位模式下是否发生了进位。表 19-4 所示为 BRG 计数器的时钟速率。

当发生 ABD 序列时，EUSART 状态机保持在空闲状态。一旦在 RX1 上检测到第 5 个上升沿，中断标志位 RC1IF 就会置 1。需要读取 RCREG1 中的值以清零中断标志位 RC1IF。应丢弃 RCREG1 的内容。

- 注
- 1:

如果 WUE 位与 ABDEN 位同时置 1，自动波特率检测会在间隔字符之后的字节开始。
- 2:
- 需要由用户来判断输入字符的波特率是否处于所选 BRG 时钟源范围内。由于位错误率的原因，某些振荡器频率和 EUSART 波特率的组合是无法实现的。使用自动波特率检测功能时，必须综合考虑系统总的时序和通信波特率。

表 19-4: BRG 计数器时钟速率

BRG16	BRGH	BRG 计数器时钟
0	0	Fosc/512
0	1	Fosc/128
1	0	Fosc/128
1	1	Fosc/32

注：在 ABD 序列期间，SPBRG1 和 SPBRGH1 都被用作 16 位计数器，与 BRG16 的设置无关。

19.2.3.1 ABD 和 EUSART 发送

由于 ABD 采集期间 BRG 时钟是反相的，因此在 ABD 期间不能使用 EUSART 发送器。这意味着只要 ABDEN 位置 1，就不能写入 TXREG1。用户还应确保在发送序列期间 ABDEN 不能为置 1 状态，否则可能会导致无法预料的 EUSART 操作。

图 19-1: 自动波特率计算





图 19-2: BRG 溢出序列



19.3 EUSART 异步模式

可通过将 SYNC 位 (TXSTA1<4>) 清零选择异步工作模式。在该模式下, EUSART 使用标准不归零码 (Non-Return-to-Zero, NRZ) 格式 (1 个启动位、8 个或 9 个数据位和 1 个停止位)。最常见的数据格式为 8 位。片上专用 8 位 /16 位波特率发生器可用于从振荡器产生标准波特率频率。

EUSART 先发送和接收 LSB。EUSART 的发送器和接收器在功能上是相互独立的, 但使用相同的数据格式和波特率。根据 BRGH 和 BRG16 位 (TXSTA1<2> 和 BAUDCON1<3>) 的设置情况, 波特率发生器会产生一个 16 倍或 64 倍数据移位速率的时钟信号。硬件不支持奇偶校验, 但可通过软件实现并作为第 9 个数据存储。

当工作在异步模式下时, EUSART 模块包括以下重要组成部分:

- 波特率发生器
- 采样电路
- 异步发送器
- 异步接收器
- 接收到同步间隔字符时自动唤醒
- 12 位间隔字符发送
- 自动波特率检测

19.3.1 EUSART 异步发送器

图 19-3 给出了 EUSART 发送器框图。发送器的核心是发送 (串行) 移位寄存器 (Transmit Shift register, TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG1 中获取数据。用软件将数据装入 TXREG1 寄存器。在前一次装入数据的停止位发送前, 不会向 TSR 寄存器装入新数据。一旦停止位发送完毕, TXREG1 寄存器中的新数据 (如果有) 就会被装入 TSR。

一旦 TXREG1 寄存器向 TSR 寄存器传输了数据 (在 1 个 Tcy 内发生), TXREG1 寄存器就为空, 同时 TX1IF 标志位 (PIR1<4>) 置 1。可以通过将中断允许位 TX1IE (PIE1<4>) 置 1 或清零来允许或禁止该中断。不管 TX1IE 的状态如何, TX1IF 都将置 1; 不能用软件清零。TX1IF 也不会 TXREG1 装入新数据时立即被清零, 而是在装入指令后的第二个指令周期被清零。因此在 TXREG1 装入新数据后立即查询 TX1IF, 将返回无效结果。

TX1IF 指示 TXREG1 寄存器的状态, 而另一个位 TRMT (TXSTA1<1>) 则指示 TSR 寄存器的状态。TRMT 是只读位, 它在 TSR 寄存器为空时置 1。TRMT 位与任何中断逻辑均无关联, 因此要确定 TSR 寄存器是否为空, 用户只能对该位进行查询。

注 1: TSR 寄存器不映射到数据存储中, 因此用户无法使用。

2: 当使能位 TXEN 置 1 时, 标志位 TX1IF 置 1。

设置异步发送操作的步骤如下:

1. 对 SPBRGH1:SPBRG1 寄存器进行初始化, 设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零, 获得所需的波特率。
2. 通过清零 SYNC 位并将 SPEN 位置 1, 使能异步串口。
3. 如果需要中断, 将中断允许位 TX1IE 置 1。
4. 如果需要 9 位发送, 将发送位 TX9 置 1; 可以作为地址 / 数据位使用。
5. 通过将 TXEN 位置 1 使能发送, 这也会将 TX1IF 位置 1。
6. 如果选择了 9 位发送, 应将第 9 位装入 TX9D 位。
7. 将数据装入 TXREG1 寄存器 (启动发送)。
8. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 置 1。

图 19-3: EUSART 发送框图




图 19-4: 异步发送




图 19-5: 异步发送（背对背）




表 19-5: 与异步发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
TXREG1	EUSART 发送寄存器								51
TXSTA1	CSRC	TX9	TXEN	SYNC	SEnDB	BRGH	TRMT	TX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52

图注： — = 未实现位，读为 0。异步发送不使用阴影单元。

PIC18F87J72 系列

19.3.2 EUSART 异步接收器

图 19-6 给出了接收器框图。在 RX1 引脚上接收数据，并驱动数据恢复模块。数据恢复模块实际上是一个工作频率为 16 倍波特率的高速移位器，而主接收串行移位器的工作频率等于比特率或 Fosc。该模式通常用于 RS-232 系统中。

设置异步接收操作的步骤如下：

1. 对 SPBRGH1:SPBRG1 寄存器进行初始化，设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零，获得所需的波特率。
2. 通过清零 SYNC 位并将 SPEN 位置 1，使能异步串口。
3. 如果需要中断，将中断允许位 RC1IE 置 1。
4. 如果需要接收 9 位数据，将 RX9 位置 1。
5. 通过将 CREN 位置 1 使能接收。
6. 接收完成时标志位 RC1IF 将被置 1，此时如果中断允许位 RC1IE 已置 1，还将产生一个中断。
7. 读取 RCSTA1 寄存器取得第 9 位数据（如果已使能），并判断接收时是否发生了错误。
8. 读 RCREG1 寄存器来读取接收到的 8 位数据。
9. 如果发生错误，将使能位 CREN 清零以清除错误。
10. 如果使用中断，应确保 INTCON 寄存器中的 GIE 和 PEIE 位（INTCON<7:6>）置 1。

19.3.3 设置带有地址检测功能的 9 位模式

该模式通常用于 RS-485 系统中。设置使能地址检测的异步接收的步骤如下：

1. 对 SPBRGH1:SPBRG1 寄存器进行初始化，设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零，获得所需的波特率。
2. 通过清零 SYNC 位并将 SPEN 位置 1，使能异步串口。
3. 如果需要中断，将 RCEN 位置 1 并用 RC1IP 位选择所需的优先级。
4. 将 RX9 位置 1 使能 9 位接收。
5. 将 ADDEN 位置 1 使能地址检测。
6. 将 CREN 位置 1 使能接收。
7. 接收完成时 RC1IF 位将被置 1。此时如果 RC1IE 和 GIE 位已置 1，还将响应中断。
8. 读 RCSTA1 寄存器判断在接收时是否发生了错误，同时读取第 9 位数据（如果适用）。
9. 读 RCREG1 判断是否正在对器件进行寻址。
10. 如果发生错误，将 CREN 位清零。
11. 如果已寻址到器件，将 ADDEN 位清零以允许所有接收到的数据被送入接收缓冲区并发出中断信号给 CPU。

图 19-6: EUSART 接收框图




图 19-7: 异步接收




表 19-6: 与异步接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
RCREG1	EUSART 接收寄存器								51
TXSTA1	CSRC	TX9	TXEN	SYNC	SEnDB	BRGH	TRMT	TX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51

图注： — = 未实现位，读为 0。异步接收不使用阴影单元。

19.3.4 接收到同步间隔字符时自动唤醒

在休眠模式下，EUSART 的所有时钟都会暂停。因此，波特率发生器处于不工作状态，不能正常进行字节接收。当 EUSART 工作在异步模式下时，自动唤醒功能使控制器可被 RX1/DT1 线上的活动唤醒。

通过将 WUE 位（BAUDCON<1>）置 1 使能自动唤醒功能。一旦置 1，RX1/DT1 上的典型接收序列就被禁止，EUSART 保持在空闲状态，监视与 CPU 模式无关的唤醒事件。唤醒事件包含 RX1/DT1 线上由高至低的跳变。（这与同步间隔字符的开始或 LIN/J2602 协议的唤醒信号字符一致。）

唤醒事件后，模块产生一个 RC1IF 中断。在正常工作模式下，中断产生与 Q 时钟同步（图 19-8）；而器件处于休眠模式时则异步发生（图 19-9）。可通过读 RCREG1 寄存器清除中断条件。

唤醒事件后，一旦 RX1 线上出现由低至高的跳变，WUE 位就会自动清零。此时，EUSART 模块将从空闲模式返回正常工作模式。这向用户表明同步间隔事件结束。

19.3.4.1 使用自动唤醒功能的特殊注意事项

因为自动唤醒功能是通过检测 RX1/DT1 上的上升沿跳变实现的，所以在停止位前该引脚上任何的状态改变都可能会产生错误的结束字符（End-of-Character，

EOC）并导致数据或帧错误。因此，为了确保正常的传输，必须首先发送全 0 字符。对于标准的 RS-232 器件，该字符是 00h（8 位）；而对于 LIN/J2602 总线器件则是 000h（12 位）。

另外还必须考虑振荡器起振时间，尤其在使用具有较长起振时间的振荡器（即，XT 或 HS 模式）的应用中。同步间隔（或唤醒信号）字符必须足够长，并随后有一个足够长的间隔时间，以使所选的振荡器有足够的时间起振并正确初始化 EUSART。

19.3.4.2 使用 WUE 位的特殊注意事项

使用 WUE 和 RC1IF 事件的时序来判断接收数据的有效性时，有可能会引起一些混淆。如前所述，将 WUE 位置 1 会使 EUSART 进入空闲状态。唤醒事件会通过将 RC1IF 位置 1 产生一个接收中断。此后当 RX1/DT1 上出现上升沿时，WUE 位被清零。然后通过读 RCREG1 寄存器清除中断条件。一般情况下，RCREG1 中的数据是无效数据，应该丢弃。

WUE 位清零（或仍然置 1）同时 RC1IF 标志位置 1 并不能表明 RCREG1 中数据接收是完整的。用户应考虑在固件中同时验证是否完整地接收了数据。

要确保不丢失实际数据，应检查 RCMT 位来验证没有接收操作正在进行。如果未发生接收操作，可在进入休眠模式前将 WUE 位置 1。

图 19-8: 正常操作时的自动唤醒位（WUE）时序





图 19-9: 休眠时的自动唤醒位（WUE）时序



19.3.5 间隔字符序列

增强型 USART 模块能够发送符合 LIN/J2602 总线标准的特殊间隔字符序列。发送的间隔字符包含 1 个启动位，随后的 12 个 0 位和 1 个停止位。当发送移位寄存器装入数据时，只要 SENDB 和 TXEN 位（TXSTA<3>和 TXSTA<5>）置 1，就会发送帧间隔字符。请注意写入 TXREG1 的数据值会被忽略并发送全 0。

在发送了相应的停止位后，硬件会自动将 SENDB 位复位。这样用户可以在间隔字符（在 LIN/J2602 规范中通常是同步字符）后预先将下一个要发送字节装入发送 FIFO。

请注意在发送间隔字符时写入 TXREG1 的数据值会被忽略。写入仅仅是为了启动正确的序列。

正如在正常发送操作中一样，TRMT 位表明发送正在进行还是处于空闲状态。关于发送间隔字符的时序，请参见图 19-10。

19.3.5.1 间隔和同步发送序列

以下序列将发送一个报文帧头，它由一个间隔字符和其后的一个自动波特率同步字节组成。这是 LIN/J2602 总线主器件的典型序列。

- 1. 将 EUSART 配置为所需的模式。
- 2. 将 TXEN 和 SENDB 位置 1 以设置间隔字符。

- 3. 将无效字符装入 TXREG1，启动发送（该值会被忽略）。
- 4. 将 “55h” 写入 TXREG1，以便将同步字符装入 FIFO 缓冲区。
- 5. 发送间隔字符后，SENDER 位被硬件复位。此时，同步字符会以预先配置的模式发送。

当 TXREG1 为空时（由 TX1IF 指示），下一个数据字节会写入 TXREG1。

19.3.6 接收间隔字符


增强型 USART 模块接收间隔字符有两种方法。

第一种方法是强制将波特率配置为典型速度的 9/13。这可以使停止位在正确的采样点（对于间隔字符为启动位之后的 13 位，对于典型数据则是 8 个数据位）出现。

第二种方法采用第 19.3.4 节“接收到同步间隔字符时自动唤醒”中所述的自动唤醒功能。通过使能该功能，EUSART 将采样 RX1/DT1 上的下两次跳变，产生一个 RC1IF 中断，接收下一个数据字节并再产生一次中断。

请注意在间隔字符后，用户通常希望使能自动波特率检测功能。采用这两种方法时，用户均可在检测到 TX1IF 中断时立即将 ABD 位置 1。

图 19-10: 发送间隔字符序列



19.4 EUSART 同步主模式

可通过将 CSRC 位 (TXSTA<7>) 置 1 进入同步主模式。在该模式下, 数据以半双工方式发送 (即发送和接收不能同时进行)。发送数据时禁止接收, 反之亦然。可通过将 SYNC 位 (TXSTA<4>) 置 1 进入同步模式。此外, 应将使能位 SPEN (RCSTA1<7>) 置 1, 分别将 TX1 和 RX1 引脚配置为 CK1 (时钟) 和 DT1 (数据) 线。

主模式意味着处理器在 CK1 时钟线上发送主时钟信号。通过 TXCKP 位 (BAUDCON<4>) 选择时钟极性。将 TXCKP 置 1 将 CK1 的空闲状态设为高电平, 将该位清零则将 CK1 的空闲状态设为低电平。该选项支持将本模块与 Microwire 器件配合使用。

19.4.1 EUSART 同步主发送

图 19-3 给出了 EUSART 发送器框图。发送器的核心是发送 (串行) 移位寄存器 (TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG1 中获取数据。用软件将数据装入 TXREG1 寄存器。在前一次装入数据的最后一位发送完成后, 才向 TSR 寄存器装入新数据。一旦最后一位发送完成, 就会将 TXREG1 寄存器的新数据 (如果有) 装入 TSR。

一旦 TXREG1 寄存器向 TSR 寄存器传输了数据 (在 1 个 Tcycle 内发生), TXREG1 就为空, 同时 TX1IF 标志位 (PIR1<4>) 被置 1。可以通过将中断允许位 TX1IE (PIE1<4>) 置 1 或清零来允许或禁止该中断。TX1IF 的设置不受允许位 TX1IE 状态的影响, 且不能用软件清零。只有在新数据装入 TXREG1 寄存器时, TX1IF 才会复位。

标志位 TX1IF 指示 TXREG1 寄存器的状态, 而另一个标志位 TRMT (TXSTA<1>) 则指示 TSR 寄存器的状态。TRMT 位是一个只读位, 当 TSR 为空时, TRMT 被置 1。TRMT 位与任何中断逻辑均无关联, 因此要确定 TSR 寄存器是否为空, 用户只能对该位进行查询。TSR 不映射到数据存储寄存器中, 因此用户无法使用。

设置同步主发送操作的步骤如下:

- 1. 对 SPBRGH1:SPBRG1 寄存器进行初始化, 设置合适的波特率。按需要将 BRG16 位置 1 或清零, 获得所需的波特率。
- 2. 通过将 SYNC、SPEN 和 CSRC 位置 1, 使能同步主串口。
- 3. 如果需要中断, 将中断允许位 TX1IE 置 1。
- 4. 如果需要 9 位发送, 将 TX9 位置 1。
- 5. 通过将 TXEN 位置 1 使能发送。
- 6. 如果选择了 9 位发送, 应将第 9 位装入 TX9D 位。
- 7. 将数据装入 TXREG1 寄存器, 启动发送。
- 8. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 置 1。

图 19-11: 同步发送




图 19-12: 同步发送（由 TXEN 位控制）




表 19-7: 与同步主发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
TXREG1	EUSART 发送寄存器								51
TXSTA1	CSRC	TX9	TXEN	SYNC	SEnDB	BRGH	TRMT	TX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52

图注： — = 未实现，读为 0。同步主发送不使用阴影单元。

PIC18F87J72 系列

19.4.2 EAUSART 同步主接收

一旦选择了同步模式，可通过将单字节接收使能位 **SREN** (**RCSTA1<5>**) 或连续接收使能位 **CREN** (**RCSTA1<4>**) 置 1 使能接收。在时钟的下降沿采样 **RX1** 引脚上的数据。

如果使能位 **SREN** 置 1，则只接收单个字。如果将使能位 **CREN** 置 1，则会连续接收数据，直到 **CREN** 位清零。如果两个位均被置 1，则 **CREN** 优先。

设置同步主接收操作的步骤如下：

1. 对 **SPBRGH1:SPBRG1** 寄存器进行初始化，设置合适的波特率。按需要将 **BRG16** 位置 1 或清零，获得所需的波特率。
2. 通过将 **SYNC**、**SPEN** 和 **CSRC** 位置 1，使能同步主串口。

3. 确保将 **CREN** 和 **SREN** 位清零。
4. 如果需要中断，将中断允许位 **RC1IE** 置 1。
5. 如果需要接收 9 位数据，将 **RX9** 位置 1。
6. 如果需要单字接收，将 **SREN** 位置 1。如果需要连续接收，将 **CREN** 位置 1。
7. 接收完成时中断标志位 **RC1IF** 将被置 1，此时如果中断允许位 **RC1IE** 已置 1，还将产生一个中断。
8. 读取 **RCSTA1** 寄存器取得第 9 位数据（如果已使能），并判断接收时是否发生了错误。
9. 读 **RCREG1** 寄存器来读取接收到的 8 位数据。
10. 如果发生错误，将 **CREN** 位清零以清除错误。
11. 如果使用中断，应确保 **INTCON** 寄存器中的 **GIE** 和 **PEIE** 位 (**INTCON<7:6>**) 置 1。

图 19-13: 同步接收（主模式，SREN）




表 19-8: 与同步主接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
RCREG1	EUSART 接收寄存器								51
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDER	BRGH	TRMT	TX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51

图注： — = 未实现，读为 0。同步主接收不使用阴影单元。

19.5 EUSART 同步从模式

可通过将 CSRC (TXSTA<7>) 清零进入同步从模式。该模式与同步主模式的区别在于移位时钟由CK1引脚上的外部时钟提供（主模式下由内部时钟提供）。这使器件能在任何低功耗模式下发送或接收数据。

19.5.1 EUSART 同步从发送

除了休眠模式以外，同步主模式和从模式的工作原理是相同的。

如果向 TXREG1 写两个字，然后执行 SLEEP 指令，则会发生以下事件：

- 第一个字将立即传送到 TSR 寄存器并发送。
- 第二个字将保留在 TXREG1 寄存器中。
- 标志位 TX1IF 不会被置 1。
- 第一个字移出 TSR 后，TXREG1 寄存器会将第二个字传送到 TSR，此时标志位 TX1IF 将置 1。
- 如果中断允许位 TX1IE 置 1，中断会将芯片从休眠状态唤醒。如果允许了全局中断，程序将会跳转到中断向量处执行。

设置同步从发送操作的步骤如下：

- 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清零，使能同步从串口。
- 清零 CREN 和 SREN 位。
- 如果需要中断，将中断允许位 TX1IE 置 1。
- 如果需要 9 位发送，将 TX9 位置 1。
- 通过将使能位 TXEN 置 1 使能发送。
- 如果选择了 9 位发送，应将第 9 位装入 TX9D 位。
- 将数据装入 TXREG1 寄存器，启动发送。
- 如果使用中断，应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 置 1。

表 19-9: 与同步从发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
TXREG1	EUSART 发送寄存器								51
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52

图注： — = 未实现，读为 0。同步从发送不使用阴影单元。

PIC18F87J72 系列

19.5.2 EUSART 同步从接收

除了休眠模式、任何空闲模式以及在从模式下忽略 SREN 位的情况以外，同步主模式和从模式的工作原理是相同的。

如果在进入休眠或任何空闲模式前将 CREN 位置 1 使能接收，那么在低功耗模式下可以接收一个数据字。接收到数据字后，RSR 寄存器会将数据传送到 RCREG1 寄存器。如果中断允许位 RC1IE 已置 1，产生的中断会将芯片从低功耗模式唤醒。如果允许了全局中断，程序将会跳转到中断向量处执行。

设置同步从接收操作的步骤如下：

1. 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清零，使能同步从串口。
2. 如果需要中断，将中断允许位 RC1IE 置 1。
3. 如果需要接收 9 位数据，将 RX9 位置 1。
4. 通过将使能位 CREN 置 1 使能接收。
5. 接收完成时 RC1IF 位将被置 1。如果中断允许位 RC1IE 已置 1，还将产生一个中断。
6. 读取 RCSTA1 寄存器取得第 9 位数据（如果已使能），并判断接收时是否发生了错误。
7. 读 RCREG1 寄存器来读取接收到的 8 位数据。
8. 如果发生错误，将 CREN 位清零以清除错误。
9. 如果使用中断，应确保 INTCON 寄存器中的 GIE 和 PEIE 位（INTCON<7:6>）置 1。

表 19-10: 与同步从接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	51
RCREG1	EUSART 接收寄存器								51
TXSTA1	CSRC	TX9	TXEN	SYNC	SEnDB	BRGH	TRMT	TX9D	51
BAUDCON1	ABDOVF	RCMT	RXDTP	TXCKP	BRG16	—	WUE	ABDEN	53
SPBRGH1	EUSART 波特率发生器寄存器的高字节								53
SPBRG1	EUSART 波特率发生器寄存器的低字节								51

图注： — = 未实现，读为 0。同步从接收不使用阴影单元。

20.0 可寻址的通用同步 / 异步收发器 (AUSART)

可寻址的通用同步/异步收发器 (Addressable Universal Synchronous Asynchronous Receiver Transmitter, AUSART) 模块在功能上与上一章讨论的增强型 USART 模块非常类似。AUSART 为与不需要自动波特率检测或 LIN/J2602 总线支持的应用场合中的外部器件进行串行通信提供了一个额外的通道。

AUSART 可配置为以下几种工作模式：

- 异步模式 (全双工)
- 同步——主模式 (半双工)
- 同步——从模式 (半双工)

AUSART 模块的引脚与 PORTG 的功能复用 (分别为 RG1/TX2/CK2 和 RG2/RX2/DT2/LCAP1 引脚)。要将这些引脚配置为用于 AUSART：

- PEN 位 (RCSTA2<7>) 必须置 1 (= 1)
- TXEN 位 (TXSTA2<5>) 必须置 1 (= 1)，以将 TX2/CK2 配置为发送
- TRISG<2> 位必须置 1 (= 1)
- TRISG<1> 位必须清零 (= 0)，使该模块工作于异步和同步主模式
- TRISG<1> 位必须置 1 (= 1)，使该模块工作于同步从模式

注： AUSART 控制根据需要会自动将引脚从输入重新配置为输出。

TX2 输出引脚的驱动器也可以有选择地配置为漏极开路输出。此功能使得可以通过外部上拉电阻将引脚上的电平上拉至较高电平，这使输出无需额外的电平转换器就可以与外部电路进行通信。

漏极开路输出选项由 U2OD 位 (LATG<7>) 控制。可通过将该位置 1 将引脚配置为漏极开路操作。

20.1 控制寄存器

可寻址 USART 模块的操作是由 TXSTA2 和 RXSTA2 这两个寄存器控制的。这两个寄存器将在寄存器 20-1 和寄存器 20-2 中分别详细介绍。

PIC18F87J72 系列

寄存器 20-1: TXSTA2: AUSART 发送状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R-1	R/W-0
CSRC	TX9	TXEN ⁽¹⁾	SYNC	—	BRGH	TRMT	TX9D
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7

CSRC: 时钟源选择位

异步模式:
无关位。

同步模式:
1 = 主模式 (时钟由内部 BRG 产生)
0 = 从模式 (时钟来自外部时钟源)
- bit 6

TX9: 9 位发送使能位

1 = 选择 9 位发送
0 = 选择 8 位发送
- bit 5

TXEN: 发送使能位⁽¹⁾

1 = 使能发送
0 = 禁止发送
- bit 4

SYNC: AUSART 模式选择位

1 = 同步模式
0 = 异步模式
- bit 3

未实现: 读为 0
- bit 2

BRGH: 高波特率选择位

异步模式:
1 = 高速
0 = 低速

同步模式:
在此模式下未使用。
- bit 1

TRMT: 发送移位寄存器状态位

1 = TSR 空
0 = TSR 满
- bit 0

TX9D: 发送数据的第 9 位

可以是地址 / 数据位或奇偶校验位。

注 1: 在同步模式下，SREN/CREN 可改写 TXEN。

寄存器 20-2: RCSTA2: AUSART 接收状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-0	R-0	R-x
SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7	SPEN: 串口使能位 1 = 使能串口 (将 RX2/DT2 和 TX2/CK2 引脚配置为串口引脚; TXEN 也必须置 1 以将 TX2/CK2 配置为发送) 0 = 禁止串口 (保持在复位状态)
bit 6	RX9: 9 位接收使能位 1 = 选择 9 位接收 0 = 选择 8 位接收
bit 5	SREN: 单字节接收使能位 <u>异步模式:</u> 无关位。 <u>同步主模式:</u> 1 = 使能单字节接收 0 = 禁止单字节接收 该位在接收完成后清零。 <u>同步从模式:</u> 无关位。
bit 4	CREN: 连续接收使能位 <u>异步模式:</u> 1 = 使能接收器 0 = 禁止接收器 <u>同步模式:</u> 1 = 使能连续接收, 直到使能位 CREN 清零 (CREN 的优先级高于 SREN) 0 = 禁止连续接收
bit 3	ADDEN: 地址检测使能位 <u>9 位异步模式 (RX9 = 1):</u> 1 = 当 RSR<8> 置 1 时, 使能地址检测, 允许中断并装入接收缓冲区 0 = 禁止地址检测、接收所有字节并且第 9 位可作为奇偶校验位 <u>9 位异步模式 (RX9 = 0):</u> 无关位。
bit 2	FERR: 帧错误位 1 = 帧错误 (可以通过读 RCREG2 寄存器清零该位并接收下一个有效字节) 0 = 无帧错误
bit 1	OERR: 溢出错误位 1 = 溢出错误 (可以通过清零 CREN 位来清零该位) 0 = 无溢出错误
bit 0	RX9D: 接收数据的第 9 位 该位可以是地址 / 数据位或奇偶校验位, 并且必须由用户固件计算得到。

PIC18F87J72 系列

20.2 AUSART 波特率发生器（BRG）

BRG 是一个专用的 8 位发生器，支持 AUSART 的异步和同步模式。

SPBRG2 寄存器控制自由运行定时器的周期。在异步模式下，BRGH（TXSTA<2>）位也用于控制波特率。在同步模式下，BRGH 位被忽略。表 20-1 给出了不同 AUSART 模式下波特率的计算公式，仅适用于主模式（内部生成的时钟）。

给出目标波特率和 Fosc 值，就可以使用表 20-1 中的公式计算 SPBRG2 寄存器的最近似整数值。这样就可以确定波特率误差。例 20-1 给出了一个计算示例。表 20-3 给出了不同异步模式下典型的波特率和误差值。使用高波特率（BRGH = 1）有助于降低波特率误差，或者在快速振荡器频率下取得较缓慢的波特率。

将新值写入 SPBRG2 寄存器会导致 BRG 定时器复位（或清零）。这可以确保 BRG 无需等待定时器溢出就可以输出新的波特率。

20.2.1 在功耗管理模式下的操作

器件时钟用于产生所需的波特率。当进入一种功耗管理模式时，新时钟源可能会工作在一个不同的频率下。这可能需要调整 SPBRG2 寄存器中的值。

20.2.2 采样

择多检测电路对 RX2 引脚上的数据采样三次，以判断 RX2 引脚上出现的是高电平还是低电平。

表 20-1: 波特率公式

配置位		BRG/AUSART 模式	波特率公式
SYNC	BRGH		
0	0	异步	$F_{osc}/[64 (n + 1)]$
0	1	异步	$F_{osc}/[16 (n + 1)]$
1	x	同步	$F_{osc}/[4 (n + 1)]$

图注： x = 无关位， n = SPBRG2 寄存器的值

例 20-1: 计算波特率误差

器件工作在 Fosc = 16 MHz，目标波特率 = 9600 bps，异步模式， BRGH = 0:	
目标波特率 = $F_{osc}/(64 ([SPBRG2] + 1))$	
求解 SPBRG2:	
X	$= ((F_{osc}/ \text{目标波特率})/64) - 1$
	$= ((16000000/9600)/64) - 1$
	$= [25.042] = 25$
计算波特率	$= 16000000/(64 (25 + 1))$
	$= 9615$
误差	$= (\text{计算波特率} - \text{目标波特率}) / \text{目标波特率}$
	$= (9615 - 9600)/9600 = 0.16\%$

表 20-2: 与波特率发生器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54

图注： BRG 不使用阴影单元。

表 20-3: 异步模式下的波特率

波特率 (K)	BRGH = 0											
	Fosc = 40.000 MHz			Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	—	—	—	—	—	—	—	—	—	—	—	—
1.2	—	—	—	1.221	1.73	255	1.202	0.16	129	1.201	-0.16	103
2.4	2.441	1.73	255	2.404	0.16	129	2.404	0.16	64	2.403	-0.16	51
9.6	9.615	0.16	64	9.766	1.73	31	9.766	1.73	15	9.615	-0.16	12
19.2	19.531	1.73	31	19.531	1.73	15	19.531	1.73	7	—	—	—
57.6	56.818	-1.36	10	62.500	8.51	4	52.083	-9.58	2	—	—	—
115.2	125.000	8.51	4	104.167	-9.58	2	78.125	-32.18	1	—	—	—

波特率 (K)	BRGH = 0								
	Fosc = 4.000 MHz			Fosc = 2.000 MHz			Fosc = 1.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.16	207	0.300	-0.16	103	0.300	-0.16	51
1.2	1.202	0.16	51	1.201	-0.16	25	1.201	-0.16	12
2.4	2.404	0.16	25	2.403	-0.16	12	—	—	—
9.6	8.929	-6.99	6	—	—	—	—	—	—
19.2	20.833	8.51	2	—	—	—	—	—	—
57.6	62.500	8.51	0	—	—	—	—	—	—
115.2	62.500	-45.75	0	—	—	—	—	—	—

波特率 (K)	BRGH = 1											
	Fosc = 40.000 MHz			Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	—	—	—	—	—	—	—	—	—	—	—	—
1.2	—	—	—	—	—	—	—	—	—	—	—	—
2.4	—	—	—	—	—	—	2.441	1.73	255	2.403	-0.16	207
9.6	9.766	1.73	255	9.615	0.16	129	9.615	0.16	64	9.615	-0.16	51
19.2	19.231	0.16	129	19.231	0.16	64	19.531	1.73	31	19.230	-0.16	25
57.6	58.140	0.94	42	56.818	-1.36	21	56.818	-1.36	10	55.555	3.55	8
115.2	113.636	-1.36	21	113.636	-1.36	10	125.000	8.51	4	—	—	—

波特率 (K)	BRGH = 1								
	Fosc = 4.000 MHz			Fosc = 2.000 MHz			Fosc = 1.000 MHz		
	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	—	—	—	—	—	—	0.300	-0.16	207
1.2	1.202	0.16	207	1.201	-0.16	103	1.201	-0.16	51
2.4	2.404	0.16	103	2.403	-0.16	51	2.403	-0.16	25
9.6	9.615	0.16	25	9.615	-0.16	12	—	—	—
19.2	19.231	0.16	12	—	—	—	—	—	—
57.6	62.500	8.51	3	—	—	—	—	—	—
115.2	125.000	8.51	1	—	—	—	—	—	—

20.3 AUSART 异步模式

可通过将 SYNC 位 (TXSTA2<4>) 清零选择异步工作模式。在该模式下, AUSART 使用标准不归零码 (NRZ) 格式 (1 个启动位、8 个或 9 个数据位和 1 个停止位)。最常见的数据格式为 8 位。片上专用 8 位波特率发生器可用于从振荡器产生标准波特率频率。

AUSART 先发送和接收 LSB。AUSART 的发送器和接收器在功能上是相互独立的, 但使用相同的数据格式和波特率。根据 BRGH 位 (TXSTA2<2>) 的设置情况, 波特率发生器会产生一个 16 倍或 64 倍数据移位速率的时钟信号。硬件不支持奇偶校验, 但可通过软件实现并作为第 9 个数据存储。

当工作在异步模式下时, AUSART 模块包括以下重要组成部分:

- 波特率发生器
- 采样电路
- 异步发送器
- 异步接收器

20.3.1 AUSART 异步发送器

图 20-1 给出了 AUSART 发送器框图。发送器的核心是发送 (串行) 移位寄存器 (TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG2 中获取数据。用软件将数据装入 TXREG2 寄存器。在前一次装入数据的停止位发送前, 不会向 TSR 寄存器装入新数据。一旦停止位发送完毕, TXREG2 寄存器中的新数据 (如果有) 就会被装入 TSR。

一旦 TXREG2 寄存器向 TSR 寄存器传输了数据 (在 1 个 Tcy 内发生), TXREG2 寄存器就为空, 同时 TX2IF 标志位 (PIR3<4>) 置 1。可以通过将中断允许位 TX2IE (PIE3<4>) 置 1 或清零来允许或禁止该中断。不管 TX2IE 的状态如何, TX2IF 都将置 1; 不能用软件清零。TX2IF 也不会在 TXREG2 装入新数据时立即被清零, 而是在装入指令后的第二个指令周期被清零。因此在 TXREG2 装入新数据后立即查询 TX2IF, 将返回无效结果。

TX2IF 指示 TXREG2 寄存器的状态, 而另一个位 TRMT (TXSTA2<1>) 则指示 TSR 寄存器的状态。TRMT 是只读位, 它在 TSR 寄存器为空时置 1。TRMT 位与任何中断逻辑均无关联, 因此要确定 TSR 寄存器是否为空, 用户只能对该位进行查询。

注 1: TSR 寄存器不映射到数据存储器中, 因此用户无法使用。

2: 当使能位 TXEN 置 1 时, 标志位 TX2IF 置 1。

设置异步发送操作的步骤如下:

1. 对 SPBRG2 寄存器进行初始化, 设置合适的波特率。按需要将 BRGH 位置 1 或清零, 获得所需的波特率。
2. 通过清零 SYNC 位并将 SPEN 位置 1, 使能异步串口。
3. 如果需要中断, 将中断允许位 TX2IE 置 1。
4. 如果需要 9 位发送, 将发送位 TX9 置 1。可以作为地址 / 数据位使用。
5. 通过将 TXEN 位置 1 使能发送, 这也会将 TX2IF 位置 1。
6. 如果选择了 9 位发送, 应将第 9 位装入 TX9D 位。
7. 将数据装入 TXREG2 寄存器 (启动发送)。
8. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 置 1。

图 20-1: AUSART 发送框图




图 20-2: 异步发送




图 20-3: 异步发送（背对背）




表 20-4: 与异步发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
TXREG2	AUSART 发送寄存器								54
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52

图注： — = 未实现位，读为 0。异步发送不使用阴影单元。

PIC18F87J72 系列

20.3.2 AUSART 异步接收器

图 20-4 给出了接收器框图。在 RX2 引脚上接收数据，并驱动数据恢复模块。数据恢复模块实际上是一个工作频率为 16 倍波特率的高速移位器，而主接收串行移位器的工作频率等于比特率或 Fosc。该模式通常用于 RS-232 系统中。

设置异步接收操作的步骤如下：

1. 对 SPBRG2 寄存器进行初始化，设置合适的波特率。按需要将 BRGH 位置 1 或清零，获得所需的波特率。
2. 通过清零 SYNC 位并将 SPEN 位置 1，使能异步串口。
3. 如果需要中断，将中断允许位 RC2IE 置 1。
4. 如果需要接收 9 位数据，将 RX9 位置 1。
5. 通过将 CREN 位置 1 使能接收。
6. 接收完成时标志位 RC2IF 将被置 1，此时如果中断允许位 RC2IE 已置 1，还将产生一个中断。
7. 读取 RCSTA2 寄存器取得第 9 位数据（如果已使能），并判断接收时是否发生了错误。
8. 读 RCREG2 寄存器来读取接收到的 8 位数据。
9. 如果发生错误，将使能位 CREN 清零以清除错误。
10. 如果使用中断，应确保 INTCON 寄存器中的 GIE 和 PEIE 位（INTCON<7:6>）置 1。

20.3.3 设置带有地址检测功能的 9 位模式

该模式通常用于 RS-485 系统中。设置使能地址检测的异步接收的步骤如下：

1. 对 SPBRG2 寄存器进行初始化，设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零，获得所需的波特率。
2. 通过清零 SYNC 位并将 SPEN 位置 1，使能异步串口。
3. 如果需要中断，将 RCEN 位置 1 并用 RC2IP 位选择所需的优先级。
4. 将 RX9 位置 1 使能 9 位接收。
5. 将 ADDEN 位置 1 使能地址检测。
6. 将 CREN 位置 1 使能接收。
7. 接收完成时 RC2IF 位将被置 1。此时如果 RC2IE 和 GIE 位已置 1，还将响应中断。
8. 读 RCSTA2 寄存器判断在接收时是否发生了错误，同时读取第 9 位数据（如果适用）。
9. 读 RCREG2 判断是否正在对器件进行寻址。
10. 如果发生错误，将 CREN 位清零。
11. 如果已寻址到器件，将 ADDEN 位清零以允许所有接收到的数据被送入接收缓冲区并发出中断信号给 CPU。

图 20-4: AUSART 接收框图




图 20-5: 异步接收




表 20-5: 与异步接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
RCREG2	AUSART 接收寄存器								54
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54

图注： — = 未实现位，读为 0。异步接收不使用阴影单元。

20.4 AUSART 同步主模式

可通过将 CSRC 位 (TXSTA2<7>) 置 1 进入同步主模式。在该模式下, 数据以半双工方式发送 (即发送和接收不能同时进行)。发送数据时禁止接收, 反之亦然。可通过将 SYNC 位 (TXSTA2<4>) 置 1 进入同步模式。此外, 应将使能位 SPEN (RCSTA2<7>) 置 1, 分别将 TX2 和 RX2 引脚配置为 CK2 (时钟) 和 DT2 (数据) 线。

主模式意味着处理器在 CK2 时钟线上发送主时钟信号。

20.4.1 AUSART 同步主发送

图 20-1 给出了 AUSART 发送器框图。发送器的核心是发送 (串行) 移位寄存器 (TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG2 中获取数据。用软件将数据装入 TXREG2 寄存器。在前一次装入数据的最后一位发送完成后, 才向 TSR 寄存器装入新数据。一旦最后一位发送完成, 就会将 TXREG2 寄存器的新数据 (如果有) 装入 TSR。

一旦 TXREG2 寄存器向 TSR 寄存器传输了数据 (在 1 个 Tcycle 内发生), TXREG2 就为空, 同时 TX2IF 标志位 (PIR3<4>) 被置 1。可以通过将中断允许位 TX2IE (PIE3<4>) 置 1 或清零来允许或禁止该中断。TX2IF 的设置不受允许位 TX2IE 状态的影响, 且不能用软件清零。只有在新数据装入 TXREG2 寄存器时, TX2IF 才会复位。

标志位 TX2IF 指示 TXREG2 寄存器的状态, 而另一个标志位 TRMT (TXSTA2<1>) 则指示 TSR 寄存器的状态。TRMT 位是一个只读位, 当 TSR 为空时, TRMT 被置 1。TRMT 位与任何中断逻辑均无关联, 因此要确定 TSR 寄存器是否为空, 用户只能对该位进行查询。TSR 不映射到数据存储寄存器中, 因此用户无法使用。

设置同步主发送操作的步骤如下:

- 1. 对 SPBRG2 寄存器进行初始化, 设置合适的波特率。
- 2. 通过将 SYNC、SPEN 和 CSRC 位置 1, 使能同步主串口。
- 3. 如果需要中断, 将中断允许位 TX2IE 置 1。
- 4. 如果需要 9 位发送, 将 TX9 位置 1。
- 5. 通过将 TXEN 位置 1 使能发送。
- 6. 如果选择了 9 位发送, 应将第 9 位装入 TX9D 位。
- 7. 将数据装入 TXREG2 寄存器, 启动发送。
- 8. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 置 1。

图 20-6: 同步发送




图 20-7: 同步发送（由 TXEN 位控制）




表 20-6: 与同步主发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
TXREG2	AUSART 发送寄存器								54
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52

图注： — = 未实现，读为 0。同步主发送不使用阴影单元。

PIC18F87J72 系列

20.4.2 AUSART 同步主接收

一旦选择了同步模式，可通过将单字节接收使能位 **SREN** (**RCSTA2<5>**) 或连续接收使能位 **CREN** (**RCSTA2<4>**) 置 **1** 使能接收。在时钟的下降沿采样 **RX2** 引脚上的数据。

如果使能位 **SREN** 置 **1**，则只接收单个字。如果将使能位 **CREN** 置 **1**，则会连续接收数据，直到 **CREN** 位清零。如果两个位均被置 **1**，则 **CREN** 优先。

设置同步主接收操作的步骤如下：

1. 对 **SPBRG2** 寄存器进行初始化，设置合适的波特率。
2. 通过将 **SYNC**、**SPEN** 和 **CSRC** 位置 **1**，使能同步主串口。
3. 确保将 **CREN** 和 **SREN** 位清零。

4. 如果需要中断，将中断允许位 **RC2IE** 置 **1**。
5. 如果需要接收 9 位数据，将 **RX9** 位置 **1**。
6. 如果需要单字接收，将 **SREN** 位置 **1**。如果需要连续接收，将 **CREN** 位置 **1**。
7. 接收完成时中断标志位 **RC2IF** 将被置 **1**，此时如果中断允许位 **RC2IE** 已置 **1**，还将产生一个中断。
8. 读取 **RCSTA2** 寄存器取得第 9 位数据（如果已使能），并判断接收时是否发生了错误。
9. 读 **RCREG2** 寄存器来读取接收到的 8 位数据。
10. 如果发生错误，将 **CREN** 位清零以清除错误。
11. 如果使用中断，应确保 **INTCON** 寄存器中的 **GIE** 和 **PEIE** 位 (**INTCON<7:6>**) 置 **1**。

图 20-8: 同步接收（主模式，SREN）




表 20-7: 与同步主接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
RCREG2	AUSART 接收寄存器								54
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54

图注： — = 未实现，读为 0。同步主接收不使用阴影单元。

20.5 AUSART 同步从模式

可通过将 CSRC (TXSTA2<7>) 清零进入同步从模式。该模式与同步主模式的区别在于移位时钟由 CK2 引脚上的外部时钟提供（主模式下由内部时钟提供）。这使器件能在任何低功耗模式下发送或接收数据。

20.5.1 AUSART 同步从发送

除了休眠模式以外，同步主模式和从模式的工作原理是相同的。

如果向 TXREG2 写两个字，然后执行 SLEEP 指令，则会发生以下事件：

- 第一个字将立即传送到 TSR 寄存器并发送。
- 第二个字仍保留在 TXREG2 寄存器中。
- 标志位 TX2IF 不会被置 1。
- 第一个字移出 TSR 后，TXREG2 寄存器会将第二个字传送到 TSR，此时标志位 TX2IF 将置 1。
- 如果中断允许位 TX2IE 置 1，中断会将芯片从休眠状态唤醒。如果允许了全局中断，程序将会跳转到中断向量处执行。

设置同步从发送操作的步骤如下：

- 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清零，使能同步从串口。
- 清零 CREN 和 SREN 位。
- 如果需要中断，将中断允许位 TX2IE 置 1。
- 如果需要 9 位发送，将 TX9 位置 1。
- 通过将使能位 TXEN 置 1 使能发送。
- 如果选择了 9 位发送，应将第 9 位装入 TX9D 位。
- 将数据装入 TXREG2 寄存器，启动发送。
- 如果使用中断，应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 置 1。

表 20-8: 与同步从发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
TXREG2	AUSART 发送寄存器								54
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54
LATG	U2OD	U1OD	—	LATG4	LATG3	LATG2	LATG1	LATG0	52

图注： — = 未实现，读为 0。同步从发送不使用阴影单元。

PIC18F87J72 系列

20.5.2 AUSART 同步从接收

除了休眠模式、任何空闲模式以及在从模式下忽略 SREN 位的情况以外，同步主模式和从模式的工作原理是相同的。

如果在进入休眠或任何空闲模式前将 CREN 位置 1 使能接收，那么在低功耗模式下可以接收一个数据字。接收到数据字后，RSR 寄存器会将数据传送到 RCREG2 寄存器。如果中断允许位 RC2IE 已置 1，产生的中断会将芯片从低功耗模式唤醒。如果允许了全局中断，程序将会跳转到中断向量处执行。

设置同步从接收操作的步骤如下：

1. 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清零，使能同步从串口。
2. 如果需要中断，将中断允许位 RC2IE 置 1。
3. 如果需要接收 9 位数据，将 RX9 位置 1。
4. 通过将使能位 CREN 置 1 使能接收。
5. 接收完成时 RC2IF 位将被置 1。如果中断允许位 RC2IE 已置 1，还将产生一个中断。
6. 读取 RCSTA2 寄存器取得第 9 位数据（如果已使能），并判断接收时是否发生了错误。
7. 读 RCREG2 寄存器来读取接收到的 8 位数据。
8. 如果发生错误，将 CREN 位清零以清除错误。
9. 如果使用中断，应确保 INTCON 寄存器中的 GIE 和 PEIE 位（INTCON<7:6>）置 1。

表 20-9：与同步从接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	54
RCREG2	AUSART 接收寄存器								54
TXSTA2	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	54
SPBRG2	AUSART 波特率发生器寄存器								54

图注： — = 未实现，读为 0。同步从接收不使用阴影单元。

21.0 12 位模数转换器（A/D）模块

所有 PIC18F87J72 系列器件的模数（A/D）转换器模块有 12 路输入。该模块能将一个模拟输入信号转换成相应的 12 位数字。

该模块具有以下寄存器：

- A/D 结果高字节寄存器（ADRESH）
- A/D 结果低字节寄存器（ADRESL）
- A/D 控制寄存器 0（ADCON0）
- A/D 控制寄存器 1（ADCON1）
- A/D 控制寄存器 2（ADCON2）

ADCON0 寄存器（如寄存器 21-1 所示）用于控制 A/D 模块的工作。ADCON1 寄存器（如寄存器 21-2 所示）用于配置端口引脚功能。ADCON2 寄存器（如寄存器 21-3 所示）用于配置 A/D 时钟源、可编程采集时间和输出结果的对齐方式。

寄存器 21-1: ADCON0: A/D 控制寄存器 0

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADCAL	—	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7 **ADCAL:** A/D 校准位
1 = 在下次 A/D 转换时执行校准
0 = 正常 A/D 转换器操作（不执行校准）
- bit 6 **未实现:** 读为 0
- bit 5-2 **CHS<3:0>:** 模拟通道选择位
0000 = 通道 00（AN0）
0001 = 通道 01（AN1）
0010 = 通道 02（AN2）
0011 = 通道 03（AN3）
0100 = 通道 04（AN4）
0101 = 通道 05（AN5）
0110 = 通道 06（AN6）
0111 = 通道 07（AN7）
1000 = 通道 08（AN8）
1001 = 通道 09（AN9）
1010 = 通道 10（AN10）
1011 = 通道 11（AN11）
11xx = 未使用
- bit 1 **GO/DONE:** A/D 转换状态位
当 **ADON = 1** 时:
1 = A/D 转换正在进行
0 = A/D 空闲
- bit 0 **ADON:** A/D 使能位
1 = 使能 A/D 转换器模块
0 = 禁止 A/D 转换器模块

PIC18F87J72 系列

寄存器 21-2: **ADCON1: A/D 控制寄存器 1**

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TRIGSEL	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7 **TRIGSEL:** 特殊事件触发信号选择位
1 = 选择来自 CTMU 的特殊事件触发信号
0 = 选择来自 CCP2 的特殊事件触发信号
- bit 6 **未实现:** 读为 0
- bit 5 **VCFG1:** 参考电压配置位 (VREF- 电压源)
1 = VREF- (AN2)
0 = AVSS
- bit 4 **VCFG0:** 参考电压配置位 (VREF+ 电压源)
1 = VREF+ (AN3)
0 = AVDD
- bit 3-0 **PCFG<3:0>:** A/D 端口配置控制位:

PCFG<3:0>	AN11	AN10	AN9	AN8	AN7	AN6	AN5	AN4	AN3	AN2	AN1	AN0
0000	A	A	A	A	A	A	A	A	A	A	A	A
0001	A	A	A	A	A	A	A	A	A	A	A	A
0010	A	A	A	A	A	A	A	A	A	A	A	A
0011	A	A	A	A	A	A	A	A	A	A	A	A
0100	D	A	A	A	A	A	A	A	A	A	A	A
0101	D	D	A	A	A	A	A	A	A	A	A	A
0110	D	D	D	A	A	A	A	A	A	A	A	A
0111	D	D	D	D	A	A	A	A	A	A	A	A
1000	D	D	D	D	D	A	A	A	A	A	A	A
1001	D	D	D	D	D	D	A	A	A	A	A	A
1010	D	D	D	D	D	D	D	A	A	A	A	A
1011	D	D	D	D	D	D	D	D	A	A	A	A
1100	D	D	D	D	D	D	D	D	D	A	A	A
1101	D	D	D	D	D	D	D	D	D	D	A	A
1110	D	D	D	D	D	D	D	D	D	D	D	A
1111	D	D	D	D	D	D	D	D	D	D	D	D

A = 模拟输入

D = 数字 I/O

寄存器 21-3: **ADCON2: A/D 控制寄存器 2**

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADFM	—	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7 **ADFM: A/D 结果格式选择位**
1 = 右对齐
0 = 左对齐
- bit 6 **未实现:** 读为 0
- bit 5-3 **ACQT<2:0>: A/D 采集时间选择位**
111 = 20 TAD
110 = 16 TAD
101 = 12 TAD
100 = 8 TAD
011 = 6 TAD
010 = 4 TAD
001 = 2 TAD
000 = 0 TAD⁽¹⁾
- bit 2-0 **ADCS<2:0>: A/D 转换时钟选择位**
111 = FRC (时钟来自 A/D RC 振荡器) ⁽¹⁾
110 = FOSC/64
101 = FOSC/16
100 = FOSC/4
011 = FRC (时钟来自 A/D RC 振荡器) ⁽¹⁾
010 = FOSC/32
001 = FOSC/8
000 = FOSC/2

注 1: 如果为 A/D 选择了 FRC 时钟源, 在 A/D 时钟启动之前会加上一个 Tcy (指令周期) 的延时。这允许在启动转换之前执行 SLEEP 指令。

PIC18F87J72 系列

可通过软件选择将器件的正负电源电压（AVDD 和 AVSS）或 RA3/AN3/VREF+ 和 RA2/AN2/VREF- 引脚上的电压作为 A/D 转换的模拟参考电压。

A/D 转换器具有能在器件处于休眠模式时工作的特性。要在休眠模式下工作，A/D 转换时钟必须来自 A/D 的内部 RC 振荡器。

采样 / 保持电路的输出是转换器的输入，A/D 转换器采用逐次逼近法得到转换结果。


与 A/D 转换器相关的每个端口引脚都可以被配置为模拟输入或数字 I/O。ADRESH 和 ADRESL 寄存

器保存 A/D 转换的结果。当 A/D 转换完成时，结果被装入 ADRESH:ADRESL 寄存器对，GO/DONE 位（ADCON0<1>）被清零且 A/D 中断标志位 ADIF 被置 1。

器件复位将强制所有寄存器为复位状态。这将强制关闭 A/D 模块并中止任何正在进行的转换。上电复位时，ADRESH:ADRESL 寄存器对的值保持不变。上电复位后，这些寄存器的值不确定。

图 21-1 给出了 A/D 模块的框图。

图 21-1: A/D 框图 (1,2)




在根据需要配置好 A/D 模块之后，必须在转换开始之前对选定的通道进行采集。必须将模拟输入通道的相应 TRIS 位选择为输入。采集时间的确定，请参见第 21.1 节“A/D 采集要求”。采集时间一结束，即可启动 A/D 转换。可将采集时间编程设定在 GO/DONE 位置 1 和实际转换启动之间。

在执行 A/D 转换时应该遵循以下步骤：

1. 配置 A/D 模块：
 - 配置模拟引脚、参考电压和数字 I/O (ADCON1)
 - 选择 A/D 输入通道 (ADCON0)
 - 选择 A/D 采集时间 (ADCON2)
 - 选择 A/D 转换时钟 (ADCON2)
 - 开启 A/D 模块 (ADCON0)
2. 需要时，配置 A/D 中断：
 - 清零 ADIF 位
 - 将 ADIE 位置 1
 - 将 GIE 位置 1
3. 等待所需的采集时间（如果需要）。
4. 启动转换：
 - 将 GO/DONE 位 (ADCON0<1>) 置 1
5. 等待 A/D 转换完成，可通过以下两种方法之一判断转换是否完成：
 - 查询 GO/DONE 位是否被清零
 - 或
 - 等待 A/D 中断
6. 读取 A/D 结果寄存器 (ADRESH:ADRESL)，需要时清零 ADIF 位。
7. 如需进行下一次转换，请从步骤 1 或 2 开始。每位的 A/D 转换时间定义为 T_{AD} 。在下一次采集开始前需要等待至少 2 个 T_{AD} 的时间。

图 21-2: 模拟输入模型



PIC18F87J72 系列

21.1 A/D 采集要求

为了使 A/D 转换器达到规定的精度，必须使充电保持电容（CHOLD）充满至输入通道的电压值。模拟输入模型见图 21-2。信号源阻抗（Rs）和内部采样开关阻抗（Rss）直接影响为电容 CHOLD 充电所需的时间。采样开关阻抗值（Rss）随器件电压（VDD）不同而改变。信号源阻抗会影响模拟输入的失调电压（由于引脚泄漏电流的原因）。**模拟信号源的最大阻抗推荐值为 2.5 kΩ。**选择（改变）模拟输入通道后，必须对通道进行采样才能启动转换，采样时间必须大于最小采集时间。

注： 当启动转换时，要将保持电容与输入引脚断开。

可以使用公式 21-1 来计算最小采集时间。该公式假设误差为 1/2 LSb（A/D 转换需要 1,024 步）。1/2 LSb 的误差是 A/D 达到规定分辨率所能允许的最大误差。

公式 21-3 给出了所需的最小采集时间 TACQ 的计算过程。计算结果基于以下对应用系统的假设：

CHOLD	=	25 pF
Rs	=	2.5 kΩ
转换误差	≤	1/2 LSb
VDD	=	3V → Rss = 2 kΩ
温度	=	85°C（系统最大值）

公式 21-1: 采集时间

TACQ	=	放大器稳定时间 + 保持电容充电时间 + 温度系数
	=	TAMP + TC + TCOFF

公式 21-2: A/D 最小充电时间

VHOLD	=	$(V_{REF} - (V_{REF}/2048)) \cdot (1 - e^{-(T_C/CHOLD)(R_{IC} + R_{SS} + R_S)})$
或		
TC	=	$-(CHOLD)(R_{IC} + R_{SS} + R_S) \ln(1/2048)$

公式 21-3: 计算所需要的最小采集时间

TACQ	=	TAMP + TC + TCOFF
TAMP	=	0.2 μs
TCOFF	=	(温度 - 25°C)(0.02 μs/°C)
	=	(85°C - 25°C)(0.02 μs/°C)
	=	1.2 μs
只有在温度 > 25°C 时才需要温度系数。当温度低于 25°C 时，TCOFF = 0 ms。		
TC	=	$-(CHOLD)(R_{IC} + R_{SS} + R_S) \ln(1/2048) \mu s$
	=	$-(25 pF)(1 k\Omega + 2 k\Omega + 2.5 k\Omega) \ln(0.0004883) \mu s$
	=	1.05 μs
TACQ	=	0.2 μs + 1 μs + 1.2 μs
	=	2.4 μs

21.2 选择和配置自动采集时间

ADCON2 寄存器允许用户选择采集时间，该时间在每当 $\overline{\text{GO/DONE}}$ 位置 1 时发生。

当 $\overline{\text{GO/DONE}}$ 位被置 1 时，采样停止并启动转换。用户应确保在选择所需的输入通道和将 $\overline{\text{GO/DONE}}$ 位置 1 之间经过了所需的采集时间。这发生在 $\text{ACQT}<2:0>$ 位 ($\text{ADCON2}<5:3>$) 保持在其复位状态 (000) 的情况下，与不提供可编程采集时间的器件相兼容。

如果需要，可设置 ACQT 位以便为 A/D 模块选择可编程采集时间。当 $\overline{\text{GO/DONE}}$ 位被置 1 时，A/D 模块会继续在选定采集时间内采样输入通道，然后自动启动一次转换。由于采集时间已被编程，因此没有必要在选择通道和将 $\overline{\text{GO/DONE}}$ 位置 1 之间等待一个采集时间。

在这两种情况下，当转换完成时， $\overline{\text{GO/DONE}}$ 位均被清零， ADIF 标志位均被置 1 并且 A/D 开始再次对当前选定的通道进行采样。如果采集时间已被编程，那么将不会有采集时间结束、转换开始的指示。

21.3 选择 A/D 转换时钟

每位的 A/D 转换时间定义为 T_{AD} 。每完成一次 12 位 A/D 转换需要 11 个 T_{AD} 。可用软件选择 A/D 转换的时钟源。

T_{AD} 有以下 7 种可能的选择：

- 2 TOSC
- 4 TOSC
- 8 TOSC
- 16 TOSC
- 32 TOSC
- 64 TOSC
- 内部 RC 振荡器

为了实现正确的 A/D 转换，A/D 转换时钟 (T_{AD}) 必须尽可能得小，但它必须大于最小 T_{AD} 。

表 21-1 给出了器件在不同工作频率下和选择不同的 A/D 时钟源时得到的 T_{AD} 。

表 21-1: 不同器件工作频率下的 T_{AD}

A/D 时钟源 (T_{AD})		最高器件频率
工作时钟源	$\text{ADCS}<2:0>$	
2 TOSC	000	2.86 MHz
4 TOSC	100	5.71 MHz
8 TOSC	001	11.43 MHz
16 TOSC	101	22.86 MHz
32 TOSC	010	40.0 MHz
64 TOSC	110	40.0 MHz
RC ⁽²⁾	x11	1.00 MHz ⁽¹⁾

- 注 1: RC 时钟源的典型 T_{AD} 时间为 4 μs 。
2: 当器件工作频率高于 1 MHz 时，整个转换过程必须在休眠模式下进行，否则 A/D 转换精度可能超出规范。

21.4 配置模拟端口引脚

ADCON1、TRISA、TRISF 和 TRISH 寄存器用于控制 A/D 端口引脚的工作。必须将相应的 TRIS 位置 1 (输入) 才能将引脚配置为模拟输入引脚。如果将 TRIS 位清零 (输出)，则数字输出电平 (V_{OH} 或 V_{OL}) 将被转换。

A/D 转换操作与 $\text{CHS}<3:0>$ 位和 TRIS 位的状态无关。

- 注 1: 当读取端口寄存器时，所有配置为模拟输入通道的引脚均读为零 (低电平)。配置为数字输入的引脚将按模拟输入进行转换。配置为数字输入的引脚上的模拟电平将被精确转换。
2: 定义为数字输入引脚上的模拟电平可能会导致数字输入缓冲器消耗的电流超出器件规范。

21.5 A/D 转换

图 21-3 显示了在 $\overline{\text{GO/DONE}}$ 位置 1 且 $\text{ACQT}<2:0>$ 位被清零后 A/D 转换器的工作。转换在下一条指令执行之后开始，以允许器件在转换开始之前进入休眠模式。

图 21-4 显示了在 $\overline{\text{GO/DONE}}$ 位置 1 之后 A/D 转换器的工作。在启动转换之前， $\text{ACQT}<2:0>$ 位被设置为 010 并且选择 4 TAD 的采集时间。

在转换期间清零 $\overline{\text{GO/DONE}}$ 位将中止当前的 A/D 转换。不会用部分完成的 A/D 转换结果更新 A/D 结果寄存器对。这意味着 ADRESH:ADRESL 寄存器将仍然保存上一次的转换结果（或上一次写入 ADRESH:ADRESL 寄存器的值）。

在 A/D 转换完成或中止后，需要等待 2 个 TAD 才能开始下一次采集。等待时间一到，将自动开始对选定通道进行采集。

注： 不应在开启 A/D 模块的指令中将 $\overline{\text{GO/DONE}}$ 位置 1。

21.6 CCP2 触发信号的使用

CCP2 模块的“特殊事件触发信号”可以启动 A/D 转换。这需要将 $\text{CCP2M}<3:0>$ 位（ $\text{CCP2CON}<3:0>$ ）设置为 1011，并且使能 A/D 模块（ $\overline{\text{ADON}}$ 位置 1）。发生触发事件时， $\overline{\text{GO/DONE}}$ 位被置 1，启动 A/D 采集和转换并将 Timer1 （或 Timer3 ）计数器复位为 0。复位 Timer1 （或 Timer3 ）可自动重复 A/D 采集周期，最大限度地降低了软件开销（将 ADRESH:ADRESL 内容传送到所需存储单元）。特殊事件触发信号将 $\overline{\text{GO/DONE}}$ 位置 1（启动转换）之前，用户必须选择正确的模拟输入通道和最小采集周期，最小采集周期由用户设定或通过选择适当的 TACQ 时间来设定。

如果未使能 A/D 模块（ $\overline{\text{ADON}}$ 清零），则特殊事件触发信号将被 A/D 模块忽略，但它仍会将 Timer1 （或 Timer3 ）计数器复位。

图 21-3: A/D 转换 TAD 周期 ($\text{ACQT}<2:0> = 000, \text{TACQ} = 0$)





图 21-4: A/D 转换 TAD 周期 ($\text{ACQT}<2:0> = 010, \text{TACQ} = 4 \text{ TAD}$)



21.7 A/D 转换器校准

PIC18F87J72 系列器件中的 A/D 转换器包括自校准功能，能补偿模块中产生的任何偏移。校准过程是通过将 ADCAL 位（ADCON0<7>）置 1 而自动启动的。GO/DONE 位下次置 1 时，模块将执行“假”转换（即不读输入通道），将结果值内部存储起来以补偿偏移。这样可实现后续偏移的补偿。

校准过程假定器件处于相对稳态工作条件下。如果使用了 A/D 校准功能，应在每次器件复位后或工作条件有重大变化时执行校准操作。

21.8 在功耗管理模式下的操作

在功耗管理模式下，自动采集时间和 A/D 转换时钟的选择一定程度上可由时钟源和频率决定。

如果希望器件处于功耗管理模式时 A/D 继续工作，就应该根据要在功耗管理模式下使用的时钟对 ADCON2 中的 ACQT<2:0> 和 ADCS<2:0> 位进行更新。在进入功耗管理模式后（两种功耗管理运行模式之一），就可以开始 A/D 采集或转换。采集或转换开始以后，器件应继续使用与功耗管理模式相同的时钟源直到转换完成。如果需要，在转换期间也可以将器件置于相应的功耗管理空闲模式。

如果功耗管理模式的时钟频率小于 1 MHz，就应该选择 A/D RC 时钟源。

在休眠模式下工作需要选择 A/D RC 时钟。如果将 ACQT<2:0> 位设置为 000 并启动转换，转换将延时一个指令周期以允许执行 SLEEP 指令并进入休眠模式。OSCCON 寄存器中的 IDLEN 和 SCSx 位必须在启动转换之前被清零。

表 21-2: A/D 寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR1	—	ADIF	RC1IF	TX1IF	SSPIF	—	TMR2IF	TMR1IF	52
PIE1	—	ADIE	RC1IE	TX1IE	SSPIE	—	TMR2IE	TMR1IE	52
IPR1	—	ADIP	RC1IP	TX1IP	SSPIP	—	TMR2IP	TMR1IP	52
PIR3	—	LCDIF	RC2IF	TX2IF	CTMUIF	CCP2IF	CCP1IF	RTCCIF	52
PIE3	—	LCDIE	RC2IE	TX2IE	CTMUIE	CCP2IE	CCP1IE	RTCCIE	52
IPR3	—	LCDIP	RC2IP	TX2IP	CTMUIP	CCP2IP	CCP1IP	RTCCIP	52
ADRESH	A/D 结果寄存器的高字节								51
ADRESL	A/D 结果寄存器的低字节								51
ADCON0	ADCAL	—	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	51
ADCON1	TRIGSEL	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	51
ADCON2	ADFM	—	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0	51
CCP2CON	—	—	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	53
PORTA	RA7 ⁽¹⁾	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	52
TRISA	TRISA7 ⁽¹⁾	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	52
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	—	52
TRISF	TRISF5	TRISF4	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	—	52

图注： — = 未实现，读为 0。A/D 转换不使用阴影单元。

注 1: 仅当内部振荡器被选为默认时钟源（FOSC2 配置位 = 0）时，RA<7:6> 及其相关的锁存和方向位才能被配置为端口引脚；否则，这些位将被禁止且读为 0。

PIC18F87J72 系列

注:

22.0 双通道 24 位模拟前端 (AFE)


双通道 24 位模拟前端 (AFE) 是一个集成的高性能模拟子系统，它针对电能计量和功率测量应用而量身定做。AFE 包含两个同步采样 Δ - Σ 模数转换器 (Δ - Σ ADC)、两个 PGA、一个相位延时补偿模块、一个内部参考电压和一个专用的高速 20 MHz SPI 兼容串行接口。图 22-1 给出了 AFE 的功能框图。

A/D 转换器包含一种专有的抖动算法，用以减少闲音和改善 THD。每个转换器的前面都有一个 PGA，用于对弱信号进行放大，并使转换器支持真正的差分电压输入。这使 AFE 可以与一系列广泛的电压和电流传感器接口，包括分流器、电流互感器、Rogowski 线圈和霍尔效应传感器。

AFE 数据和控制功能通过专用的寄存器映射进行访问。每个 ADC 在这个寄存器映射区域中都有一个 24 位宽数据字（可作为 8 位寄存器读取），以及 5 个可写的控制寄存器，这些控制寄存器用于设定放大器增益、过采样、相位、分辨率、抖动、关断、复位和通信功能。通过各种连续读模式（可通过串行接口访问）和一个独立的数据就绪引脚（可直接连接到单片机的 IRQ 输入），通信得到了极大的简化。

由于 AFE 非常复杂并且所能提供的功能非常广泛，本章并不会详细介绍它的所有功能要素。**附录 B：“双通道 24 位 AFE 参考指南”** 介绍了这些功能。本章将介绍在基于 PIC18F8XJ72 的应用中配置和使用 AFE 的一些要点。为了方便读者，本章将会提供指向 AFE 参考指南中相关信息的直接链接。

图 22-1: 双通道模拟前端功能框图



22.1 功能概述

虽然将双通道 AFE 视为一种高精度 ADC 会比较方便，但它实际上涉及到更多的组成部分。以下将介绍其中的主要组成部分。双通道 AFE 参考指南中提供了关于每个组成部分的更深入信息。

22.1.1 Δ - Σ ADC 架构

每个 Δ - Σ ADC 都是一个过采样转换器，它具有一个内置调制器，对调制器环路积分的电荷量进行数字化。量化器是执行模数转换的模块。量化器通常为 1 位或是一个简单比较器，这有助于保持 ADC 的线性性能（这种情况下的 DAC 结构本身就是线性的）。

多位量化器无需改变调制器阶数或 OSR 即可帮助降低量化误差（对于 1 位量化器，反馈到环路中的误差会极大），从而可以获取更好的 SNR 性能。但通常情况下，由于 DAC 无法再简化，并且其线性度会限制此类 ADC 的 THD，所以这种架构的线性度较难实现。

5 级量化器是一个包含 4 个比较器的闪存 ADC，4 个比较器采用等距阈值和温度计编码。AFE 还包含了专有的 5 级 DAC 架构，该架构本身就是线性的，可以改善 THD 性能。

通道数据为 16 位或 24 位字，其形式为 23 位或 15 位加符号，采用二进制补码格式和 MSb（左）对齐。

22.1.2 模拟输入（CHn+/-）

模拟输入可以直接连接到电流和电压传感器。每个输入引脚都使用专用的 ESD 结构进行保护，这些结构通过了 7 kV HBM 和 400V MM 接触电荷的认证。这些结构允许在它们的输入上送入相对于 SAVss 的双极 $\pm 6V$ 连续电压，而不会产生永久性损坏的风险。

22.1.3 可编程增益放大器（PGA）

在每个 Δ - Σ ADC 的前端，存在两个可编程增益放大器（PGA）。它们有两种功能：将来自 SAVss 的共模输入转换为介于 SAVss 和 SAVDD 之间的内部电压，以及放大输入差分信号。转换共模输入并不会改变差分信号，它只会调整共模电压的中心，以便可以适当地放大输入信号。

PGA 模块可用于放大极低信号，但不得超出 Δ - Σ 调制器的差分输入范围。

22.1.4 SINC³ 滤波器

两个 ADC 都包含一个抽样滤波器，它是一个三阶 SINC（或陷波）滤波器。该滤波器可以将多位比特流处理为 16 位或 24 位字（取决于所选的配置）。该滤波器的稳定时间为 3 个 DMCLK 周期。SINC 滤波器输出（ADC 的输出）可实现的分辨率取决于所选择的过采样比。

22.1.4.1 内部参考电压

AFE 包含一个内部参考电压源，它经过特别设计，以最大程度降低温度漂移。这个内部 VREF 同时为两个通道提供参考电压。该参考电压的典型值为 $2.37V \pm 2\%$ 。内部参考电压的典型温度系数极低（ $\pm 12 \text{ ppm}/^\circ\text{C}$ ），由于输出编码与 $(1/V_{\text{REF}})$ 成正比，所以输出编码相对于温度的差异可以达到最低程度。内部参考电压的输出引脚为 REFIN+/OUT。

或者，也可以将 AFE 配置为使用在 REFIN+ 和 REFIN- 引脚上提供的外部参考电压。

22.1.5 相位延时模块

AFE 具有一个相位延时发生器，它用于确保在对输入进行转换时，两个 ADC 之间具有一个固定的延时。两个 ADC 同步进行采样，但对调制器输出的求平均运算会被延迟，以使 SINC 滤波器输出（从而使 ADC 输出）显现一个固定的相位延时（通过 PHASE 寄存器配置）。

22.1.6 内部 AFE 时钟

AFE 使用外部时钟信号来运行其内部数字逻辑。AFE 包含了一个由背对背分频器组成的时钟发生链来产生一系列采样频率。

22.1.7 串行接口

AFE 使用 SPI 兼容的从器件串行接口。其操作如第 22.3 节“串行接口”中所述。

22.2 AFE 寄存器映射

双通道AFE使用自己的内部寄存器来保存数据和进行控制。该存储器不映射到单片机的 SFR 空间，但可通过 AFE 的串行接口进行访问。存储空间分为 8 个寄存器：

- 两个 24 位寄存器，分别用于存储每个 ADC 的数据
- 5 个 8 位控制寄存器
- 1 个保留的 8 位寄存器地址

虽然数据寄存器为 24 位宽，但是它们可以作为 3 个不同的 8 位寄存器直接访问。表 22-1 列出了完整的存储器映射。

AFE 参考指南的**第 B.6 节“内部寄存器”**详细介绍了所有寄存器。

寄存器可以在单个读操作中单独读取；作为寄存器组的一部分连续读取；也可以按类型（即，数据寄存器与控制寄存器）连续读取。通过 AFE 的串行接口来选择读操作类型。表 22-2 列出了寄存器的分组。AFE 参考指南的**第 B.5.3 节“读取器件”**完整介绍了不同的读操作，以及如何实现它们。

表 22-1: AFE 寄存器映射

地址	名称	位	R/W	说明
00h	DATA_CH0	24	R	通道 0 ADC 数据 <23:0>，MSB 在前
03h	DATA_CH1	24	R	通道 1 ADC 数据 <23:0>，MSB 在前
06h	保留	8	—	保留；忽略读操作，不要进行写操作
07h	PHASE	8	R/W	相位延时配置寄存器
08h	GAIN	8	R/W	增益配置寄存器
09h	STATUS/COM	8	R/W	状态 / 通信寄存器
0Ah	CONFIG1	8	R/W	配置寄存器 1
0Bh	CONFIG2	8	R/W	配置寄存器 2

表 22-2: 连续读模式的寄存器映射分组

功能	地址	READ<1:0>		
		01	10	11
DATA_CH0	00h	组	类型	循环读取整个寄存器映射
	01h			
	02h			
DATA_CH1	03h	组		
	04h			
	05h			
PHASE	07h	组	类型	
GAIN	08h			
STATUS/COM	09h	组		
CONFIG1	0Ah			
CONFIG2	0Bh			

22.3 串行接口

22.3.1 概述

与双通道 AFE 的所有通信都通过其串行接口进行处理；这包括与 PIC18F8XJ72 器件自身的数据交换。这种安排让 AFE 可以在复杂应用中将数据传送给 SPI 总线上的其他单片机，并与其他支持 SPI 的模拟器件协同工作。

该串行接口是 SPI 兼容的从器件接口，兼容 SPI 模式 0,0 和 1,1。数据在 SCKA 下降沿送出 AFE，并在 SCKA 上升沿送入器件。在这些模式下，SCKA 在空闲时可以为高电平或低电平。

AFE 参考指南的第 B.5 节“串行接口说明”完整介绍了串行接口。

22.3.2 控制字节


发送给 AFE 的第一个字节总是控制字节。该字节包含 3 个字段（图 22-2）：

- 两个地址位（A<6:5>，MSb）
- 5 个寄存器地址位（A<4:0>）
- 1 个读/写位（R/W，LSb）

AFE 接口支持器件寻址（通过 A<6:5>），因而同一 SPI 总线上可以有多个器件，而不会发生数据总线争用。该功能使总线上的外部 SPI 主器件（如另一个单片机）可以读取和共享数据。这种功能还可以支持这样的三相电能计量系统：包含两个额外的模拟前端器件，并通过单条 SPI 总线（单个 CS、SCK、SDI 和 SDO 引脚）进行控制。

PIC18F87J72 接口的 SPI 器件地址位总是为 00；它们不能改变。

图 22-2: 控制字节



读取未定义地址时，将在第一个和所有后续发送字节上产生全零输出。写入一个未定义地址没有任何作用，也不会递增地址计数器。

22.3.3 读取器件

读取的第一个数据字节是控制字节中所提供的地址定义的字节。发送第一个字节之后，如果 CSA 引脚保持低电平，则会继续进行通信，并通过接口的配置（由 STATUS/COM 寄存器中的 READ 位设置）确定下一个发送字节的地址。

22.3.4 写入器件

写入的第一个数据字节是控制字节中所提供的地址定义的字节。写通信会自动递增后续字节的地址。

同一次通信中下一个发送字节的地址（CSA 保持低电平）是寄存器映射中定义的下一个地址。在寄存器映射的结束处，地址将循环折回到寄存器映射起始处。写入不可写寄存器没有任何作用。

在写通信期间，SDOA 引脚将保持高阻态。

22.3.5 连续通信，按地址集进行循环

如果用户希望连续读取 ADC 的任一通道或同时连续读取两个通道，可以将 AFE 的内部地址计数器设置为按特定寄存器集进行循环。通过这种方法，还可以连续读取特定的寄存器组、一种寄存器类型或所有寄存器。

在每种情况下，都是通过 SDIA 上的一个控制字节来启动通信。器件将按照同一个循环进行操作，直到 CSA 恢复为高电平为止。

AFE 参考指南的第 B.5.7 节“连续通信，按地址集进行循环”更详细地介绍了连续通信。

22.3.6 数据就绪引脚（DR）

除了标准 SPI 接口引脚（SDIA、SDOA、SCKA 和 CSA）之外，AFE 还提供了一个额外的数据就绪（DR）信号。它用于向外部器件指示何时转换数据可用。在同名引脚上提供的 DR 信号是一个在通道转换结束时变为有效的低电平有效脉冲，它的周期等于 DRCLK 时钟周期，宽度等于一个 DMCLK 周期。

DR 引脚可配置为工作于不同模式，这些模式根据 ADC 通道上转换数据的可用性而定义。AFE 参考指南的第 B.5.9 节“数据就绪引脚（DR）”介绍了各种数据就绪模式，以及 DR 引脚的配置选项。

22.4 AFE 连接

双通道 AFE 具有多个数据和电源连接，这些连接独立于单片机的数字端。这些连接是使用 AFE 所必需的，它们是第 2.0 节“PIC18FJ 单片机入门指南”介绍的连接和布线连接之外的附加连接。

图 22-3 显示了使 AFE 正常工作所需的所有连接。

22.4.1 电压和接地连接


AFE 具有不同于单片机其余部分的独立电源电压要求。数字电路通过 SVDD 引脚进行供电，该引脚的电压要求为 2.7V 至 5.5V。通常情况下，SVDD 可连接到 3.3V，与 VDD 和 AVDD 引脚相同。模拟电路通过 SAVDD

引脚单独供电，该引脚的电压要求为 4.5V 至 5.5V (5V ±10%)。独立的接地回路分别通过 SVSS 和 SAVss 引脚提供。

与单片机的 VDD/VSS 和 AVDD/AVss 引脚相同，AFE 电源和回路引脚对上也需要旁路电容。这些电容的要求与 VDD/VSS 和 AVDD/AVss 引脚的电容相同。

建议在使用 PIC18F87J72 系列器件的设计中为模拟电路实现一个独立的接地回路。SAVss 以及其他需要接地的 AFE 模拟引脚（例如，REFIN-）都应连接到该模拟回路。SVss 可以与 Vss 和 AVss 一起连接到数字地。模拟和数字地可以连接到电源上的同一点。

图 22-3: AFE 操作所必需的连接



PIC18F87J72 系列

22.4.2 串行接口连接

AFE 使用自己的专用串行外设接口 (SPI) 来发送来自其 A/D 转换器的输出数据, 以及发送和接收控制信息。该接口使 AFE 可以直接与公共串行总线上使用 SPI 的其他单片机和模拟外设通信。

要使用该接口, 在 AFE 和 MSSP 模块之间需要以下连接:

- 从 SDO (RC5) 至 SDIA
- 从 SDI (RC4) 至 SDOA
- 从 SCK (RC3) 至 SCKA

此外, AFE 还需要在 $\overline{\text{CSA}}$ 引脚上具有片选信号 (低电平有效) 才能正常工作。片选信号可以通过任意可用 I/O 引脚提供。

22.4.3 其他接口连接

除了 SPI 连接之外, AFE 还另外需要 3 个数字信号进行适当的控制:

- 数据就绪 ($\overline{\text{DR}}$) 输出, 置为低电平时指示转换已完成, 已准备好进行传输;
- 模块复位 ($\overline{\text{ARESET}}$), 置为低电平时可独立地强制 AFE 发生 POR 事件; 以及
- 用于 AFE 数字电路的时钟, 在 CLKIA 引脚上提供。

要使用数据就绪信号, 需要将 $\overline{\text{DR}}$ 引脚与一个外部中断引脚 (如 INT0) 连接。将 $\overline{\text{DR}}$ 置为有效会产生中断, 可以使用该中断的 ISR 通过 SPI 来读取 AFE 的数据。请注意, 无论使用何种中断触发信号, 都必须将它正确地配置为在引脚置为低电平时触发。

对于复位输入, 可以使用一个可用的 I/O 引脚在需要时将 $\overline{\text{ARESET}}$ 驱动为低电平。

对于 AFE 时钟信号, 可以使用适当频率范围 (1 MHz 至 5 MHz) 内的任何合适的时钟信号。一种方便的低引脚数方法是使用 CCP 模块在 PWM 模式下产生一个合适的时钟, 然后将模块的输出引脚连接到 CLKIA。

22.4.4 模拟输入

要转换为数字值的模拟信号连接到 CH0 和 / 或 CH1 的引脚。每个通道都具有反相和同相输入 (分别为 CHn- 和 CHn+), 并且它们是全差分输入。第 29.0 节 “电气特性” 介绍了输入的限制值和绝对最大值。

REFIN+/OUT 和 REFIN- 引脚用于为 AFE 提供外部参考电压; REFIN+/OUT 引脚还可以配置为提供通过 AFE 的内部参考电压产生的电压。如果使能了内部参考电压, 则建议为 REFIN+/OUT 引脚装上一个连接到模拟地的旁路电容。REFIN- 引脚应直接连接到模拟地 (如图 22-3 所示)。

22.5 使用 AFE

要配置 AFE 并读取 A/D 转换数据, 请执行以下序列:

1. 初始化 MSSP 模块:
 - a) 配置为 SPI 主模式, 采用 SPI 模式 0,0 ($\text{CKP} = 0, \text{CKE} = 1$) 或模式 1,1 ($\text{CKP} = 1, \text{CKE} = 0$)。
 - b) 通过配置 TRISC 将 SCK 和 SDO 设为输出, SDI 设为输入。
2. 通过将 $\overline{\text{ARESET}}$ 下拉为低电平来复位 AFE。
3. 将 $\overline{\text{CSA}}$ 上拉为高电平。
4. 禁止连接到同一 SPI 总线的所有器件的片选信号。
5. 将 $\overline{\text{CSA}}$ 下拉为低电平, 然后将寄存器地址与命令 (读或写选择) 通过 SPI 写入 AFE。
只要使能 $\overline{\text{CSA}}$, 地址将会在每个 SPI 传输完成后自动递增。发送地址和命令之后, 可以读取或写入 AFE 的寄存器。
在读取或写入一组 AFE 寄存器之后禁止 $\overline{\text{CSA}}$ 。

注: 初始化时发送给 AFE 的第一个字节必须是控制字节。更多信息, 请参见 B.5 “串行接口说明”。

6. 当 $\overline{\text{DR}}$ 信号置为有效时, 表示 A/D 转换已完成, 可以使用中断程序从一个或两个通道读取数据。整体方法类似于步骤 5 中介绍的通过 SPI 读取其他 AFE 寄存器的方法。

请注意, 即使不向 AFE 提供 CLKIA, 也可以执行 SPI 操作来读取或写入 AFE 的寄存器。对于执行 A/D 转换和在转换完成后产生数据就绪 ($\overline{\text{DR}}$) 信号, CLKIA 信号是必需的。

例 22-1 给出了实现 AFE 驱动程序的一个大体轮廓。

例 22-2 至例 22-5 给出了每个步骤的详细信息。

此处给出的示例假定存在以下连接：

- RC4 (SDI) 至 SDOA
- RC5 (SDO) 至 SDIA
- RC3 (SCK) 至 SCKA
- RD0 至 $\overline{\text{ARESET}}$
- RD7 至 $\overline{\text{CSA}}$
- RC2 (CCP1) 至 CLKIA
- RB0 (INT0) 至 $\overline{\text{DR}}$

除了 SPI (它由单片机的单个 MSSP 模块决定) 之外, 其他连接可能会根据特定应用的需求而变化。例如, CLKIA 上的 AFE 时钟在该演示中通过 CCP1 的 PWM 产生; 可能还有其他时钟源可供使用。用户应相应地修改各个代码段。

例 22-1: 使用 AFE 的整体结构

```
////////////////////////////////////
// Outline of a typical driver routine for the dual-channel AFE.
////////////////////////////////////

#include "p18F87J72.h"

void main(void)
{

    //////////////////////////////////////
    // STEP 1: Initialize MSSP (Example 22-2)
    //////////////////////////////////////

    //////////////////////////////////////
    // STEP 2: Issue Reset to AFE (Example 22-2)
    //////////////////////////////////////

    //////////////////////////////////////
    // STEP 3: Disable all Chip Selects on all SPI devices (Example 22-2)
    //////////////////////////////////////

    //////////////////////////////////////
    // STEP 4: Write to AFE registers; read back (optionally) to confirm settings (Example 22-4)
    //////////////////////////////////////

    //////////////////////////////////////
    // STEP 5: Configure CCP1 to serve as AFE clock source (Example 22-3)
    //////////////////////////////////////

    //////////////////////////////////////
    ///STEP 6: Configure Interrupt INT0 for use with DR pin (Example 22-3)
    //////////////////////////////////////

    while(1);
}

////////////////////////////////////
//STEP 7: ISR for reading AFE data (Example 22-5)
////////////////////////////////////
```

PIC18F87J72 系列

例 22-2: 初始化 MSSP 模块

```
////////////////////////////////////
// STEP 1: Initialize the MSSP in SPI Master mode to access the AFE
// Connections: SCK--SCKA, SDI--SD0A, SDO--SDIA
////////////////////////////////////

SSPCON1bits.CKP = 1;      // SPI mode 1,1: idle state for SCK is high,
SSPCON1bits.CKE = 0;      // data transmitted on transition from idle to active state
// SSPCON1bits.CKP = 0;    // If SPI mode 0,0 is used instead, SCK idle state is low,
// SSPCON1bits.CKE = 1;    // data transmitted on transition from active to idle state
SSPCON1bits.SSPEN = 1;    // Enable SPI
TRISCBits.TRISC3 = 0;     // define SCK pin as output
TRISCBits.TRISC4 = 1;     // define SDI pin as input
TRISCBits.TRISC5 = 0;     // define SDO pin as output

////////////////////////////////////
// STEP 2: Issue Reset to AFE.ARESET pin is connected to RD0 in this example
////////////////////////////////////

LATDbits.LATD0 = 0;
TRISDbits.TRISD0=0;      // Put the Delta Sigma ADC module in reset
LATDbits.LATD0 = 1;      // Release the Delta Sigma ADC module from reset

////////////////////////////////////
// STEP 3:
// Disable all chip selects for all devices connected to SPI, including chip select
// for the AFE.CSA is connected to RD7 in this example
////////////////////////////////////

TRISDbits.TRISD7=0;
LATDbits.LATD7=1;
```

例 22-3: AFE 时钟源和中断配置

```
////////////////////////////////////
// STEP 5: Set up Clock to AFE.
// Connections: In this example CLKIA is connected to CCP1.
////////////////////////////////////

CCP1CON |= 0b00001100;    // ccpxm3:ccpxm0 11xx=pwm mode
CCPR1L=0x01;              // 50% Duty Cycle Clock
TRISCBits.TRISC2 = 0;     // Make RC2 Output; RC2 is connected to CLKIA of AFE
T2CONbits.TMR2ON = 0;     // STOP TIMER2 registers to POR state
PR2 = 0x01;               // Set period
T2CONbits.TMR2ON = 1;     // Turn on PWM1

////////////////////////////////////
// STEP 6: Interrupt Configuration
// DR output of AFE can be used as interrupt. It can be connected to any external interrupt,
// like INT0. It can be declared as low or high priority interrupt.
// This example configures INT0 (connected to DR)as a high-priority interrupt.
////////////////////////////////////

RCONbits.IPEN=1;          //Priority Interrupt
INTCON2bits.RBPU=0;       //Enable INT0 pull-up; required
INTCON2bits.INTEDG0=0;    //Falling edge select; DR is active low pulse
INTCONbits.GIEH = 1;      //Enable high priority interrupts
INTCONbits.INT0IE = 1;    //Enable INT0 interrupt
```

例 22-4: 通过 MSSP 写入和读取 AFE 寄存器

```

////////////////////////////////////
// STEP 4: Write to AFE registers
// Initialize the AFE by writing to PHASE, GAIN, STATUS, CONFIG1 and CONFIG2 registers.
// Below is an example. The registers can be programmed with values as required
// by the application.
////////////////////////////////////

LATDbits.LATD7=0;           //Chipselect enable for Delta Sigma ADC
if (SSPSTATbits.BF==1)
    Dummy_Read=SSPBUF;
SSPBUF = 0x0E;               //Address and Write command for Gain Register
                             // A6-A5--->00;A4-A0---->0x07;R/W---0 for write

while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;           //Dummy read to clear Buffer Full Status bit
SSPBUF = 0x00;               //PHASE Register: No Delay
while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;
SSPBUF = 0x04;               //Address automatically incremented GAIN Register
                             //CH1 gain 16, CH0 gain 1, No Boost

while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;
SSPBUF = 0xA0;               //Address automatically incremented STATUS Register
                             //Default values

while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;
SSPBUF = 0x10;               //Address automatically incrementedData for CONFIG1 Register
                             //No Dither, Other values are default

while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;
SSPBUF = 0x01;               //Address automatically incremented Data for CONFIG2 Register
                             //CLKEXT bit should be always programmed to 1

while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;
LATDbits.LATD7=1;           //Disable chip select after read/write of each set of registers

////////////////////////////////////
// Read from AFE registers to verify; this step is optional and does not affect AFE Operation.
// As an example, only GAIN, STATUS, CONFIG1 and CONFIG2 are read.
////////////////////////////////////

LATDbits.LATD7=0;           //Chip select enable for AFE
SSPBUF = 0x11;               //Address and Read command for Gain Register
                             // A6-A5--->00;A4-A0---->0x08;R/W---1 for read

while(!SSPSTATbits.BF);
Dummy_Read=SSPBUF;           //Dummy read to clear Buffer Full Status bit
SSPBUF = 0x00;
while(!SSPSTATbits.BF);
D_S_ADC_data1=SSPBUF;        //Data from GAIN Register
SSPBUF = 0x00;
while(!SSPSTATbits.BF);
D_S_ADC_data2=SSPBUF;        //Data from STATUS Register, Address automatically incremented
SSPBUF = 0x00;
while(!SSPSTATbits.BF);
D_S_ADC_data3=SSPBUF;        //Data from CONFIG1 Register, Address automatically incremented
SSPBUF = 0x00;
while(!SSPSTATbits.BF);
D_S_ADC_data4=SSPBUF;        //Data from CONFIG2 Register, Address automatically incremented
LATDbits.LATD7=1;           //Disable chip select after read/write of each set of registers

```

PIC18F87J72 系列

例 22-5: 在中断期间读取来自 AFE 的数据

```
////////////////////////////////////
// STEP 7: Reading AFE results in Interrupt Routine.
// ADC is configured in 16-bit result mode, thus 16-bit result of each Channel can be read.
// In this example DR is connected to INT0; after each conversion, DR issues interrupt to INT0.
// INT0 is configured as high priority interrupt
////////////////////////////////////

#pragma interrupt High_isr_routine
void High_isr_routine(void)
{
    char    D_S_ADC_data1=0,D_S_ADC_data2=0,D_S_ADC_data3=0,D_S_ADC_data4=0,Dummy_Read=0;
    if((INTCONbits.INT0IF)&&(INTCONbits.INT0IE))
    {
        // Disable all Chip selects of other devices connected to SPI
        LATDbits.LATD7=0;           //Chip select enable for Delta Sigma ADC
        SSP1BUF = 0x01;             //Address and Read command for Channel0 result MSB register
        while(!SSPSTATbits.BF);
        Dummy_Read=SSPBUF;          //Dummy read to clear Buffer Full Status bit
        SSPBUF = 0x00;
        while(!SSPSTATbits.BF);
        D_S_ADC_data1=SSPBUF;        //Data from Channel0 MSB
        SSPBUF = 0x00;
        while(!SSPSTATbits.BF);
        D_S_ADC_data2=SSPBUF;        //Data from Channel0 LSB, Address automatically incremented
        SSPBUF = 0x00;
        while(!SSPSTATbits.BF);
        D_S_ADC_data3=SSPBUF;        //Data from Channel1 MSB, Address automatically incremented
        SSPBUF = 0x00;
        while(!SSPSTATbits.BF);
        D_S_ADC_data4=SSPBUF;        //Data from Channel1 LSB, Address automatically incremented
        LATDbits.LATD7=1;           //Disable chip select after read/write of registers

        INTCONbits.INT0IF=0;        //Clear INT0IF for next interrupt
    }
}

#pragma code High_isr=0x08
void High_ISR(void)
{
    _asm goto High_isr_routine _endasm
}
}
```

23.0 比较器模块

模拟比较器模块包含两个比较器，可以用多种方式对它们进行配置。比较器的输入可以从与 RF1 至 RF6 引脚复用的模拟输入和片上参考电压中选择（见第 24.0 节“比较器参考电压模块”）。数字输出（常规或反相的）可从引脚电平读取，也可通过控制寄存器读取。

CMCON 寄存器（寄存器 23-1）用于选择比较器的输入和输出配置。图 23-1 给出了各种比较器配置的框图。

寄存器 23-1: CMCON: 比较器模块控制寄存器

R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1
C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	C2OUT: 比较器 2 输出位 当 C2INV = 0 时: 1 = C2 VIN+ > C2 VIN- 0 = C2 VIN+ < C2 VIN- 当 C2INV = 1 时: 1 = C2 VIN+ < C2 VIN- 0 = C2 VIN+ > C2 VIN-
bit 6	C1OUT: 比较器 1 输出位 当 C1INV = 0 时: 1 = C1 VIN+ > C1 VIN- 0 = C1 VIN+ < C1 VIN- 当 C1INV = 1 时: 1 = C1 VIN+ < C1 VIN- 0 = C1 VIN+ > C1 VIN-
bit 5	C2INV: 比较器 2 输出反相位 1 = C2 输出反相 0 = C2 输出不反相
bit 4	C1INV: 比较器 1 输出反相位 1 = C1 输出反相 0 = C1 输出不反相
bit 3	CIS: 比较器输入切换位 当 CM<2:0> = 110 时: 1 = C1 VIN- 连接到 RF5/AN10/CVREF/SEG23/C1INB C2 VIN- 连接到 RF3/AN8/SEG21/C2INB 0 = C1 VIN- 连接到 RF6/AN11/SEG24/C1INA C2 VIN- 连接到 RF4/AN9/SEG22/C2INA
bit 2-0	CM<2:0>: 比较器模式位 图 23-1 给出了比较器的几种模式以及相应 CM<2:0> 位的设置。

PIC18F87J72 系列

23.1 比较器配置

图 23-1 给出了比较器的 8 种工作模式。CMCON 寄存器的 CM<2:0> 位用于选择模式。TRISF 寄存器控制每种模式下比较器引脚的数据方向。如果改变比较器模

式，由于存在指定的模式改变延时（如第 29.0 节“电气特性”所示），比较器的输出电平可能会在此延时期间无效。

注： 改变比较器模式期间应禁止比较器中断；否则会产生错误的中断。

图 23-1: 比较器 I/O 工作模式

禁止比较器输出 CM<2:0> = 000	比较器关闭 (POR 默认值) CM<2:0> = 111
两个独立的比较器 CM<2:0> = 010	两个带输出的独立比较器 CM<2:0> = 011
两个具有公共参考端的比较器 CM<2:0> = 100	两个具有公共参考端且带输出的比较器 CM<2:0> = 101
一个带输出的独立比较器 CM<2:0> = 001	两个比较器复用四路输入 CM<2:0> = 110
A = 模拟输入，端口总是读为 0 D = 数字输入 CIS (CMCON<3>) 是比较器输入切换位 * 将 TRISF<2:1> 位置 1 时，会通过将引脚配置为输入来禁止比较器输出。	


23.2 比较器工作原理

图23-2所示为单比较器以及模拟输入电平与数字输出之间的关系。当 V_{IN+} 上的模拟输入电压小于 V_{IN-} 上的模拟输入电压时，比较器输出为数字低电平。当 V_{IN+} 上的模拟输入电压大于 V_{IN-} 上的模拟输入电压时，比较器输出为数字高电平。图23-2中比较器输出的黑色区域表示因输入失调和响应时间所造成的输出不确定区域。

23.3 比较器参考电压

根据不同的比较器工作模式，可选择使用外部或内部参考电压。将 V_{IN-} 上的模拟信号与 V_{IN+} 上的信号作比较，并相应地调整比较器的数字输出（图23-2）。

图 23-2: 单比较器



23.3.1 外部参考电压信号

当使用外部参考电压时，可将比较器模块中的两个比较器配置为使用同一个参考源或使用不同的参考源。但是，门限检测电路可能要求使用同一个参考源。参考信号必须在 V_{SS} 和 V_{DD} 之间，并且可被施加到比较器的任一引脚上。

23.3.2 内部参考电压信号

比较器模块也可以选择使用内部比较器参考电压模块产生的参考电压。在第24.0节“比较器参考电压模块”中详细介绍了该模块。

只有在两个比较器复用四路输入的模式（ $CM<2:0> = 110$ ）中才可使用内部参考电压。在该模式下，内部参考电压被施加到两个比较器的 V_{IN+} 引脚上。

23.4 比较器响应时间

响应时间是指在选择新的参考电压或输入源后，比较器输出达到有效电平的最短时间。如果内部参考电压改变了，在使用比较器输出时，必须考虑内部参考电压的最大延时。否则，应使用比较器的最大延时（见第29.0节“电气特性”）。

23.5 比较器输出


通过 $CMCON$ 寄存器读取比较器输出。这些位是只读位。比较器输出也可以直接输出到 $RF1$ 和 $RF2$ I/O 引脚。当使能 $RF1$ 和 $RF2$ 引脚输出时， $RF1$ 和 $RF2$ 引脚输出路径上的多路开关会发生切换，并且每个引脚的输出与比较器输出是不同步的。每个比较器输出的不确定区域的大小与规范中给出的输入失调电压和响应时间有关。图23-3给出了比较器的输出框图。

在该模式下， $TRISF$ 仍作为 $RF1$ 和 $RF2$ 引脚的输出使能 / 禁止位。

使用 $C2INV$ 和 $C1INV$ 位（ $CMCON<5:4>$ ）改变比较器输出的极性。

注	1: 读端口寄存器时，所有配置为模拟输入的引脚将读为 0。配置为数字输入的引脚将根据施密特触发器输入规范，对模拟输入进行相应转换。
	2: 定义为数字输入引脚上的模拟电平可能会使输入缓冲器的电流消耗超过规定值。

图 23-3: 比较器输出框图



23.6 比较器中断

任一比较器的输出值发生变化，都会将比较器中断标志位置 1。需要用软件保存输出位的状态信息（从 CMCON<7:6> 读取），以确定实际发生的变化。CMIF 位（PIR2<6>）是比较器中断标志位，必须通过清零复位。由于可以向该寄存器写入 1，因此可以产生模拟中断。

必须将 CMIE 位（PIE2<6>）和 PEIE 位（INTCON<6>）置 1 以允许中断。此外，还必须将 GIE 位（INTCON<7>）置 1。如果这些位中的任何一位被清零，将不会允许中断，尽管中断条件发生时仍会将 CMIF 位置 1。

注： 当执行读操作时（Q2 周期开始），如果 CMCON 寄存器（C1OUT 或 C2OUT）的值发生变化，那么 CMIF（PIR2<6>）中断标志位可能不会被置 1。

用户可用以下方式在中断服务程序中清除该中断：

- 任何对 CMCON 的读或写都将结束不匹配条件。
- 清零标志位 CMIF。

只要存在不匹配条件，标志位 CMIF 就会置 1。读 CMCON 将结束不匹配条件并允许将标志位 CMIF 清零。

23.7 休眠期间的比较器操作

当比较器处于工作状态而器件处于休眠模式时，比较器仍保持工作状态并可产生中断（如果中断被允许）。中断会将器件从休眠模式唤醒。每个处于工作状态的比较器都将消耗额外的电流，如比较器规范中所示。若要将休眠模式下的功耗降至最低，可在进入休眠模式前关闭比较器（CM<2:0> = 111）。如果器件从休眠状态唤醒，CMCON 寄存器的内容不受影响。

23.8 复位的影响

器件复位强制 CMCON 寄存器为复位状态，从而使比较器模块进入关闭模式（CM<2:0> = 111）。但是，器件复位时输入引脚（RF3 至 RF6）被默认配置为模拟输入。这些引脚的 I/O 配置由 PCFG<3:0> 位（ADCON1<3:0>）的设置决定。因此，当复位时引脚呈现模拟输入状态，将使器件电流降至最低。

23.9 模拟输入连接注意事项

模拟输入的简化电路如图 23-4 所示。由于模拟引脚被连接到数字输出端，它们在 VDD 和 VSS 之间连有反向偏置的二极管。因此，模拟输入必须在 VSS 和 VDD 之间。如果输入电压与这一范围偏离的绝对值超过 0.6V，就可

能发生一个二极管正向导通，从而可能导致锁死发生。模拟信号源的最大阻抗推荐值为 10 kΩ。任何连接到模拟输入引脚的外部元件（如电容或齐纳二极管），要保证其泄漏电流极小。

图 23-4: 比较器模拟输入模型




表 23-1: 与比较器模块相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	49
PIR2	OSCFIF	CMIF	—	—	BCLIF	LVDIF	TMR3IF	—	52
PIE2	OSCFIE	CMIE	—	—	BCLIE	LVDIE	TMR3IE	—	52
IPR2	OSCFIP	CMIP	—	—	BCLIP	LVDIP	TMR3IP	—	52
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	51
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	51
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	—	52
LATF	LATF7	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	—	52
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	—	52

图注： — = 未实现，读为 0。比较器模块不使用阴影单元。

PIC18F87J72 系列

注:

24.0 比较器参考电压模块

比较器参考电压模块是一个 16 阶的梯形电阻网络，可提供多个参考电压供选择。虽然它的主要目的是为模拟比较器提供参考电压，但也可将它用于其他场合。

图 24-1 给出了该模块的框图。梯形电阻网络经过分段可提供两种范围的 CVREF 值，并且该网络还具有断电功能，可以在不使用参考电压的情况下节省功耗。器件的 VDD/VSS 或外部参考电压都可以作为该模块的参考电压源。

24.1 配置比较器参考电压

比较器参考电压模块是通过 CVRCON 寄存器（寄存器 24-1）来控制的。比较器参考电压模块提供两种范围的输出电压，每种范围都具有 16 个不同的电压。

通过 CVRR 位（CVRCON<5>）选择输出电压的范围。这两种范围的主要区别在于其电压值之间的步长不同（其中一种范围可提供较高的分辨率），该步长由 CVREF 选择位（CVR<3:0>）来决定。下面是计算比较器参考电压输出值的公式：

$$\text{如果 CVRR} = 1: \\ \text{CVREF} = ((\text{CVR}<3:0>)/24) \times (\text{CVRSRC})$$

$$\text{如果 CVRR} = 0: \\ \text{CVREF} = (\text{CVRSRC}/4) + ((\text{CVR}<3:0>)/32) \times (\text{CVRSRC})$$

比较器参考电压模块的电压源可以来自 VDD 和 VSS，也可以来自与 RA2 和 RA3 复用的外部 VREF+ 和 VREF-。通过 CVRSS 位（CVRCON<4>）选择电压源。

在更改 CVREF 输出值时，必须考虑比较器参考电压的稳定时间（见第 29.0 节“电气特性”中的表 29-3）。

寄存器 24-1: CVRCON: 比较器参考电压控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
CVREN	CVROE ⁽¹⁾	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0
bit 7							bit 0


图注：

R = 可读位	W = 可写位	U = 未实现位，读为 0
-n = POR 时的值	1 = 置 1	0 = 清零
		x = 未知

bit 7	CVREN: 比较器参考电压使能位 1 = CVREF 电路上电 0 = CVREF 电路断电
bit 6	CVROE: 比较器 VREF 输出使能位 ⁽¹⁾ 1 = CVREF 电压也从 RF5/AN10/CVREF/SEG23/C1INB 引脚输出 0 = CVREF 电压从 RF5/AN10/CVREF/SEG23/C1INB 引脚断开
bit 5	CVRR: 比较器 VREF 范围选择位 1 = 0 至 0.667 CVRSRC，步长为 CVRSRC/24（低电压范围） 0 = 0.25 CVRSRC 至 0.75 CVRSRC，步长为 CVRSRC/32（高电压范围）
bit 4	CVRSS: 比较器 VREF 源选择位 1 = 比较器参考电压源，CVRSRC = (VREF+) – (VREF-) 0 = 比较器参考电压源，CVRSRC = VDD – VSS
bit 3-0	CVR<3:0>: 比较器 VREF 值选择位（0 ≤ (CVR<3:0>) ≤ 15） 当 CVRR = 1 时： CVREF = ((CVR<3:0>)/24) • (CVRSRC) 当 CVRR = 0 时： CVREF = (CVRSRC/4) + ((CVR<3:0>)/32) • (CVRSRC)

注 1: CVROE 改写 TRISF<5> 位设置。

图 24-1: 比较器参考电压模块框图



24.2 参考电压精度 / 误差

由于模块结构的限制，并不能实现整个参考电压范围的满量程输出。梯形电阻网络顶部和底部的晶体管（图 24-1）使 CVREF 值不能达到参考电压源的满幅值。参考电压是由参考电压源分压而来的，因此 CVREF 输出随参考电压源的波动而变化。经过测试的参考电压的绝对精度，请参见第 29.0 节“电气特性”。

24.3 休眠期间的操作

如果因中断或看门狗定时器超时将器件从休眠模式唤醒，CVRCON 寄存器的内容将不受影响。为了降低休眠模式下的电流消耗，应禁止参考电压模块。

24.4 复位的影响

器件复位时，CVREN 位（CVRCON<7>）将被清零从而禁止参考电压模块。复位还将 CVROE 位（CVRCON<6>）清零，使参考电压从 RA2 引脚断开；同时通过将 CVRR 位（CVRCON<5>）清零选择高电压范围。CVR 值选择位也将清零。

24.5 连接注意事项

参考电压模块独立于比较器模块工作。如果 CVROE 位被置 1，那么参考电压发生器的输出可能与 RF5 引脚相连。当 RA2 被配置为数字输入引脚时，将参考电压输出连接到 RA2 引脚，将会增加电流消耗。使能 CVRSS 时，将 RF5 连接到数字输出也将增加电流消耗。

RF5 引脚可被用作简单的 D/A 输出，但是其驱动能力有限。要提高电流驱动能力，VREF 参考电压输出端必须外接缓冲器。图 24-2 举例说明了这一缓冲技术。

图 24-2: 参考电压输出缓冲示例




表 24-1: 与比较器参考电压相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	51
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	51
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	—	52

图注: — = 未实现，读为 0。比较器参考电压不使用阴影单元。

PIC18F87J72 系列

注:

25.0 充电时间测量单元（CTMU）

充电时间测量单元（CTMU）是一个灵活的模拟模块，它提供脉冲源之间的精确时间差测量，以及异步脉冲生成功能。CTMU 可与其他片上模拟模块配合使用，精确测量时间、电容、电容的相对变化，或生成具有特定延时的输出脉冲。CTMU 是连接电容式传感器的理想选择。

该模块具有以下主要特性：


- 最多 13 路通道，可用于电容或时间测量输入
- 片上精确电流源
- 4 个边沿输入触发源
- 每个边沿源的极性控制

- 边沿顺序控制
- 边沿响应控制
- 时间测量分辨率为 1 纳秒
- 高精度时间测量
- 与系统时钟异步的外部或内部信号延时
- 适合电容测量的精确电流源

CTMU 与 A/D 转换器配合工作，根据具体器件和可用的 A/D 通道数，最多可提供 13 路通道用于时间或电荷测量。如果配置为产生延时，那么 CTMU 连接到其中一个模拟比较器。电平敏感输入边沿源有 4 种可供选择：两个外部输入或 CCP1/CCP2 特殊事件触发器。

图 25-1 给出了 CTMU 的框图。

图 25-1: CTMU 框图



PIC18F87J72 系列

25.1 CTMU 工作原理

CTMU 的工作方式是使用固定电流源来对电路进行充电。电路的类型取决于要进行测量的类型。在进行电荷测量的情况下，电流是固定的，向电路施加电流的时间也是固定的。这样，只要通过 A/D 测得电压就可以测得电路的电容。在进行时间测量的情况下，电流和电路的电容都是固定的。这种情况下，由 A/D 读取的电压可以代表从电流源开始对电路进行充电到停止充电经过的时间。

如果 CTMU 用于产生延时，那么电容和电流源是固定的，向比较器电路提供的电压也是固定的。信号的延时由充电到电压达到比较器门限电压所需的时间决定。

25.1.1 工作原理

CTMU 的工作原理基于以下电荷公式：

$$C = I \cdot \frac{dV}{dT}$$

简单来说，在电路中测量的电荷（以库仑为单位）定义为：以安培为单位的电流（ I ）乘以以秒为单位的电流流动时间（ t ）。电荷也可以定义为：以法拉为单位的电容（ C ）乘以电路的电压（ V ）。可得：

$$I \cdot t = C \cdot V$$

CTMU 模块提供了一个已知的恒定电流源。A/D 转换器用于测量公式中的电压（ V ），剩下两个未知量：电容（ C ）和时间（ t ）。以上公式可用于计算电容或时间，根据以下关系，使用电路的已知固定电容：

$$t = (C \cdot V) / I$$

或根据：

$$C = (I \cdot t) / V$$

使用电流源施加于电路的固定时间。

25.1.2 电流源

CTMU 的核心是精确电流源，旨在提供用于测量的恒定基准。用户可以从三个范围或总共两个数量级的电流中选择电流等级，并可以按 $\pm 2\%$ 的增量（标称值）对输出进行微调。通过 $IRNG<1:0>$ 位（ $CTMUICON<1:0>$ ）选择电流范围，值 00 代表最低范围。

通过 $ITRIM<5:0>$ 位（ $CTMUICON<7:2>$ ）进行电流微调。通过这 6 个位可以按大约每步 2% 的步阶微调电流源。请注意，其中一半的范围用于正向调整电流源，另一半用于负向调整电流源。值 000000 是中性位置（无变化）。值 100000 代表最大负调整（大约 -62%），011111 代表最大正调整（大约 +62%）。

25.1.3 边沿选择和控制

通过在模块的两路输入通道中发生的边沿事件控制 CTMU 测量。每路通道（称为边沿 1 和边沿 2）可以配置为接收来自一个边沿输入引脚（ $CTEDG1$ 和 $CTEDG2$ ）或 $CCPx$ 特殊事件触发器的输入脉冲。输入通道是电平敏感的，响应通道中的瞬时电平，而不是电平跳变。使用 $EDG1SEL$ 和 $EDG2SEL$ 位对（ $CTMUCONL<3:2$ 和 $6:5>$ ）选择输入。

除了电流源之外，还可以使用 $EDGE2POL$ 和 $EDGE1POL$ 位（ $CTMUCONL<7,4>$ ）配置每路通道的事件极性。还可以对输入通道进行过滤以选择边沿事件顺序（边沿 1 在边沿 2 之前发生），方法是将 $EDGSEQEN$ 位（ $CTMUCONH<2>$ ）置 1。

25.1.4 边沿状态

$CTMUCON$ 寄存器还包含两个状态位 $EDG2STAT$ 和 $EDG1STAT$ （ $CTMUCONL<1:0>$ ）。它们的主要功能是显示在相应的通道中是否发生了边沿响应。当在通道中检测到边沿响应时，CTMU 会自动将相应位置 1。输入通道的电平敏感特性也意味着，如果通道的配置发生改变并且与其电流状态匹配，那么状态位会立即置 1。

模块使用边沿状态位来控制到外部模拟模块（如 A/D 转换器）的电流源输出。只有其中一个状态位置 1 而不是两个状态位同时置 1 时，才会向外部模块提供电流，如果两个位同时置 1 或同时清零，则会切断电流。这使 CTMU 可以仅测量两个边沿事件之间的电流。在两个状态位都置 1 后，必须先将它们清零，然后才能进行另一次测量。如果可能，两个位应同时清零，以避免重新使能 CTMU 电流源。

除了可以由 CTMU 硬件置 1 之外，边沿状态位也可以用软件置 1。也就是说可以在用户应用程序中手动使能或禁止电流源。将其中任意一位置 1（但不是同时置 1）即可使能电流源。将两位同时置 1 或清零即可立即禁止电流源。

25.1.5 中断

每当电流源先使能，然后禁止时，CTMU 就会将其中断标志位（PIR3<2>）置 1。只有相应的中断允许位（PIE3<2>）也置 1 时，才会产生中断。如果未使能边沿顺序（即，边沿 1 必须在边沿 2 之前发生），则需要监视边沿状态位，确定上次发生并导致中断的是哪一个边沿事件。

25.2 CTMU 模块初始化

以下过程是用于初始化 CTMU 模块的通用指南：

1. 使用 IRNG 位（CTMUICON<1:0>）选择电流源范围。
2. 使用 ITRIM 位（CTMUICON<7:2>）微调电流源。
3. 通过设置 EDG1SEL 和 EDG2SEL 位（CTMUCONL<3:2> 和 <6:5>）配置边沿 1 和边沿 2 的边沿输入源。
4. 使用 EDG1POL 和 EDG2POL 位（CTMUCONL<4,7>）配置边沿输入的输入极性。默认配置是使用负边沿极性（从高至低跳变）。
5. 使用 EDGSEQEN 位（CTMUCONH<2>）使能边沿顺序。默认为禁止边沿顺序。
6. 使用 TGEN 位选择工作模式（测量或产生延时）。默认模式是时间 / 电容测量。
7. 使用 CTTRIG 位（CTMUCONH<0>）将模块配置为在发生第二个边沿事件时自动触发 A/D 转换。默认情况下，会禁止转换触发。
8. 通过将 IDISSEN 位（CTMUCONH<1>）置 1，对所连接电路放电；在等待足够时间，让电路完成放电之后，清零 IDISSEN。
9. 通过清零 CTMUEN 位（CTMUCONH<7>）禁止该模块。
10. 清零边沿状态位 EDG2STAT 和 EDG1STAT（CTMUCONL<1:0>）。
11. 通过将 EDGEN 位（CTMUCONH<3>）置 1 使能两个边沿输入。
12. 通过将 CTMUEN 位置 1 使能该模块。

根据要执行的测量或脉冲生成的类型，可能还需要再初始化和配置一个或更多其他模块，与 CTMU 模块配合使用：

- 边沿源生成：除了外部边沿输入引脚之外，CCPx 特殊事件触发器也可以用作 CTMU 的边沿源。
- 电容或时间测量：CTMU 模块使用 A/D 转换器来测量连接到一路模拟输入通道的电容两端的电压。
- 脉冲生成：在生成独立于系统时钟的输出脉冲时，CTMU 模块使用比较器 2 和关联的比较器参考电压。

25.3 校准 CTMU 模块

要精确测量电容和时间，以及产生精确延时，需要对 CTMU 进行校准。如果应用只需要测量电容或时间的相对变化，则通常不需要校准。此类应用的示例包括电容式触摸开关，在这种应用中，触摸电路具有基本电容，所增加的人体电容会改变电路的总电容。

如果需要测量实际的电容或时间，则必须进行两项硬件校准：电流源需要进行校准，以使其提供精确的电流；要测量的电路也需要进行校准，以测量和 / 或抵消要测量电容之外的所有其他电容。

25.3.1 电流源校准

CTMU 模块随附的电流源具有三种电流范围，其中每种范围都可以在其标称值 $\pm 60\%$ 的范围内进行调节。因此，要进行精确测量，可以通过在未用模拟通道上放置一个高精度电阻 R_{CAL} ，测量并调整该电流源。图 25-2 给出了示例电路。电流源测量使用以下步骤执行：

1. 初始化 A/D 转换器。
2. 初始化 CTMU。
3. 通过将 EDG1STAT（CTMUCONL<0>）置 1 使能电流源。
4. 产生稳定时间延时。
5. 执行 A/D 转换。
6. 使用 $I = V/R_{CAL}$ 计算电流源电流；其中， R_{CAL} 是高精度电阻， V 通过执行 A/D 转换来测量。

要计算 R_{CAL} 的值，必须选择标称电流，然后就可以计算电阻。例如，如果 A/D 转换器参考电压为 3.3V，使用满量程的 70%（即 2.31V）作为要由 A/D 转换器读取的所需近似电压。如果 CTMU 电流源的范围选择为 0.55 μ A，则所需的电阻值使用 $R_{CAL} = 2.31V/0.55 \mu A$ 计算，得到值为 4.2 M Ω 。类似地，如果电流源选择为 5.5 μ A，则 R_{CAL} 将为 420,000 Ω ；如果电流源设置为 55 μ A，则为 42,000 Ω 。

以下示例给出了执行 CTMU 电流校准的一种典型方法。例 25-1 演示了如何初始化 A/D 转换器和 CTMU。该程序是同时使用两个模块的应用的典型程序。例 25-2 演示了实际校准程序的一种方法。请注意，该方法需要手动触发 A/D 转换器，以逐步演示整个过程。也可以通过将 CTMU 的 CTTRIG 位（CTMUCONH<0>）置 1 来自动触发转换。

例 25-1: CTMU 校准设置程序

```
#include "p18cxxx.h"
/*****
**Setup CTMU *****/
/*****
void setup(void)

{ //CTMUCON - CTMU Control register

    CTMUCONH = 0x00;          //make sure CTMU is disabled
    CTMUCONL = 0x90;
    //CTMU continues to run when emulator is stopped,CTMU continues
    //to run in idle mode,Time Generation mode disabled, Edges are blocked
    //No edge sequence order, Analog current source not grounded, trigger
    //output disabled, Edge2 polarity = positive level, Edge2 source =
    //source 0, Edge1 polarity = positive level, Edge1 source = source 0,
    // Set Edge status bits to zero

    //CTMUICON - CTMU Current Control Register
    CTMUICON = 0x01;          //0.55uA, Nominal - No Adjustment

/*****
**Setup AD converter;
/*****

    TRISA=0x04;              //set channel 2 as an input

    // Configured AN2 as an analog channel
    // ANCON0
    ANCON0 = 0XFB;
    // ANCON1
    ANCON1 = 0X1F;

    // ADCON1
    ADCON1bits.ADFM=1;        // Result format 1= Right justified
    ADCON1bits.ADCAL=0;        // Normal A/D conversion operation
    ADCON1bits.ACQT=1;        // Acquisition time 7 = 20TAD 2 = 4TAD 1=2TAD
    ADCON1bits.ADCS=2;        // Clock conversion bits 6= FOSC/64 2=FOSC/32

    ANCON1bits.VBGEN=1;        // Turn on the Bandgap needed for Rev A0 parts

    // ADCON0
    ADCON0bits.VCFG0 =0;        // Vref+ = AVdd
    ADCON0bits.VCFG1 =0;        // Vref- = AVss
    ADCON0bits.CHS=2;          // Select ADC channel

    ADCON0bits.ADON=1;         // Turn on ADC

}
```

PIC18F87J72 系列

例 25-2: 电流校准程序

```
#include "p18cxxx.h"

#define COUNT 500 // @ 8MHz = 125uS.
#define DELAY for(i=0;i<COUNT;i++)
#define RCAL .027 // R value is 4200000 (4.2M)
// scaled so that result is in
// 1/100th of uA
#define ADSCALE 1023 // for unsigned conversion 10 sig bits
#define ADREF 3.3 // Vdd connected to A/D Vr+

int main(void)
{
    int i;
    int j = 0; // index for loop
    unsigned int Vread = 0;
    double VTot = 0;
    float Vavg=0, Vcal=0, CTMUISrc = 0; // float values stored for calcs

    // assume CTMU and A/D have been setup correctly
    // see Example 25-1 for CTMU & A/D setup
    setup();

    CTMUCONHbits.CTMUEN = 1; // Enable the CTMU
    for(j=0;j<10;j++)
    {
        CTMUCONHbits.IDISSEN = 1; // drain charge on the circuit
        DELAY; // wait 125us
        CTMUCONHbits.IDISSEN = 0; // end drain of circuit

        CTMUCONLbits.EDG1STAT = 1; // Begin charging the circuit
        // using CTMU current source
        DELAY; // wait for 125us
        CTMUCONLbits.EDG1STAT = 0; // Stop charging circuit

        PIR1bits.ADIF = 0; // make sure A/D Int not set
        ADCON0bits.GO=1; // and begin A/D conv.
        while(!PIR1bits.ADIF); // wait for A/D convert complete

        Vread = ADRES; // Get the value from the A/D
        PIR1bits.ADIF = 0; // Clear A/D Interrupt Flag
        VTot += Vread; // Add the reading to the total
    }

    Vavg = (float)(VTot/10.000); // Average of 10 readings
    Vcal = (float)(Vavg/ADSCALE*ADREF);
    CTMUISrc = Vcal/RCAL; // CTMUISrc is in 1/100ths of uA
}
```

25.3.2 电容校准

内部 A/D 转换器采样电容和电路板走线与焊盘的杂散电容虽然容值较小，但仍会影响电容测量的精度。在确保排除期望测量的电容的情况下，可以对杂散电容进行测量。测量使用以下步骤执行：

1. 初始化 A/D 转换器和 CTMU。
2. 将 EDG1STAT 置 1 (= 1)。
3. 等待固定延时 t 。
4. 清零 EDG1STAT。
5. 执行 A/D 转换。
6. 计算杂散电容和 A/D 采样电容：

$$C_{\text{OFFSET}} = C_{\text{STRAY}} + C_{\text{AD}} = (I \cdot t) / V$$

其中， I 从电流源测量步骤获知， t 是固定延时， V 通过执行 A/D 转换来测量。

然后，可以存储该测量值，用于时间测量时的计算，或在电容测量时减去该值。要进行校准，需要大致了解 $C_{\text{STRAY}} + C_{\text{AD}}$ 的电容值。 C_{AD} 约为 4 pF。

可能需要使用一个迭代过程来调整时间 t ，该时间是对电路进行充电，以从 A/D 转换器获得合理电压读数的时间。 t 的值可以通过将 C_{OFFSET} 设置为理论值，然后求解 t 来确定。例如，如果 C_{STRAY} 的理论计算值为 11 pF， V 预期为 V_{DD} 的 70%（即 2.31V），那么 t 为：

$$(4 \text{ pF} + 11 \text{ pF}) \cdot 2.31\text{V} / 0.55 \mu\text{A}$$

或 63 μs 。

请参见例 25-3 了解 CTMU 电容校准的典型程序。

PIC18F87J72 系列

例 25-3: 电容校准程序

```
#include "p18cxxx.h"

#define COUNT 25 // @ 8MHz INTFRC = 62.5 us.
#define ETIME COUNT*2.5 // time in uS
#define DELAY for(i=0;i<COUNT;i++)
#define ADSCALE 1023 // for unsigned conversion 10 sig bits
#define ADREF 3.3 // Vdd connected to A/D Vr+
#define RCAL .027 // R value is 4200000 (4.2M)
// scaled so that result is in
// 1/100th of uA

int main(void)
{
    int i;
    int j = 0; // index for loop
    unsigned int Vread = 0;
    float CTMUISrc, CTMUCap, Vavg, VTot, Vcal;

    // assume CTMU and A/D have been setup correctly
    // see Example 25-1 for CTMU & A/D setup
    setup();

    CTMUCONHbits.CTMUEN = 1; // Enable the CTMU
    for(j=0;j<10;j++)
    {
        CTMUCONHbits.IDISSEN = 1; // drain charge on the circuit
        DELAY; // wait 125us
        CTMUCONHbits.IDISSEN = 0; // end drain of circuit

        CTMUCONLbits.EDG1STAT = 1; // Begin charging the circuit
        // using CTMU current source
        DELAY; // wait for 125us
        CTMUCONLbits.EDG1STAT = 0; // Stop charging circuit

        PIR1bits.ADIF = 0; // make sure A/D Int not set
        ADCON0bits.GO=1; // and begin A/D conv.
        while(!PIR1bits.ADIF); // Wait for A/D convert complete

        Vread = ADRES; // Get the value from the A/D
        PIR1bits.ADIF = 0; // Clear A/D Interrupt Flag
        VTot += Vread; // Add the reading to the total
    }

    Vavg = (float)(VTot/10.000); // Average of 10 readings
    Vcal = (float)(Vavg/ADSCALE*ADREF);
    CTMUISrc = Vcal/RCAL; // CTMUISrc is in 1/100ths of uA
    CTMUCap = (CTMUISrc*ETIME/Vcal)/100;
}
```

25.4 使用 CTMU 测量电容

使用 CTMU 测量电容有两种相对独立的方法。第一种是绝对方法，该方法需要测量实际电容值。第二种是相对方法，该方法不需要实际电容，只需要电容的变化量。

25.4.1 绝对电容测量

对于绝对电容测量，应遵循第 25.3 节“校准 CTMU 模块”中的电流和电容校准步骤。然后，电容测量使用以下步骤执行：

1. 初始化 A/D 转换器。
2. 初始化 CTMU。
3. 将 EDG1STAT 置 1。
4. 等待固定延时 T 。
5. 清零 EDG1STAT。
6. 执行 A/D 转换。
7. 计算总电容 $C_{TOTAL} = (I * T)/V$ ；其中， I 从电流源测量步骤（第 25.3.1 节“电流源校准”）获知， T 是固定延时， V 通过执行 A/D 转换来测量。
8. 将 C_{TOTAL} 减去杂散电容和 A/D 采样电容（ $COFFSET$ 来自第 25.3.2 节“电容校准”），就能得出被测电容的值。

25.4.2 相对电荷测量

有些应用可能并不需要精确的电容测量。例如，在检测电容式开关的有效按压时，只需要检测电容的相对变化。在此类应用中，当开关打开（未被触摸）时，总电容是电路板走线和 A/D 转换器等组合电容。此时 A/D 转换器将会测量到较大的电压。当开关关闭（被触摸）时，由于以上所列电容中增加了人体的电容，总电容增大，A/D 转换器将测量到较小的电压。

使用 CTMU 检测电容变化可以使用以下步骤简单实现：

1. 初始化 A/D 转换器和 CTMU。
2. 将 EDG1STAT 置 1。
3. 等待固定延时。
4. 清零 EDG1STAT。
5. 执行 A/D 转换。

通过执行 A/D 转换测量的电压可以反映为相对电容。请注意，在这种情况下，不需要对电流源或电路电容测量进行校准。关于电容式触摸开关的软件程序示例，请参见例 25-4。

PIC18F87J72 系列

例 25-4: 用于电容式触摸开关的程序

```
#include "p18cxxx.h"

#define COUNT 500 // @ 8MHz = 125uS.
#define DELAY for(i=0;i<COUNT;i++)
#define OPENSW 1000 // Un-pressed switch value
#define TRIP 300 // Difference between pressed
// and un-pressed switch
#define HYST 65 // amount to change
// from pressed to un-pressed

#define PRESSED 1
#define UNPRESSED 0

int main(void)
{
    unsigned int Vread; // storage for reading
    unsigned int switchState;
    int i;

    // assume CTMU and A/D have been setup correctly
    // see Example 25-1 for CTMU & A/D setup
    setup();

    CTMUCONHbits.CTMUEN = 1; // Enable the CTMU

    CTMUCONHbits.IDISSEN = 1; // drain charge on the circuit
    DELAY; // wait 125us
    CTMUCONHbits.IDISSEN = 0; // end drain of circuit

    CTMUCONLbits.EDG1STAT = 1; // Begin charging the circuit
    // using CTMU current source
    DELAY; // wait for 125us
    CTMUCONLbits.EDG1STAT = 0; // Stop charging circuit

    PIR1bits.ADIF = 0; // make sure A/D Int not set
    ADCON0bits.GO=1; // and begin A/D conv.
    while(!PIR1bits.ADIF); // Wait for A/D convert complete

    Vread = ADRES; // Get the value from the A/D

    if(Vread < OPENSW - TRIP)
    {
        switchState = PRESSED;
    }
    else if(Vread > OPENSW - TRIP + HYST)
    {
        switchState = UNPRESSED;
    }
}
```



25.5 使用 CTMU 模块测量时间

通过电流和电容校准步骤测量比率 (C/I) 之后，可以使用以下步骤精确测量时间：

1. 初始化 A/D 转换器和 CTMU。
2. 将 EDG1STAT 置 1。
3. 将 EDG2STAT 置 1。
4. 执行 A/D 转换。
5. 根据 $T = (C/I) * V$ 计算边沿之间的时间；其中， I 在电流校准步骤（第 25.3.1 节“电流源校准”）中计算， C 在电容校准步骤（第 25.3.2 节“电容校准”）中计算， V 通过执行 A/D 转换来测量。

假定所测量的时间足够小，电容 C_{OFFSET} 可以向 A/D 转换器提供有效的电压。要进行最小的时间测量，请始终将 A/D 通道选择寄存器 (AD1CHS) 设置为未用的 A/D 通道；该通道的相应引脚不连接到任何电路板走线。这可以最大程度减小所增加的杂散电容，保持总电路电容接近于 A/D 转换器自身的电容 (25 pF)。要测量较长的时间间隔，可以将一个外部电容连接到 A/D 通道，并在进行时间测量时选择该通道。

图 25-3: 时间测量的典型连接和内部配置



PIC18F87J72 系列

25.6 使用 CTMU 模块产生延时

CTMU 模块具有一种独特功能，即它可以根据外部电容值产生独立于系统时钟的输出脉冲。这通过使用内部比较器参考电压模块、比较器 2 输入引脚和外部电容实现。脉冲输出到 CTPLS 引脚上。要启用该模式，需将 TGEN 位置 1。


示例电路请参见图 25-4。CPULSE 由用户选择，用于确定 CTPLS 上的输出脉冲宽度。脉冲宽度根据 $T = (CPULSE / I) * V$ 计算；其中， I 从电流源测量步骤（第 25.3.1 节“电流源校准”）获知， V 是内部参考电压（CVREF）。

该功能的使用示例是连接基于可变电容的传感器，如湿度传感器。当湿度发生变化时，CTPLS 上的脉宽输出也会变化。CTPLS 输出引脚可以连接到输入捕捉引脚，通过测量变化的脉冲宽度来确定应用环境的湿度。

执行以下步骤来使用该功能：

1. 初始化比较器 2。
2. 初始化比较器参考电压。
3. 初始化 CTMU，并通过将 TGEN 位置 1 来使能延时生成。
4. 将 EDG1STAT 置 1。
5. 当 CPULSE 充电到参考电压跳变点的值时，会在 CTPLS 上产生输出脉冲。

图 25-4：产生脉冲延时的典型连接和内部配置



25.7 休眠 / 空闲模式期间的操作

25.7.1 休眠模式和深度休眠模式

当器件进入休眠模式时，CTMU 模块电流源将始终禁止。如果调用休眠模式时，CTMU 正在执行依赖于电流源的操作，则操作可能无法正确完成。电容和时间测量可能会返回错误值。

25.7.2 空闲模式

CTMU 在空闲模式下的行为由 CTMUSIDL 位（CTMUCONH<5>）决定。如果 CTMUSIDL 清零，在空闲模式下，模块将继续工作。如果 CTMUSIDL 置 1，则在器件进入空闲模式时，模块的电流源会被禁止。这种情况下，如果调用空闲模式时，模块正在执行操作，结果与休眠模式下类似。

25.8 复位对 CTMU 的影响

在复位时，CTMU 的所有寄存器都会被清零。这使 CTMU 模块处于禁止状态，它的电流源被关闭，所有配置选项恢复为它们的默认设置。在任意复位之后，模块都需要重新初始化。

如果发生复位时，CTMU 正在进行测量，测量结果将丢失。正在测量的电路可能会存在部分充电的情况，在随后 CTMU 尝试进行测量之前，应正确进行放电。电路放电方法是，将 A/D 转换器连接到相应通道，然后先将 IDISSEN 位（CTMUCONH<1>）置 1，再将其清零。

25.9 寄存器

有 3 个用于 CTMU 的控制寄存器:

- CTMUCONH
- CTMUCONL
- CTMUICON

CTMUCONH 和 CTMUCONL 寄存器（寄存器 25-1 和寄存器 25-2）包含一些控制位，这些控制位用于配置 CTMU 模块边沿源选择、边沿源极性选择、边沿顺序、A/D 触发、模拟电路电容放电和使能。CTMUICON 寄存器（寄存器 25-3）包含一些用于选择电流源范围和电流源微调的位。

寄存器 25-1: CTMUCONH: CTMU 控制寄存器的高字节

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
CTMUEN	—	CTMUSIDL	TGEN	EDGEN	EDGSEQEN	IDISSEN	CTTRIG
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	CTMUEN: CTMU 使能位 1 = 使能模块 0 = 禁止模块
bit 6	未实现: 读为 0
bit 5	CTMUSIDL: 空闲模式停止位 1 = 当器件进入空闲模式时，模块停止工作 0 = 在空闲模式下模块继续工作
bit 4	TGEN: 延时产生使能位 1 = 使能边沿延时产生 0 = 禁止边沿延时产生
bit 3	EDGEN: 边沿使能位 1 = 未阻止边沿 0 = 阻止边沿
bit 2	EDGSEQEN: 边沿顺序使能位 1 = 边沿 1 事件必须在边沿 2 事件之前发生 0 = 无需边沿顺序
bit 1	IDISSEN: 模拟电流源控制位 1 = 模拟电流源输出接地 0 = 模拟电流源输出未接地
bit 0	CTTRIG: 触发信号控制位 1 = 使能触发信号输出 0 = 禁止触发信号输出

PIC18F87J72 系列

寄存器 25-2: CTMUCONL: CTMU 控制寄存器的低字节

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EDG2POL	EDG2SEL1	EDG2SEL0	EDG1POL	EDG1SEL1	EDG1SEL0	EDG2STAT	EDG1STAT
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	EDG2POL: 边沿 2 极性选择位 1 = 边沿 2 设定为正边沿响应 0 = 边沿 2 设定为负边沿响应
bit 6-5	EDG2SEL<1:0>: 边沿 2 源选择位 11 = CTEDG1 引脚 10 = CTEDG2 引脚 01 = CCP1 特殊事件触发信号 00 = CCP2 特殊事件触发信号
bit 4	EDG1POL: 边沿 1 极性选择位 1 = 边沿 1 设定为正边沿响应 0 = 边沿 1 设定为负边沿响应
bit 3-2	EDG1SEL<1:0>: 边沿 1 源选择位 11 = CTEDG1 引脚 10 = CTEDG2 引脚 01 = CCP1 特殊事件触发信号 00 = CCP2 特殊事件触发信号
bit 1	EDG2STAT: 边沿 2 状态位 1 = 已发生边沿 2 事件 0 = 未发生边沿 2 事件
bit 0	EDG1STAT: 边沿 1 状态位 1 = 已发生边沿 1 事件 0 = 未发生边沿 1 事件

寄存器 25-3: CTMUICON: CTMU 电流控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ITRIM5	ITRIM4	ITRIM3	ITRIM2	ITRIM1	ITRIM0	IRNG1	IRNG0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-2	ITRIM<5:0>: 电流源微调位
	011111 = 对标称电流的最大正向调整
	011110
	.
	.
	.
	000001 = 对标称电流的最小正向调整
	000000 = IRNG<1:0> 指定的标称电流输出
	111111 = 对标称电流的最小负向调整
	.
	.
	.
	100010
	100001 = 对标称电流的最大负向调整
bit 1-0	IRNG<1:0>: 电流源范围选择位
	11 = 100 x 基本电流
	10 = 10 x 基本电流
	01 = 基本电流 (标称值为 0.55 μ A)
	00 = 禁止电流源

表 25-1: 与 CTMU 模块相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
CTMUCONH	CTMUEN	—	CTMUSIDL	TGEN	EDGEN	EDGSEQEN	IDISSEN	CTTRIG	—
CTMUCONL	EDG2POL	EDG2SEL1	EDG2SEL0	EDG1POL	EDG1SEL1	EDG1SEL0	EDG2STAT	EDG1STAT	—
CTMUICON	ITRIM5	ITRIM4	ITRIM3	ITRIM2	ITRIM1	ITRIM0	IRNG1	IRNG0	—

图注: — = 未实现, 读为 0。CTMU 操作期间不使用阴影单元。

PIC18F87J72 系列

注:

26.0 CPU 的特殊功能

PIC18F87J72 系列器件包含的功能旨在最大限度地提高系统可靠性，并通过减少外部元件将系统成本降到最低。这些功能包括：

- 振荡器选择
- 复位：
 - 上电复位（POR）
 - 上电延时定时器（PWRT）
 - 振荡器起振定时器（OST）
 - 欠压复位（BOR）
- 中断
- 看门狗定时器（WDT）
- 故障保护时钟监视器
- 双速启动
- 代码保护
- 在线串行编程

要根据具体应用对频率、功耗、精度和成本的要求来选择振荡器。在**第 3.0 节“振荡器配置”**中详细讨论了所有的选项。

在本数据手册的前面几章中已完整地讨论了器件的复位和中断。

除了为复位提供了上电延时定时器和振荡器起振定时器之外，PIC18F87J72 系列器件还具有一个可配置的看门狗定时器，该定时器由软件控制。

器件自带的内部 RC 振荡器还提供了故障保护时钟监视器（FSCM）和双速启动这两个额外的功能。FSCM 对外设时钟进行后台监视，并在外设时钟发生故障时自动切换时钟源。双速启动使得几乎可在启动发生那一刻立即执行代码，同时主时钟源进行其起振延时。

可通过设置相应的配置寄存器位使能和配置所有这些功能。

26.1 配置位

可以通过对配置位编程（读为 0）或不编程（读为 1）来选择不同的器件配置。这些配置位被映射到程序存储器以 300000h 开始的单元中。表 26-2 给出了完整的列表。从寄存器 26-1 至寄存器 26-6 详细说明了各配置位的功能。

26.1.1 配置 PIC18F87J72 系列器件的注意事项

PIC18F87J72 系列器件不再使用持久性存储寄存器存储配置信息。配置字节以易失性存储方式实现，这就意味着在器件每次上电时都必须对配置数据进行编程。

配置数据存储在片上程序存储空间顶部的 3 个字中，这些字被称为闪存配置字。配置字按表 26-2 中相同的次序存储在程序存储器中，CONFIG1L 位于地址最低的单元，CONFIG3H 位于地址最高的单元。在器件上电时这些数据被自动装入正确的配置寄存器。

当为这些器件创建应用程序时，用户应该总是为配置数据特别分配闪存配置字地址，以确保当编译代码时程序代码不会存储到该地址。

在上电复位时用于配置位的易失性存储单元总是复位为 1。对于其他类型的复位事件，将保留和使用先前已编程的值，而无需从程序存储器重新装入数据。

程序存储器中 CONFIG1H、CONFIG2H 和 CONFIG3H 的高 4 位也应为 1111。这使得在意外执行这些配置字单元的极少事件中，这些配置字作为 NOP 指令执行。由于没有在相应的存储单元中实现这些配置位，因此向这些存储单元写入 1 不会影响器件工作。

为了避免在代码执行期间配置被意外更改，所有的可编程配置位只可被写入一次。在上电周期内对一个位进行初始编程之后就不能再次写该位了。改变器件的配置需要对器件重复上电。

表 26-1: 闪存配置字到配置寄存器的映射

配置字节	代码空间地址	配置寄存器地址
CONFIG1L	XXXF8h	300000h
CONFIG1H	XXXF9h	300001h
CONFIG2L	XXXFAh	300002h
CONFIG2H	XXXFBh	300003h
CONFIG3L	XXXFCh	300004h
CONFIG3H	XXXFDh	300005h

PIC18F87J72 系列

表 26-2: 配置位和器件 ID

寄存器名称		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	默认 / 未编程值 (1)
300000h	CONFIG1L	DEBUG	XINST	STVREN	—	—	—	—	WDTEN	111- - - -1
300001h	CONFIG1H	—(2)	—(2)	—(2)	—(2)	—(3)	CP0	—	—	- - - - 01 - -
300002h	CONFIG2L	IESO	FCMEN	—	LPT1OSC	T1DIG	FOSC2	FOSC1	FOSC0	11 -1 1111
300003h	CONFIG2H	—(2)	—(2)	—(2)	—(2)	WDTPS3	WDTPS2	WDTPS1	WDTPS0	- - - - 1111
300004h	CONFIG3L	—(2)	—(2)	—(2)	—(2)	—	—	RTCOSC	—	- - - - -1 -
300005h	CONFIG3H	—(2)	—(2)	—(2)	—(2)	—	—	—	CCP2MX	- - - - - -1
3FFFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	01xx xxxx(4)
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEV7	DEV6	DEV5	DEV4	DEV3	0101 0000(4)

- 图注: x = 未知, - = 未实现。阴影单元未实现, 读为 0。
- 注 1: 这些值反映出厂时和上电复位后的未编程状态。在所有其他复位状态中, 配置字节保持原先的编程状态。
- 2: 程序存储器中这些位的值应总是为 1。这样可确保如果意外执行了这些单元, 将会作为 NOP 指令执行。
- 3: 该位应总是保持为 0。
- 4: 这些寄存器为只读寄存器, 用户不能对其进行编程。具体器件的 DEVID1 值请参见寄存器 26-7。

寄存器 26-1: CONFIG1L: 配置寄存器 1 的低字节（字节地址为 300000h）

R/WO-1	R/WO-1	R/WO-1	U-0	U-0	U-0	U-0	R/WO-1
DEBUG	XINST	STVREN	—	—	—	—	WDTEN
bit 7							bit 0

图注:

R = 可读位

WO = 一次性写入位

U = 未实现位，读为 0

-n = 未对器件编程时的值

1 = 置 1

0 = 清零

- bit 7 **DEBUG:** 后台调试器使能位
1 = 禁止后台调试器；RB6 和 RB7 被配置为通用 I/O 引脚
0 = 使能后台调试器；RB6 和 RB7 专用于在线调试
- bit 6 **XINST:** 扩展指令集使能位
1 = 使能指令集扩展和变址寻址模式
0 = 禁止指令集扩展和变址寻址模式（传统模式）
- bit 5 **STVREN:** 堆栈上溢 / 下溢复位使能位
1 = 使能堆栈上溢 / 下溢复位
0 = 禁止堆栈上溢 / 下溢复位
- bit 4-1 **未实现:** 读为 0
- bit 0 **WDTEN:** 看门狗定时器使能位
1 = 使能 WDT
0 = 禁止 WDT（由 SWDTEN 位控制）

寄存器 26-2: CONFIG1H: 配置寄存器 1 的高字节（字节地址为 300001h）

U-0	U-0	U-0	U-0	U-0	R/WO-1	U-0	U-0
—(1)	—(1)	—(1)	—(1)	—(2)	CP0	—	—
bit 7							bit 0

图注:

R = 可读位

WO = 一次性写入位

U = 未实现位，读为 0

-n = 未对器件编程时的值

1 = 置 1

0 = 清零

- bit 7-3 **未实现:** 读为 0
- bit 2 **CP0:** 代码保护位
1 = 程序存储器不受代码保护
0 = 程序存储器受代码保护
- bit 1-0 **未实现:** 读为 0

- 注** 1: 程序存储器中这些位的值应总是为 1。这样可确保如果意外执行了这些单元，将会作为 NOP 指令执行。
- 2: 该位应总是保持为 0。

R = 可读位	WO = 一次性写入位	U = 未实现位, 读为 0	
-n = 未对器件编程时的值		1 = 置 1	0 = 清零

111 = ECPLL OSC1/OSC2 作为主振荡器；带 PLL 使能的 ECPLL 振荡器；RA6 用作 CLK0 引脚
110 = EC OSC1/OSC2 作为主振荡器；带 Fosc/4 输出的外部时钟
101 = HSPLL OSC1/OSC2 作为主振荡器；带软件 PLL 控制的高速晶振 / 谐振器
100 = HS OSC1/OSC2 作为主振荡器；高速晶振 / 谐振器
011 = INTPLL1，带软件 PLL 控制的内部振荡器模块；Fosc/4 输出
010 = INTIO1 内部振荡器模块，RA6 引脚输出 Fosc/4 信号，RA7 用作 I/O 引脚
001 = INTPLL2，带软件 PLL 控制的内部振荡器模块，RA6 和 RA7 均用作 I/O 引脚
000 = INTIO2 内部振荡器模块，RA6 和 RA7 均用作 I/O 引脚

寄存器 26-4: CONFIG2H: 配置寄存器 2 的高字节 (字节地址为 300003h)

U-0	U-0	U-0	U-0	R/WO-1	R/WO-1	R/WO-1	R/WO-1
—(1)	—(1)	—(1)	—(1)	WDTPS3	WDTPS2	WDTPS1	WDTPS0
bit 7							bit 0

图注:

R = 可读位

WO = 一次性写入位

U = 未实现位, 读为 0

-n = 未对器件编程时的值

1 = 置 1

0 = 清零

bit 7-4 未实现: 读为 0

bit 3-0 **WDTPS<3:0>**: 看门狗定时器后分频比选择位

1111 = 1:32,768

1110 = 1:16,384

1101 = 1:8,192

1100 = 1:4,096

1011 = 1:2,048

1010 = 1:1,024

1001 = 1:512

1000 = 1:256

0111 = 1:128

0110 = 1:64

0101 = 1:32

0100 = 1:16

0011 = 1:8

0010 = 1:4

0001 = 1:2

0000 = 1:1

注 1: 程序存储器中这些位的值应总是为 1。这样可确保如果意外执行了这些单元, 将会作为 NOP 指令执行。

寄存器 26-5: CONFIG3L: 配置寄存器 3 的低字节 (字节地址为 300004h)

U-0	U-0	U-0	U-0	U-0	U-0	R/WO-1	U-0
—(1)	—(1)	—(1)	—(1)	—	—	RTCCOSC	—
bit 7							bit 0

图注:

R = 可读位

WO = 一次性写入位

U = 未实现位, 读为 0

-n = 未对器件编程时的值

1 = 置 1

0 = 清零

bit 7-2 未实现: 读为 0

bit 1 **RTCCOSC**: RTCC 参考时钟选择位

1 = RTCC 使用 T1OSC/T1CKI 作为参考时钟

0 = RTCC 使用 INTRC 作为参考时钟

bit 0 未实现: 读为 0

注 1: 程序存储器中这些位的值应总是为 1。这样可确保如果意外执行了这些单元, 将会作为 NOP 指令执行。

PIC18F87J72 系列

寄存器 26-6: CONFIG3H: 配置寄存器 3 的高字节 (字节地址为 300005h)

U-0	U-0	U-0	U-0	U-0	U-0	U-0	R/WO-1
—(1)	—(1)	—(1)	—(1)	—	—	—	CCP2MX
bit 7							bit 0

图注:			
R = 可读位	WO = 一次性写入位	U = 未实现位, 读为 0	
-n = 未对器件编程时的值	1 = 置 1	0 = 清零	

bit 7-1 未实现: 读为 0
bit 0 CCP2MX: CCP2 复用位
1 = CCP2 与 RC1 复用
0 = CCP2 与 RE7 复用

注 1: 程序存储器中这些位的值应总是为 1。这样可确保如果意外执行了这些单元, 将会作为 NOP 指令执行。

寄存器 26-7: DEVID1: 器件 ID 寄存器 1

R	R	R	R	R	R	R	R
DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0
bit 7							bit 0

图注:							
R = 只读位							

bit 7-5 DEV<2:0>: 器件 ID 位
011 = PIC18F87J72
010 = PIC18F86J72
bit 4-0 REV<4:0>: 版本 ID 位
这些位用于指示器件版本。

寄存器 26-8: DEVID2: 器件 ID 寄存器 2

R	R	R	R	R	R	R	R
DEV10(1)	DEV9(1)	DEV8(1)	DEV7(1)	DEV6(1)	DEV5(1)	DEV4(1)	DEV3(1)
bit 7							bit 0

图注:							
R = 只读位							

bit 7-0 DEV<10:3>: 器件 ID 位 (1)
这些位与器件 ID 寄存器 1 中的 DEV<2:0> 位一起用于标识器件编号。
0101 0000 = PIC18F87J72 系列器件

注 1: DEV<10:3> 的值可能会用于其他器件系列。特定器件总是通过使用整个 DEV<10:0> 位序列来标识的。

26.2 看门狗定时器（WDT）

对于 PIC18F87J72 系列器件，WDT 由 INTRC 振荡器驱动。当使能 WDT 时，时钟源也将同时使能。WDT 周期的标称值为 4 ms，其稳定性与 INTRC 振荡器相同。

4 ms 的 WDT 周期将与 16 位后分频器的值相乘来得到更长的时间周期。通过配置寄存器 2H 中的 WDTPS 位来控制一个多路开关以对 WDT 后分频器的输出进行选择。因此可获得的周期范围为 4 ms 至 131.072 秒（2.18 分钟）。当发生以下任一事件时，WDT 和后分频器将被清零，这些事件包括：执行了 SLEEP 或 CLRWDT 指令，或者发生了时钟故障（主时钟或 Timer1 振荡器）。

- 注
- 1:


当执行 CLRWDT 和 SLEEP 指令时，WDT 和后分频器的计数值将被清零。
- 2:

当执行 CLRWDT 指令时，后分频器的计数值将被清零。

26.2.1 控制寄存器

WDTCON 寄存器（寄存器 26-9）是可读写寄存器。SWDTEN 位用于使能或禁止 WDT 操作。仅当用配置位禁止 WDT 时，才允许使用软件改写 WDTEN 配置位并使能 WDT。

图 26-1: WDT 框图



PIC18F87J72 系列

寄存器 26-9: WDTCON: 看门狗定时器控制寄存器

R/W-0	U-0	U-0	U-0	U-0	U-0	U-0	R/W-0
REGSLP ⁽¹⁾	—	—	—	—	—	—	SWDTEN ⁽²⁾
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7

REGSLP: 稳压器低功耗工作使能位 ⁽¹⁾
1 = 当器件进入休眠模式时, 片上稳压器进入低功耗工作状态
0 = 在休眠模式下, 片上稳压器继续正常工作
- bit 6-1

未实现: 读为 0
- bit 0

SWDTEN: 软件控制的看门狗定时器使能位 ⁽²⁾
1 = 看门狗定时器开启
0 = 看门狗定时器关闭

- 注

1: 当发生低压检测条件时, REGSLP 位被自动清零。
- 2: 当使能 WDTEN 配置位时该位不起作用。

表 26-3: 看门狗定时器寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
RCON	IPEN	—	CM	RI	TO	PD	POR	BOR	50
WDTCON	REGSLP	—	—	—	—	—	—	SWDTEN	50

图注: — = 未实现, 读为 0。看门狗定时器不使用阴影单元。

26.3 片上稳压器

PIC18F87J72 系列中的所有器件都使用标称值为 2.5V 的电压为其内核数字逻辑供电。对于需要工作在一个更高的典型电压值如 3.3V 的设计中，PIC18F87J72 系列中的所有器件都包含一个片上稳压器，可使器件内核逻辑在 VDD 下工作。

由 ENVREG 引脚控制该稳压器。将 VDD 连接到该引脚将使能稳压器，然后稳压后的电压通过其他 VDD 引脚向内核供电。当使能稳压器时，必须将一个低 ESR 滤波电容连接到 VDDCORE/VCAP 引脚（图 26-2），这有助于维持稳压器的稳定性。**第 29.3 节“直流特性：PIC18F87J72 系列（工业级）”**中提供了该滤波电容的推荐值。

如果 ENVREG 与 VSS 相连，则禁止稳压器。在这种情况下，必须通过 VDDCORE/VCAP 引脚对器件内核逻辑单独提供标称值为 2.5V 的电压，从而使 I/O 引脚可以具有较高的电压（通常为 3.3V）。另外，VDDCORE/VCAP 和 VDD 引脚可以连接在一起，使器件工作在较低的标称电压下。请参见图 26-2 了解可能的配置。

26.3.1 稳压和低压检测

当片上稳压器被使能时，它可以为数字内核逻辑提供标称值为 2.5V 的恒定电压。稳压器可将约 2.5V 直至 VDDMAX 的 VDD 电压转换为此恒定电压。VDD 电压降到 2.5V 以下时稳压器无法工作。


为防止用于稳压器的电压降得过低时产生“欠压”条件，稳压器进入跟踪模式。在跟踪模式下，稳压器输出跟随 VDD，有 100 mV 的典型压降。

片上稳压器含有简单的低压检测（Low-Voltage Detect, LVD）电路。如果 VDD 降得太低，无法在 VDDCORE 上维持约 2.45V 的电压，电路会将低压检测中断标志 LVDIF（PIR2<2>）置 1 并清零 REGSLP（WDTCON<7>）位（如果已置 1）。


这可用于产生中断并将应用置于低功耗工作模式，或者触发器件按顺序关闭。低压检测仅在使能稳压器时才可用。

图 26-2: 片上稳压器连接


使能稳压器（ENVREG 连接到 VDD）:



禁止稳压器（ENVREG 接地）:



禁止稳压器（VDD 连接到 VDDCORE）:



注 1: 这些为典型的工作电压值。关于 VDD 和 VDDCORE 的全部工作电压范围，请参见第 29.1 节“直流特性：供电电压 PIC18F87J72 系列（工业级）”。

PIC18F87J72 系列

26.3.2 片上稳压器和 BOR

当使能片上稳压器时，PIC18F87J72 系列器件也会有一个简单的欠压复位功能。如果向稳压器提供的电压下降到不足以维持全速工作所需的稳定输出，那么稳压器复位电路将产生欠压复位。BOR 标志位 (RCON<0>) 会捕捉该事件。

第 5.4 节“欠压复位 (BOR)”和第 5.4.1 节“检测 BOR”详细描述了 BOR 的工作原理。

26.3.3 上电要求

片上稳压器是为了满足器件的上电要求而设计的。如果应用不使用稳压器，那就必须严格遵守上电条件。在上电时，VDDCORE 决不能超出 VDD 0.3V 以上。

26.3.4 休眠模式下的操作

当片上稳压器使能时，它总是消耗比 I_{DD} 多一点的电流。器件处于休眠模式时也是如此，即使内核数据逻辑不需要供电。要在功耗资源极其重要的应用中进一步节省功耗，可以将稳压器配置为每当器件进入休眠模式时就自动禁止。该功能由 REGSLP 位 (WDTCON<7>) 控制。置 1 该位将禁止在休眠模式下使用稳压器，并将电流消耗降到最低。

通过将 REGSLP 位置 1，在休眠模式下可以节省大量功耗，但器件的唤醒时间将增加，以确保稳压器有足够的时间进行稳定。

当发生低压检测条件时，REGSLP 位被硬件自动清零。可以用软件将 REGSLP 位再次置 1，这将使稳压器保持在低功耗模式下。但是，如果将要对闪存执行任何写操作，则不推荐这样做。

26.4 双速启动


双速启动功能允许单片机在主时钟源可用之前使用 INTRC 振荡器作为时钟源，从而帮助器件最大限度地缩短从振荡器起振到代码执行之间的延时。可通过将 IESO 配置位置 1 使能该功能。

仅当主振荡器模式为 HS 或 HSPLL（基于晶振）模式时才可使能双速启动。由于 EC 和 ECPLL 模式不需要 OST 起振延时，因此应禁止双速启动。

使能双速启动时，当器件复位或从休眠模式唤醒时，器件将被配置为：在使能上电复位后、接着上电延时定时器发生超时后，使用内部振荡器模块作为时钟源。这使得在主振荡器起振、OST 运行的同时，代码几乎立即开始执行。一旦 OST 超时，器件就自动切换到 PRI_RUN 模式。

在所有其他功耗管理模式下，不使用双速启动。器件将使用当前选定的时钟源直到主时钟源可用为止。IESO 位的设置被忽略。

图 26-3: 双速启动时钟转换的时序图（从 INTRC 切换到 HSPLL）



26.4.1 使用双速启动时的特殊注意事项

当在双速启动模式下使用 INTRC 振荡器时，器件仍将遵守进入功耗管理模式的正常指令顺序，包括执行多条 SLEEP 指令（见第 4.1.4 节“多条 SLEEP 命令”）。实际上，这意味着在 OST 超时前用户代码可以改变 SCS<1:0> 位的设置或发出 SLEEP 指令。这就使应用程序能短暂地唤醒器件，执行“日常任务”，并在器件开始使用主时钟源前返回休眠状态。


用户代码还能通过检查 OSTS 位（OSCCON<3>）的状态来确定主时钟源是否正在为器件提供时钟。如果该位置 1，则表示主振荡器正在为器件提供时钟。否则，表示当器件复位或从休眠模式唤醒期间由内部振荡器模块为器件提供时钟。

26.5 故障保护时钟监视器

故障保护时钟监视器（FSCM）可使单片机在外部振荡器发生故障时，自动将器件时钟切换到内部振荡器模块以保证器件能继续工作。将 FCMEN 配置位置 1 可使能 FSCM 功能。

当使能 FSCM 时，INTRC 振荡器将一直保持运行以监视外设时钟，并且在外设时钟发生故障时作为备用时钟。时钟监视（如图 26-4 所示）通过创建一个采样时钟信号实现，该信号为 INTRC 的 64 分频输出。这样就使得 FSCM 采样时钟脉冲之间有充足的时间间隔，从而保证在此期间至少有一个外设时钟边沿出现。外设时钟和采样时钟作为时钟监视（CM）锁存器的输入。CM 在器件时钟源的下降沿被置 1，在采样时钟的上升沿被清零。

图 26-4: FSCM 框图



在采样时钟的下降沿检测时钟故障。如果在 CM 仍置 1 时出现采样时钟的下降沿，就表示检测到时钟故障（图 26-5）。这将引发以下事件：

- 通过将 OSCFIF（PIR2<7>）置 1，由 FSCM 产生振荡器故障中断；
- 器件时钟源切换到内部振荡器模块（OSCCON 不会被更新，因此无法显示当前时钟源——这就是故障保护状态）；并且
- WDT 复位。

切换过程中，对于时序敏感的应用，内部振荡器模块的后分频器频率可能不够稳定。在这些情况下，最好选择另一种时钟配置并进入其他功耗管理模式。可以尝试部分恢复或执行受控关闭。更多详细信息，请参见第 4.1.4 节“多条 SLEEP 命令”和第 26.4.1 节“使用双速启动时的特殊注意事项”。

FSCM 只能检测出主时钟源或辅助时钟源的故障。如果内部振荡器模块发生故障，将不会检测到故障，当然也不可能采取任何措施。


26.5.1 FSCM 和看门狗定时器

FSCM 和 WDT 均以 INTRC 振荡器作为时钟源。由于 WDT 使用独立的分频器和计数器，使能 FSCM 时，禁止 WDT 对 INTRC 振荡器的操作没有任何影响。

如前所述，当检测到时钟故障时，时钟源将切换到 INTRC 时钟。这可能意味着代码执行速度会发生很大的变化。如果使能 WDT 时使用的小预分频值，时钟速度的下降将引起 WDT 超时，随后使器件复位。由于这个原因，故障保护时钟监视器事件也会使 WDT 和后分频器复位，使 WDT 从执行速度发生变化那一刻起开始重新计数，从而降低发生错误超时的可能。

如果禁止了该中断，空闲模式下产生的后续中断将使 CPU 以 INTRC 时钟源作为时钟源开始执行指令。

图 26-5: FSCM 时序图



26.5.2 退出故障保护工作模式

器件复位或进入功耗管理模式均可终止故障保护条件。发生复位时，控制器启动在配置寄存器 2H 中指定的主时钟源（具有如 OST 或 PLL 定时器等振荡器模式所需的起振延时）。INTRC 振荡器将在主时钟源就绪之前提供系统时钟（类似于双速启动）。随后系统时钟源切换为主时钟（由 OSCCON 寄存器中的 OSTS 位置 1 指示）。然后，故障保护时钟监视器恢复监视外设时钟。

在起振期间，主时钟源可能永远不能就绪。在这种情况下，器件工作将以 INTOSC 多路开关作为时钟源。OSCCON 寄存器将保持复位状态直到进入功耗管理模式为止。

26.5.3 功耗管理模式下的 FSCM 中断

进入功耗管理模式时，时钟多路开关选择由 OSCCON 寄存器选定的时钟源。在功耗管理模式会恢复对功耗管理时钟源的故障保护时钟的监视。

如果在功耗管理工作模式下发生了振荡器故障，后续事件取决于是否允许了振荡器故障中断。如果允许了该中断（OSCFIF = 1），代码执行将以 INTRC 多路开关作为时钟源，不会自动转换回发生故障的时钟源。

26.5.4 POR 或从休眠中唤醒

FSCM 设计为在器件退出上电复位（POR）或低功耗休眠模式后检测振荡器故障。当器件主时钟为 EC 或 INTRC 模式时，会在这些事件后立即开始监视。

对于 HS 或 HSPLL 模式，情况会有所不同。由于这类振荡器需要的起振时间可能比 FSCM 采样时钟时间很长，因此可能会检测到假的时钟故障。为避免这种情况，内部振荡器模块会被自动配置为器件时钟并一直工作到主时钟稳定为止（OST 和 PLL 定时器发生超时）。这与双速启动模式相同。一旦主时钟稳定下来，INTRC 就将重新作为 FSCM 时钟源。

注：用于防止在 POR 或从休眠状态唤醒时发生错误中断的逻辑，同样也将阻止随后对振荡器故障的检测。通过监视 OSTS 位，并使用定时程序来确定振荡器起振时间是否过长，可避免这个问题。即使如此，在检测到振荡器故障时也不会将振荡器故障中断标志位置 1。

正如第 26.4.1 节“使用双速启动时的特殊注意事项”中所述，在等待主时钟稳定的过程中，可以选择另一种时钟配置和进入另一种功耗管理模式。当选择了新的功耗管理模式时，主时钟将被禁止。

26.6 程序校验和代码保护

对于 PIC18F87J72 系列中的所有器件，片上程序存储空间被视为一个统一的存储块。配置位 CP0 控制该存储块的代码保护。该位阻止外部对程序存储空间的读写操作。但对正常的代码执行没有直接影响。

26.6.1 配置寄存器保护

有两种方式保护配置寄存器使其免遭破坏性的更改或读取。主要的保护方式是配置位的一次写入功能，该功能阻止对在上电周期内完成编程的位再次进行配置。为防止不可预见的事件造成损害，由于单独的存储单元破坏（如 ESD 事件）产生的配置位更改将导致奇偶校验错误并触发器件复位。

配置寄存器的数据来自于程序存储器中的闪存配置字。当 CP0 位置 1 时，因此也将保护器件配置的源数据。

26.7 在线串行编程

可以在最终的应用电路中对 PIC18F87J72 系列单片机进行串行编程。只需要 5 根线即可实现这一操作，其中时钟线、数据线各一根，其余 3 根分别是电源线、接地线和编程电压线。这允许用户在生产电路板时使用未编程器件，仅在产品交付之前才对单片机进行编程，从而可以使用最新版本的固件或者定制固件进行编程。

26.8 在线调试器

将 $\overline{\text{DEBUG}}$ 配置位编程为 0，可使能在线调试功能。该功能允许与 MPLAB® IDE 配合使用进行简单的调试。当使能了单片机的这项功能时，有些资源就不再是通用的了。表 26-4 给出了后台调试器所需的资源。

表 26-4: 调试器资源

I/O 引脚:	RB6 和 RB7
堆栈:	2 级
程序存储器:	512 字节
数据存储器:	10 字节

PIC18F87J72 系列

注:

27.0 指令集汇总

PIC18F87J72 系列器件具有一个包含 75 条 PIC18 核心指令的标准指令集，和一个包含 8 条新指令的扩展指令集，扩展指令集用于优化递归代码或使用软件堆栈的代码。本章后面的部分将讨论扩展指令集。

27.1 标准指令集

标准的 PIC18 MCU 指令集与以前的 PIC® MCU 指令集相比，添加了很多增强功能，并保持了易于从这些 PIC MCU 指令集移植的特点。大部分指令为单程序存储字指令（16 位），只有 4 条指令需要两个程序存储单元。

每个单字指令都是一个 16 位字，由操作码（指定指令类型）和一个或多个操作数（指定指令操作）组成。

整个指令集具有高度的正交性，可以分为以下 4 种基本类型：

- 字节操作类指令
- 位操作类指令
- 立即数操作类指令
- 控制操作类指令

表 27-2 为 PIC18 指令集汇总，列出了上述四类指令。表 27-1 给出了操作码字段的说明。

大部分**字节**操作类的指令都含有三种操作数：

1. 文件寄存器（由“f”指定）
2. 保存结果的目标寄存器（由“d”指定）
3. 被访问存储区（由“a”指定）

文件寄存器标识符“f”指定了指令将会使用哪一个文件寄存器。目标寄存器标识符“d”指定了操作结果的存放位置。如果“d”为 0，操作结果存入 WREG 寄存器中。如果“d”为 1，操作结果存入指令指定的文件寄存器中。

所有**位**操作类指令都含有三种操作数：

1. 文件寄存器（由“f”指定）
2. 文件寄存器中的位（由“b”指定）
3. 被访问存储区（由“a”指定）

位域标识符“b”选择操作所影响的位的编号，而文件寄存器标识符“f”则代表这些位所在的文件寄存器地址。

立即数操作类指令使用以下操作数：

- 要装入到文件寄存器中的立即数（由“k”指定）
- 要装入立即数的 FSR 寄存器（由“f”指定）
- 不需要操作数（由“—”指定）

控制操作类指令可以使用以下操作数：

- 程序存储器地址（由“n”指定）
- CALL 或 RETURN 指令的模式（由“s”指定）
- 表读和表写指令的模式（由“m”指定）
- 不需要操作数（由“—”指定）

除了 4 条双字指令外，其他所有的指令都是单字指令。双字指令将所需的信息保存在 32 位中。第二个字的高 4 位都是 1。如果指令自身将第二个字当作一条指令来执行的话，它将作为一条 NOP 指令来执行。

除非条件测试结果为真或者指令执行改变了程序计数器的值，否则执行所有的单字指令都只需要一个指令周期。对于上述两种特殊情况，指令执行需要两个指令周期，在第二个指令周期中执行一条 NOP 指令。

执行双字指令需要两个指令周期。

每个指令周期由 4 个振荡周期组成。因此，如果振荡器频率为 4 MHz，正常的指令执行时间为 1 μs。如果条件测试结果为真或者指令执行改变了程序计数器的值，则该指令的执行时间为 2 μs。双字跳转指令（如果为真）的执行则需要 3 μs。

图 27-1 给出了指令的几种通用格式。所有示例均使用“nnh”来表示十六进制数。

指令集汇总（见表 27-2）列出了可被 Microchip MPASM™ 汇编器识别的标准指令。

第 27.1.1 节“标准指令集”中对每条指令进行了介绍。

PIC18F87J72 系列

表 27-1: 操作码字段说明

字段	说明
a	快速操作 RAM 位: a = 0: 快速操作 RAM 内的 RAM 存储单元 (BSR 寄存器被忽略) a = 1: 由 BSR 寄存器指定 RAM 存储区
bbb	8 位文件寄存器内的位地址 (0 至 7)。
BSR	存储区选择寄存器。用于选择当前的 RAM 存储区。
C、DC、Z、OV 和 N	ALU 状态位: 进位、半进位、全零、溢出和负标志位。
d	目标寄存器选择位: d = 0: 结果保存至 WREG 寄存器 d = 1: 结果保存至文件寄存器 f
dest	目标寄存器: 可以是 WREG 寄存器或指定的文件寄存器地址。
f	8 位文件寄存器地址 (00h 至 FFh), 或 2 位 FSR 标识符 (0h 至 3h)。
f _s	12 位文件寄存器地址 (000h 至 FFFh)。这是源地址。
f _d	12 位文件寄存器地址 (000h 至 FFFh)。这是目标地址。
GIE	全局中断允许位。
k	立即数、常数或者标号 (可能是 8 位、12 位或 20 位的值)。
label	标号名称。
mm	表读和表写指令的 TBLPTR 寄存器模式。 只与表读和表写指令一起使用:
*	不改变寄存器 (如用于表读和表写的 TBLPTR)
*+	后递增寄存器 (如用于表读和表写的 TBLPTR)
*-	后递减寄存器 (如用于表读和表写的 TBLPTR)
+*	预递增寄存器 (如用于表读和表写的 TBLPTR)
n	相对跳转指令的相对地址 (二进制补码形式), 或 Call/ 跳转和 Return 指令的直接地址。
PC	程序计数器。
PCL	程序计数器低字节。
PCH	程序计数器高字节。
PCLATH	程序计数器高字节锁存器。
PCLATU	程序计数器最高字节锁存器。
PD	掉电位。
PRODH	乘积的高字节。
PRODL	乘积的低字节。
s	快速调用 / 返回模式选择位: s = 0: 不对影子寄存器进行更新, 也不用影子寄存器的内容更新对应的主寄存器 s = 1: 将寄存器的值装入影子寄存器或将影子寄存器中的值装入寄存器 (快速模式)
TBLPTR	21 位表指针 (指向程序存储器地址)。
TABLAT	8 位表锁存器。
T0	超时位。
TOS	栈顶。
u	未使用或未改变。
WDT	看门狗定时器。
WREG	工作寄存器 (累加器)。
x	无关位 (0 或 1)。汇编器将生成 x = 0 的代码。为了与所有的 Microchip 软件工具兼容, 建议使用这种形式。
z _s	对寄存器 (源) 进行间接寻址的 7 位偏移量。
z _d	对寄存器 (目标) 进行间接寻址的 7 位偏移量。
{ }	可选参数。
[text]	表示变址地址。
(text)	text 的内容。

表 27-1: 操作码字段说明 (续)

字段	说明
[<i>expr</i>]< <i>n</i> >	表示由指针 <i>expr</i> 指向的寄存器中的 bit <i>n</i> 。
→	赋值。
< >	寄存器位域。
∈	表示属于某个集合。
斜体文字	用户定义项 (字体为 Courier New)。

PIC18F87J72 系列

图 27-1: 指令的通用格式

针对字节的文件寄存器操作类指令

15109870

操作码

d

a

f(寄存器地址)

d = 0, 表示结果存入 WREG 寄存器

d = 1, 表示结果存入文件寄存器 (f)

a = 0, 强制使用快速操作存储区

a = 1, 根据 BSR 选择存储区

f = 8 位文件寄存器地址

ADDWF MYREG, W, B

字节到字节的传送操作(双字)指令

1512110

操作码

f(源寄存器地址)

1512110

1111

f(目标寄存器地址)

f = 12 位文件寄存器地址

MOVFF MYREG1, MYREG2

针对位的文件寄存器操作类指令

1512119870

操作码

b(位号)

a

f(寄存器地址)

b = 占 3 位, 表示文件寄存器 (f) 中位的位置

a = 0, 强制使用快速操作存储区

a = 1, 根据 BSR 选择存储区

f = 8 位文件寄存器地址

BSF MYREG, bit, B

立即数操作类指令

15870

操作码

k(立即数)

k = 8 位立即数的值

MOVLW 7Fh

控制操作类指令

CALL、GOTO 和跳转操作类指令

15870

操作码

n<7:0>(立即数)

1512110

1111

n<19:8>(立即数)

n = 20 位立即数的值

GOTO Label

15870

操作码

S

n<7:0>(立即数)

1512110

1111

n<19:8>(立即数)

S = 快速位

CALL MYFUNC

1511100

操作码

n<10:0>(立即数)

BRA MYFUNC

15870

操作码

n<7:0>(立即数)

BC MYFUNC

指令示例

表 27-2: PIC18F87J72 系列指令集

助记符, 操作数	说明	周期数	16 位指令字				受影响的状态位	注
			MSb		LSb			
针对字节的操作类指令								
ADDWF f, d, a	WREG 与 f 相加	1	0010	01da	ffff	ffff	C, DC, Z, OV, N	1, 2
ADDWFC f, d, a	WREG 与 f 带进位相加	1	0010	00da	ffff	ffff	C, DC, Z, OV, N	1, 2
ANDWF f, d, a	WREG 和 f 作逻辑与运算	1	0001	01da	ffff	ffff	Z, N	1, 2
CLRF f, a	将 f 清零	1	0110	101a	ffff	ffff	Z	2
COMF f, d, a	对 f 取反	1	0001	11da	ffff	ffff	Z, N	1, 2
CPFSEQ f, a	将 f 与 WREG 作比较, 相等则跳过	1 (2 或 3)	0110	001a	ffff	ffff	无	4
CPFSGT f, a	将 f 与 WREG 作比较, 大于则跳过	1 (2 或 3)	0110	010a	ffff	ffff	无	4
CPFSLT f, a	将 f 与 WREG 作比较, 小于则跳过	1 (2 或 3)	0110	000a	ffff	ffff	无	1, 2
DECF f, d, a	f 递减 1	1	0000	01da	ffff	ffff	C, DC, Z, OV, N	1, 2, 3, 4
DECFSZ f, d, a	f 递减 1, 为 0 则跳过	1 (2 或 3)	0010	11da	ffff	ffff	无	1, 2, 3, 4
DCFSNZ f, d, a	f 递减 1, 非 0 则跳过	1 (2 或 3)	0100	11da	ffff	ffff	无	1, 2
INCF f, d, a	f 递增 1	1	0010	10da	ffff	ffff	C, DC, Z, OV, N	1, 2, 3, 4
INCFSZ f, d, a	f 递增 1, 为 0 则跳过	1 (2 或 3)	0011	11da	ffff	ffff	无	4
INFSNZ f, d, a	f 递增 1, 非 0 则跳过	1 (2 或 3)	0100	10da	ffff	ffff	无	1, 2
IORWF f, d, a	WREG 和 f 作逻辑或运算	1	0001	00da	ffff	ffff	Z, N	1, 2
MOVF f, d, a	传送 f	1	0101	00da	ffff	ffff	Z, N	1
MOVFF f _s , f _d	从 f _s (源) 送到 f _d (目标)	2	1100	ffff	ffff	ffff	无	
	第一个字		1111	ffff	ffff	ffff		
	第二个字							
MOVWF f, a	将 WREG 内容传送到 f	1	0110	111a	ffff	ffff	无	
MULWF f, a	WREG 与 f 相乘	1	0000	001a	ffff	ffff	无	1, 2
NEGF f, a	对 f 取补	1	0110	110a	ffff	ffff	C, DC, Z, OV, N	
RLCF f, d, a	f 带进位循环左移	1	0011	01da	ffff	ffff	C, Z, N	1, 2
RLNCF f, d, a	f 循环左移 (不带进位)	1	0100	01da	ffff	ffff	Z, N	
RRCF f, d, a	f 带进位循环右移	1	0011	00da	ffff	ffff	C, Z, N	
RRNCF f, d, a	f 循环右移 (不带进位)	1	0100	00da	ffff	ffff	Z, N	
SETF f, a	将 f 的内容置为全 1	1	0110	100a	ffff	ffff	无	1, 2
SUBFWB f, d, a	WREG 减去 f (带借位)	1	0101	01da	ffff	ffff	C, DC, Z, OV, N	
SUBWF f, d, a	f 减去 WREG	1	0101	11da	ffff	ffff	C, DC, Z, OV, N	1, 2
SUBWFB f, d, a	f 减去 WREG (带借位)	1	0101	10da	ffff	ffff	C, DC, Z, OV, N	
SWAPF f, d, a	将 f 中的两个半字节进行交换	1	0011	10da	ffff	ffff	无	4
TSTFSZ f, a	测试 f, 为 0 则跳过	1 (2 或 3)	0110	011a	ffff	ffff	无	1, 2
XORWF f, d, a	WREG 和 f 作逻辑异或运算	1	0001	10da	ffff	ffff	Z, N	

- 注 1: 当端口寄存器修改自身时 (例如, MOVF PORTB, 1, 0), 修改时使用的值是引脚上的当前值。例如, 如果将一引脚配置为输入, 其对应数据锁存器中的值将为 1, 但此时若有外部器件将该引脚驱动为低电平, 则被写回数据锁存器的数据值将是 0。
- 2: 当对 TMRO 寄存器执行该指令 (并且 d = 1) 时, 如果已为其分配了预分频器, 则将该预分频器清零。
- 3: 如果程序计数器 (PC) 被修改或者条件测试结果为真, 则该指令需要两个周期。第二个周期执行一条 NOP 指令。
- 4: 某些指令是双字指令。除非指令的第一个字获取这 16 位中包含的信息, 否则第二个字将作为 NOP 指令执行。这将确保所有程序存储单元内存储的都是合法的指令。

PIC18F87J72 系列

表 27-2: PIC18F87J72 系列指令集（续）

助记符， 操作数		说明	周期数	16 位指令字				受影响的状态位	注
				MSb		LSb			
针对位的操作类指令									
BCF	f, b, a	将 f 中的某位清零	1	1001	bbba	ffff	ffff	无	1, 2
BSF	f, b, a	将 f 中的某位置 1	1	1000	bbba	ffff	ffff	无	1, 2
BTFSC	f, b, a	测试 f 中的某位，为 0 则跳过	1（2 或 3）	1011	bbba	ffff	ffff	无	3, 4
BTFSS	f, b, a	测试 f 中的某位，为 1 则跳过	1（2 或 3）	1010	bbba	ffff	ffff	无	3, 4
BTG	f, b, a	将 f 中的某位取反	1	0111	bbba	ffff	ffff	无	1, 2
控制类指令									
BC	n	进位则跳转	1（2）	1110	0010	nnnn	nnnn	无	4
BN	n	为负则跳转	1（2）	1110	0110	nnnn	nnnn		
BNC	n	无进位则跳转	1（2）	1110	0011	nnnn	nnnn	无	
BNN	n	不为负则跳转	1（2）	1110	0111	nnnn	nnnn	无	
BNOV	n	不溢出则跳转	1（2）	1110	0101	nnnn	nnnn	无	
BNZ	n	不为零则跳转	1（2）	1110	0001	nnnn	nnnn	无	
BOV	n	溢出则跳转	1（2）	1110	0100	nnnn	nnnn	无	
BRA	n	无条件跳转	2	1101	0nnn	nnnn	nnnn	无	
BZ	n	为零则跳转	1（2）	1110	0000	nnnn	nnnn	无	
CALL	n, s	调用子程序	2	1110	110s	kkkk	kkkk	无	
		第一个字		1111	kkkk	kkkk	kkkk		
CLRWDT	—	将看门狗定时器清零	1	0000	0000	0000	0100	TO, $\overline{\text{PD}}$	
DAW	—	对 WREG 进行十进制调整	1	0000	0000	0000	0111	C	
GOTO	n	跳转到地址	2	1110	1111	kkkk	kkkk	无	
		第一个字		1111	kkkk	kkkk	kkkk		
		第二个字							
NOP	—	空操作	1	0000	0000	0000	0000	无	
NOP	—	空操作	1	1111	xxxx	xxxx	xxxx	无	
POP	—	弹出返回堆栈栈顶（TOS）的内容	1	0000	0000	0000	0110	无	
PUSH	—	将数据压入返回堆栈栈顶（TOS）	1	0000	0000	0000	0101	无	
RCALL	n	相对调用	2	1101	1nnn	nnnn	nnnn	无	
RESET		软件器件复位	1	0000	0000	1111	1111	全部	
RETFIE	s	中断返回允许	2	0000	0000	0001	000s	GIE/GIEH, PEIE/GIEL	
RETLW	k	返回时将立即数送入 WREG	2	0000	1100	kkkk	kkkk	无	
RETURN	s	从子程序返回	2	0000	0000	0001	001s	无	
SLEEP	—	进入待机模式	1	0000	0000	0000	0011	TO, $\overline{\text{PD}}$	

- 注 1: 当端口寄存器修改自身时（例如，MOVF PORTB, 1, 0），修改时使用的值是引脚上的当前值。例如，如果将一引脚配置为输入，其对应数据锁存器中的值将为 1，但此时若有外部器件将该引脚驱动为低电平，则被写回数据锁存器的数据值将是 0。
- 2: 当对 TMR0 寄存器执行该指令（并且 d = 1）时，如果已为其分配了预分频器，则将该预分频器清零。
- 3: 如果程序计数器（PC）被修改或者条件测试结果为真，则该指令需要两个周期。第二个周期执行一条 NOP 指令。
- 4: 某些指令是双字指令。除非指令的第一个字获取这 16 位中包含的信息，否则第二个字将作为 NOP 指令执行。这将确保所有程序存储单元内存储的都是合法的指令。

表 27-2: PIC18F87J72 系列指令集（续）

助记符， 操作数	说明	周期数	16 位指令字				受影响的 状态位	注
			MSb		LSb			
立即数操作类指令								
ADDLW k	WREG 与立即数相加	1	0000	1111	kkkk	kkkk	C, DC, Z, OV, N	
ANDLW k	WREG 和立即数进行逻辑与运算	1	0000	1011	kkkk	kkkk	Z, N	
IORLW k	WREG 和立即数进行逻辑或运算	1	0000	1001	kkkk	kkkk	Z, N	
LFSR f, k	传送立即数（12 位）第二个字 到 FSR（f） 第一个字	2	1110	1110	00ff	kkkk	无	
			1111	0000	kkkk	kkkk		
MOVLB k	将立即数送入 BSR<3:0>	1	0000	0001	0000	kkkk	无	
MOVLW k	将立即数送入 WREG	1	0000	1110	kkkk	kkkk	无	
MULLW k	WREG 和立即数相乘	1	0000	1101	kkkk	kkkk	无	
RETLW k	返回时将立即数送入 WREG	2	0000	1100	kkkk	kkkk	无	
SUBLW k	立即数减去 WREG	1	0000	1000	kkkk	kkkk	C, DC, Z, OV, N	
XORLW k	WREG 和立即数进行逻辑异或运算	1	0000	1010	kkkk	kkkk	Z, N	
数据存储器 ↔ 程序存储器操作								
TBLRD*	表读	2	0000	0000	0000	1000	无	
TBLRD*+	后递增表读	2	0000	0000	0000	1001	无	
TBLRD*-	后递减表读		0000	0000	0000	1010	无	
TBLRD+*	预递增表读		0000	0000	0000	1011	无	
TBLWT*	表写		0000	0000	0000	1100	无	
TBLWT*+	后递增表写		0000	0000	0000	1101	无	
TBLWT*-	后递减表写		0000	0000	0000	1110	无	
TBLWT+*	预递增表写		0000	0000	0000	1111	无	

- 注 1: 当端口寄存器修改自身时（例如，`MOVF PORTB, 1, 0`），修改时使用的值是引脚上的当前值。例如，如果将一引脚配置为输入，其对应数据锁存器中的值将为 1，但此时若有外部器件将该引脚驱动为低电平，则被写回数据锁存器的数据值将是 0。
- 2: 当对 TMR0 寄存器执行该指令（并且 `d = 1`）时，如果已为其分配了预分频器，则将该预分频器清零。
- 3: 如果程序计数器（PC）被修改或者条件测试结果为真，则该指令需要两个周期。第二个周期执行一条 NOP 指令。
- 4: 某些指令是双字指令。除非指令的第一个字获取这 16 位中包含的信息，否则第二个字将作为 NOP 指令执行。这将确保所有程序存储单元内存储的都是合法的指令。

PIC18F87J72 系列

27.1.1 标准指令集

ADDLW		W 与立即数相加	
语法:	ADDLW k		
操作数:	$0 \leq k \leq 255$		
操作:	$(W) + k \rightarrow W$		
受影响的状态位:	N、OV、C、DC 和 Z		
机器码:	0000	1111	kkkk kkkk
说明:	将 W 寄存器的内容与 8 位立即数 k 相加，结果存储在 W 寄存器中。		
指令字数:	1		
指令周期数:	1		
Q 周期操作:			
	Q1	Q2	Q3 Q4
	译码	读立即数 k	处理数据 写入 W

示例: ADDLW 15h

 执行指令前

 W = 10h

 执行指令后

 W = 25h

ADDWF

W 与 f 相加

语法:

ADDWF f {,d {,a}}

操作数:

$0 \leq f \leq 255$
 $d \in [0,1]$
 $a \in [0,1]$

操作:

$(W) + (f) \rightarrow \text{dest}$

受影响的状态位:

N、OV、C、DC 和 Z

机器码:

0010	01da	ffff	ffff

说明:

将 W 的内容与 f 寄存器的内容相加。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例: ADDWF REG, 0, 0

 执行指令前

 W = 17h

 REG = 0C2h

 执行指令后

 W = 0D9h

 REG = 0C2h

注: 所有的 PIC18 指令都可能在其指令助记符之前使用可选的标号参数，用于符号寻址。如果使用了标号，那么指令格式将变为: {label} 指令参数。

ADDWFC

W 与 f 带进位相加

语法:

ADDWFC f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(W) + (f) + (C) → dest

受影响的状态位:

N、OV、C、DC 和 Z

机器码:

0010	00da	ffff	ffff

说明:

将 W 的内容、进位标志位与数据存储单元 f 的内容相加。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存储在数据存储单元 f 中。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

ADDWFC REG, 0, 1

执行指令前

进位标志位 = 1

REG = 02h

W = 4Dh

执行指令后

进位标志位 = 0

REG = 02h

W = 50h

ANDLW

立即数和 W 寄存器作逻辑与运算

语法:

ANDLW k

操作数:

0 ≤ k ≤ 255

操作:

(W) .AND. k → W

受影响的状态位:

N 和 Z

机器码:

0000	1011	kkkk	kkkk

说明:

将 W 的内容与 8 位立即数 k 进行逻辑与运算。结果存储在 W 寄存器中。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 W

示例:

ANDLW 05Fh

执行指令前

W = A3h

执行指令后

W = 03h

PIC18F87J72 系列

ANDWF

将 W 和 f 作逻辑与运算

语法:

ANDWF f {,d {,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(W) .AND.(f) → dest

受影响的状态位:

N 和 Z

机器码:

0001	01da	ffff	ffff

说明:

将 W 的内容与寄存器 f 的内容进行逻辑与运算。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

ANDWF

REG, 0, 0

执行指令前

W = 17h

REG = C2h

执行指令后

W = 02h

REG = C2h

BC

进位则跳转

语法:

BC n

操作数:

-128 ≤ n ≤ 127

操作:

如果进位标志位为 1,
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1110	0010	nnnn	nnnn

说明:

如果进位标志位为 1，程序将跳转。

“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

1（2）

Q 周期操作:

如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例:

HERE

BC 5

执行指令前

PC = 地址（HERE）

执行指令后

如果进位标志位= 1:

PC = 地址（HERE + 12）

如果进位标志位= 0:

PC = 地址（HERE + 2）

BCF

将 f 中的某位清零

语法:

BCF f, b {a}

操作数:

0 ≤ f ≤ 255
0 ≤ b ≤ 7
a ∈ [0,1]

操作:

0 → f

受影响的状态位:

无

机器码:

1001	bbba	ffff	ffff

说明:

将寄存器 f 中的位 b 清零。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写寄存器 f

示例: BCF FLAG_REG, 7, 0

 执行指令前
 FLAG_REG = C7h

 执行指令后
 FLAG_REG = 47h

BN

为负则跳转

语法:

BN n

操作数:

-128 ≤ n ≤ 127

操作:

如果负标志位为 1，
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1110	0110	nnnn	nnnn

说明:

如果负标志位为 1，程序将跳转。

“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

1（2）

Q 周期操作:

如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例: HERE BN Jump

 执行指令前
 PC = 地址（HERE）

 执行指令后
 如果负标志位 = 1；
 PC = 地址（Jump）
 如果负标志位 = 0；
 PC = 地址（HERE + 2）

PIC18F87J72 系列

BNC		无进位则跳转							
语法:	BNC n								
操作数:	-128 ≤ n ≤ 127								
操作:	如果进位标志位为 0, (PC) + 2 + 2n → PC								
受影响的状态位:	无								
机器码:	<table border="1"><tr><td>1110</td><td>0011</td><td>nnnn</td><td>nnnn</td></tr></table>					1110	0011	nnnn	nnnn
1110	0011	nnnn	nnnn						
说明:	如果进位标志位为 0，程序将跳转。 “2n”（以二进制补码表示）与 PC 相加。 由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。								
指令字数:	1								
指令周期数:	1（2）								
Q 周期操作:									
如果跳转:									

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:			
Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例:	HERE	BNC	Jump
执行指令前			
PC	=	地址 (HERE)	
执行指令后			
如果进位标志位 = 0;			
PC	=	地址 (Jump)	
如果进位标志位 = 1;			
PC	=	地址 (HERE + 2)	

BNN		不为负则跳转							
语法:	BNN n								
操作数:	$-128 \leq n \leq 127$								
操作:	如果负标志位为 0, $(PC) + 2 + 2n \rightarrow PC$								
受影响的状态位:	无								
机器码:	<table border="1"><tr><td>1110</td><td>0111</td><td>nnnn</td><td>nnnn</td></tr></table>					1110	0111	nnnn	nnnn
1110	0111	nnnn	nnnn						
说明:	如果负标志位为 0, 程序将跳转。 “2n” (以二进制补码表示) 与 PC 相加。 由于 PC 将递增以便取出下一条指令, 所以新地址将为 $PC + 2 + 2n$ 。该指令为一条双周期指令。								
指令字数:	1								
指令周期数:	1 (2)								
Q 周期操作:									
如果跳转:									

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:			
Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例:	HERE	BNN	Jump
执行指令前			
PC	=	地址 (HERE)	
执行指令后			
如果负标志位 = 0;			
PC	=	地址 (Jump)	
如果负标志位 = 1;			
PC	=	地址 (HERE + 2)	

BNOV

不溢出则跳转

语法:

BNOV n

操作数:

$-128 \leq n \leq 127$

操作:

如果溢出标志位为 0,
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1110	0101	nnnn	nnnn

说明:

如果溢出标志位为 0，程序将跳转。

“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

1（2）

Q 周期操作:

如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例:

HERE

BNOV

Jump

执行指令前

PC

=

地址（HERE）

执行指令后

如果溢出标志位 = 0；

PC

=

地址（Jump）

如果溢出标志位 = 1；

PC

=

地址（HERE + 2）

BNZ

不为零则跳转

语法:

BNZ n

操作数:

$-128 \leq n \leq 127$

操作:

如果全零标志位为 0,
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1110	0001	nnnn	nnnn

说明:

如果全零标志位为 0，程序将跳转。

“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

1（2）

Q 周期操作:

如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例:

HERE

BNZ

Jump

执行指令前

PC

=

地址（HERE）

执行指令后

如果全零标志位 = 0；

PC

=

地址（Jump）

如果全零标志位 = 1；

PC

=

地址（HERE + 2）

PIC18F87J72 系列

BRA

无条件跳转

语法:

BRA n

操作数:

$-1024 \leq n \leq 1023$

操作:

$(PC) + 2 + 2n \rightarrow PC$

受影响的状态位:

无

机器码:

1101	0nnn	nnnn	nnnn

说明:

“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 $PC + 2 + 2n$ 。该指令为一条双周期指令。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

示例:

HERE

BRA Jump

执行指令前

PC

=

地址（HERE）

执行指令后

PC

=

地址（Jump）

BSF

将 f 中的某位置 1

语法:

BSF f, b {,a}

操作数:

$0 \leq f \leq 255$
 $0 \leq b \leq 7$
 $a \in [0,1]$

操作:

$1 \rightarrow f$

受影响的状态位:

无

机器码:

1000	bbba	ffff	ffff

说明:

将寄存器 f 的位 b 置 1。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写寄存器 f

示例:

BSF

FLAG_REG, 7, 1

执行指令前

FLAG_REG

=

0Ah

执行指令后

FLAG_REG

=

8Ah

BTFSC

测试文件寄存器中的某位，为 0 则跳过

语法:

BTFSC f, b {,a}

操作数:

0 ≤ f ≤ 255
0 ≤ b ≤ 7
a ∈ [0,1]

操作:

如果 (f) = 0，则跳过

受影响的状态位:

无

机器码:

1011	bbba	ffff	ffff

说明:

如果寄存器 f 的位 b 为 0，则跳过下一条指令。即在 b 位为 0 时，丢弃执行当前指令过程中已取的下一条指令，转而执行一条 NOP 指令，使该指令成为双周期指令。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1（2）
注：如果跳过，且后面跟有 2 字指令，则执行 BTFSC 需要 3 个周期。

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	空操作

如果跳过:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例:

HERE	BTFSC	FLAG, 1, 0
FALSE	:	
TRUE	:	

执行指令前

PC = 地址（HERE）

执行指令后

如果 FLAG<1>= 0:

PC = 地址（TRUE）

如果 FLAG<1>= 1:

PC = 地址（FALSE）

BTFSS

测试文件寄存器中的某位，为 1 则跳过

语法:

BTFSS f, b {,a}

操作数:

0 ≤ f ≤ 255
0 ≤ b < 7
a ∈ [0,1]

操作:

如果 (f) = 1，则跳过

受影响的状态位:

无

机器码:

1010	bbba	ffff	ffff

说明:

如果寄存器 f 的位 b 为 1，则跳过下一条指令。即在 b 位为 1 时，丢弃执行当前指令过程中已取的下一条指令，转而执行一条 NOP 指令，使该指令成为双周期指令。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1（2）
注：如果跳过，且后面跟有 2 字指令，则执行 BTFSS 需要 3 个周期。

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	空操作

如果跳过:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例:

HERE	BTFSS	FLAG, 1, 0
FALSE	:	
TRUE	:	

执行指令前

PC = 地址（HERE）

执行指令后

如果 FLAG<1>= 0:

PC = 地址（FALSE）

如果 FLAG<1>= 1:

PC = 地址（TRUE）

PIC18F87J72 系列

BTG

将 f 中的某位取反

语法:

BTG f, b {,a}

操作数:

$0 \leq f \leq 255$
 $0 \leq b < 7$
 $a \in [0,1]$

操作:

$(\overline{f \langle b \rangle}) \rightarrow f \langle b \rangle$

受影响的状态位:

无

机器码:

0111	bbba	ffff	ffff

说明:

将数据存储单元 f 中的位 b 取反。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写寄存器 f

示例: BTG PORTC, 4, 0

执行指令前
PORTC = 0111 0101 [75h]

执行指令后
PORTC = 0110 0101 [65h]

BOV

溢出则跳转

语法:

BOV n

操作数:

$-128 \leq n \leq 127$

操作:

如果溢出标志位为 1，
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1110	0100	nnnn	nnnn

说明:

如果溢出标志位为 1，程序将跳转。

“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

1（2）

Q 周期操作:

如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例: HERE BOV Jump

执行指令前
PC = 地址（HERE）

执行指令后
如果溢出标志位 = 1；
PC = 地址（Jump）
如果溢出标志位 = 0；
PC = 地址（HERE + 2）

BZ

为零则跳转

语法:

BZ n

操作数:

$-128 \leq n \leq 127$

操作:

如果全零标志位为 1,
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1110	0000	nnnn	nnnn

说明:

如果全零标志位为 1，程序将跳转。
“2n”（以二进制补码表示）与 PC 相加。
由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

1（2）

Q 周期操作:

如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例: HERE BZ Jump

执行指令前
PC = 地址（HERE）

执行指令后
如果全零标志位 = 1；
PC = 地址（Jump）
如果全零标志位 = 0；
PC = 地址（HERE + 2）

CALL

调用子程序

语法:

CALL k {,s}

操作数:

$0 \leq k \leq 1048575$
s ∈ [0,1]

操作:

(PC) + 4 → TOS,
k → PC<20:1> ;
如果 s = 1
(W) → WS,
(STATUS) → STATUSS,
(BSR) → BSRs

受影响的状态位:

无

机器码:

第一个字（k<7:0>） 1110 110s k₇kkk kkkk₀
第二个字（k<19:8>） 1111 k₁₉kkk kkkk kkkk₈

说明:

可在整个 2 MB 的存储器范围内进行子程序调用。首先，将返回地址（PC + 4）压入返回堆栈。如果 s = 1，还会将 W、STATUS 和 BSR 寄存器的内容存入它们各自的影子寄存器 WS、STATUSS 和 BSRs。如果 s = 0，将不会进行任何更新。然后，将 20 位的值 k 装入 PC<20:1>。CALL 是一条双周期指令。

指令字数:

2

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k<7:0>	将 PC 压入堆栈	读立即数 k<19:8>，写入 PC
空操作	空操作	空操作	空操作

示例: HERE CALL THERE,1

执行指令前
PC = 地址（HERE）

执行指令后
PC = 地址（THERE）
TOS = 地址（HERE + 4）
WS = W
BSRS = BSR
STATUSS = STATUS

PIC18F87J72 系列

CLRf		将 f 清零						
语法:	CLRf f{,a}							
操作数:	$0 \leq f \leq 255$ $a \in [0,1]$							
操作:	$000h \rightarrow f,$ $1 \rightarrow Z$							
受影响的状态位:	Z							
机器码:	<table border="1"><tr><td>0110</td><td>101a</td><td>ffff</td><td>ffff</td></tr></table>				0110	101a	ffff	ffff
0110	101a	ffff	ffff					
说明:	清零指定寄存器的内容。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。							
指令字数:	1							
指令周期数:	1							
Q 周期操作:								
	Q1	Q2	Q3	Q4				
	译码	读寄存器 f	处理数据	写寄存器 f				

示例: CLRf FLAG_REG,1

执行指令前
FLAG_REG = 5Ah

执行指令后
FLAG_REG = 00h

CLRWDt		将看门狗定时器清零					
语法:	CLRWDt						
操作数:	无						
操作:	000h → WDT, 000h → WDT 后分频器, 1 → $\overline{TO}$, 1 → $\overline{PD}$						
受影响的状态位:	$\overline{TO}$ 和 $\overline{PD}$						
机器码:	<table border="1"><tr><td>0000</td><td>0000</td><td>0000</td><td>0100</td></tr></table>			0000	0000	0000	0100
0000	0000	0000	0100				
说明:	CLRWDt 指令复位看门狗定时器及其后分频器。状态位 $\overline{TO}$ 和 $\overline{PD}$ 置 1。						
指令字数:	1						
指令周期数:	1						
Q 周期操作:							
	Q1	Q2	Q3	Q4			
	译码	空操作	处理数据	空操作			

示例: CLRWDt

执行指令前
WDT 计数器 = ?

执行指令后
WDT 计数器 = 00h
WDT 后分频器 = 0
 $\overline{TO}$ = 1
PD = 1

COMF

对 f 取反

语法:

COMF f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

$\bar{f} \rightarrow \text{dest}$

受影响的状态位:

N 和 Z

机器码:

0001	11da	ffff	ffff

说明:

将寄存器 f 的内容取反。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

COMF	REG, 0, 0
执行指令前	
REG	= 13h
执行指令后	
REG	= 13h
W	= ECh

CPFSEQ

比较 f 和 W，如果 f = W 则跳过

语法:

CPFSEQ f{,a}

操作数:

0 ≤ f ≤ 255
a ∈ [0,1]

操作:

(f) – (W)，
如果 (f) = (W)，则跳过（无符号比较）

受影响的状态位:

无

机器码:

0110	001a	ffff	ffff

说明:

通过执行无符号的减法，将数据存储单元 f 的内容与 W 的内容作比较。

如果 f = W，则丢弃已取的指令转而执行一条 NOP 指令，使该指令成为双周期指令。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1（2）
注：如果跳过，且后面跟有 2 字指令，则执行 CPFSEQ 需要 3 个周期。

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	空操作

如果跳过:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例:

HERE	CPFSEQ REG, 0
NEQUAL	:
EQUAL	:

执行指令前

PC 地址	=	HERE
W	=	?
REG	=	?

执行指令后

如果 REG	=	W ;
PC	=	地址（EQUAL）
如果 REG	≠	W ;
PC	=	地址（NEQUAL）

PIC18F87J72 系列

CPFSGT		比较 f 和 W，如果 f > W 则跳过					
语法：	CPFSGT f{,a}						
操作数：	0 ≤ f ≤ 255 a ∈ [0,1]						
操作：	(f) − (W)， 如果 (f) > (W)，则跳过（无符号比较）						
受影响的状态位：	无						
机器码：	<table border="1"><tr><td>0110</td><td>010a</td><td>ffff</td><td>ffff</td></tr></table>			0110	010a	ffff	ffff
0110	010a	ffff	ffff				
说明：	通过执行无符号的减法，将数据存储单元 f 的内容与 W 的内容作比较。 如果 f > W，则丢弃已取的指令转而执行一条 NOP 指令，使该指令成为双周期指令。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95 (5Fh)，指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。						
指令字数：	1						
指令周期数：	1（2）						
	注： 如果跳过，且后面跟有 2 字指令，则执行 CPFSLT 需要 3 个周期。						

Q 周期操作：			
Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	空操作

如果跳过：

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令：

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例：	HERE CPFSGT REG, 0
	NGREATER :
	GREATER :
执行指令前	
PC	= 地址 (HERE)
W	= ?
执行指令后	
如果 REG	> W ;
PC	= 地址 (GREATER)
如果 REG	≤ W ;
PC	= 地址 (NGREATER)

CPFSLT		比较 f 和 W，如果 f < W 则跳过	
语法：	CPFSLT f{,a}		
操作数：	$0 \leq f \leq 255$ $a \in [0,1]$		
操作：	$(f) - (W)$ ， 如果 $(f) < (W)$ ，则跳过（无符号比较）		
受影响的状态位：	无		
机器码：	0110	000a	ffff ffff
说明：	通过执行无符号的减法，将数据存储单元 f 的内容与 W 的内容作比较。 如果 $f < W$ ，则丢弃已取的指令转而执行一条 NOP 指令，使该指令成为双周期指令。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。		
指令字数：	1		
指令周期数：	1（2） 注： 如果跳过，且后面跟有 2 字指令，则执行 CPFSLT 需要 3 个周期。		

Q 周期操作：			
Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	空操作

如果跳过：

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令：

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例：	HERE CPFSLT REG, 1
	NLESS :
	LESS :
执行指令前	
PC	= 地址 (HERE)
W	= ?
执行指令后	
如果 REG	< W ;
PC	= 地址 (LESS)
如果 REG	≥ W ;
PC	= 地址 (NLESS)

DAW

对 W 寄存器进行十进制调整

语法:

DAW

操作数:

无

操作:

如果 [W<3:0> > 9] 或 [DC = 1], 则
(W<3:0>) + 6 → W<3:0>;
否则
(W<3:0>) → W<3:0>

如果 [W<7:4> > 9] 或 [C = 1], 则
(W<7:4>) + 6 → W<7:4>;
C = 1;
否则
(W<7:4>) → W<7:4>

受影响的状态位:

C

机器码:

0000	0000	0000	0111

说明:

DAW 指令调整 W 寄存器内的 8 位值, 即之前两个压缩 BCD 格式的变量之和, 并产生一个正确的压缩 BCD 格式结果。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 W	处理数据	写 W

例 1:

DAW

执行指令前

W = A5h
C = 0
DC = 0

执行指令后

W = 05h
C = 1
DC = 0

例 2:

执行指令前

W = CEh
C = 0
DC = 0

执行指令后

W = 34h
C = 1
DC = 0

DECF

f 递减 1

语法:

DECF f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(f) − 1 → dest

受影响的状态位:

C、DC、N、OV 和 Z

机器码:

0000	01da	ffff	ffff

说明:

将寄存器 f 的内容递减 1。如果 d 为 0, 结果存储在 W 中。如果 d 为 1, 结果存回寄存器 f。

如果 a 为 0, 选择快速操作存储区。如果 a 为 1, 使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集, 只要 f ≤ 95 (5Fh), 指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

DECF CNT, 1, 0

执行指令前

CNT = 01h
Z = 0

执行指令后

CNT = 00h
Z = 1

PIC18F87J72 系列

DECFSZ	f 递减 1, 为 0 则跳过			
语法:	DECFSZ f {,d {,a}}			
操作数:	0 ≤ f ≤ 255 d ∈ [0,1] a ∈ [0,1]			
操作:	(f) − 1 → dest, 如果结果 = 0 则跳过			
受影响的状态位:	无			
机器码:	0010	11da	ffff	ffff
说明:	将寄存器 f 的内容递减 1。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。 如果结果为 0，则丢弃已取的下一条指令转而执行一条 NOP 指令，使该指令成为双周期指令。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。			
指令字数:	1			
指令周期数:	1（2） 注：如果跳过，且后面跟有 2 字指令，则执行 DECFSZ 需要 3 个周期。			

Q 周期操作:	Q1	Q2	Q3	Q4
	译码	读寄存器 f	处理数据	写入目标寄存器

如果跳过:	Q1	Q2	Q3	Q4
	空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令:	Q1	Q2	Q3	Q4
	空操作	空操作	空操作	空操作
	空操作	空操作	空操作	空操作

示例: HERE DECFSZ CNT, 1, 1
 GOTO LOOP
 CONTINUE

执行指令前
PC = 地址 (HERE)
执行指令后
CNT = CNT − 1
如果 CNT = 0;
PC = 地址 (CONTINUE)
如果 CNT ≠ 0;
PC = 地址 (HERE + 2)

DCFSNZ	f 递减 1, 非 0 则跳过			
语法:	DCFSNZ f {,d {,a}}			
操作数:	0 ≤ f ≤ 255 d ∈ [0,1] a ∈ [0,1]			
操作:	(f) − 1 → dest, 如果结果 ≠ 0 则跳过			
受影响的状态位:	无			
机器码:	0100	11da	ffff	ffff
说明:	将寄存器 f 的内容递减 1。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。 如果结果不为 0，则丢弃已取的下一条指令转而执行一条 NOP 指令，使该指令成为双周期指令。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。			
指令字数:	1			
指令周期数:	1（2） 注：如果跳过，且后面跟有 2 字指令，则执行 DCFSNZ 需要 3 个周期。			

Q 周期操作:	Q1	Q2	Q3	Q4
	译码	读寄存器 f	处理数据	写入目标寄存器

如果跳过:	Q1	Q2	Q3	Q4
	空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令:	Q1	Q2	Q3	Q4
	空操作	空操作	空操作	空操作
	空操作	空操作	空操作	空操作

示例: HERE DCFSNZ TEMP, 1, 0
 ZERO :
 NZERO :

执行指令前
TEMP = ?
执行指令后
TEMP = TEMP − 1
如果 TEMP = 0;
PC = 地址 (ZERO)
如果 TEMP ≠ 0;
PC = 地址 (NZERO)

GOTO

无条件跳转

语法:

GOTO k

操作数:

$0 \leq k \leq 1048575$

操作:

$k \rightarrow PC<20:1>$

受影响的状态位:

无

机器码:

第一个字 (k<7:0>)	1110	1111	k ₇ kkk	kkkk ₀
第二个字 (k<19:8>)	1111	k ₁₉ kkk	kkkk	kkkk ₈

说明:

GOTO 指令允许无条件跳转到整个 2 MB 存储器范围中的任何位置。将 20 位值 k 装入 PC<20:1>。GOTO 始终为双周期指令。

指令字数:

2

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k<7:0>	空操作	读立即数 k<19:8>, 写入 PC
空操作	空操作	空操作	空操作

示例: GOTO THERE

 执行指令后

 PC = 地址 (THERE)

INCF

f 递增 1

语法:

INCF f{,d{,a}}

操作数:

$0 \leq f \leq 255$
 $d \in [0,1]$
 $a \in [0,1]$

操作:

$(f) + 1 \rightarrow dest$

受影响的状态位:

C、DC、N、OV 和 Z

机器码:

0010	10da	ffff	ffff

说明:

将寄存器 f 的内容递增 1。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ (5Fh)，指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例: INCF CNT, 1, 0

 执行指令前

 CNT = FFh

 Z = 0

 C = ?

 DC = ?

 执行指令后

 CNT = 00h

 Z = 1

 C = 1

 DC = 1

PIC18F87J72 系列

INCFSZ	f 递增 1，为 0 则跳过				
语法：	INCFSZ f {,d {,a}}				
操作数：	$0 \leq f \leq 255$ $d \in [0,1]$ $a \in [0,1]$				
操作：	$(f) + 1 \rightarrow \text{dest}$ ， 如果结果 = 0 则跳过				
受影响的状态位：	无				
机器码：	<table border="1"><tr><td>0011</td><td>11da</td><td>ffff</td><td>ffff</td></tr></table>	0011	11da	ffff	ffff
0011	11da	ffff	ffff		
说明：	将寄存器 f 的内容递增 1。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。 如果结果为 0，则丢弃已取的下一条指令转而执行一条 NOP 指令，使该指令成为双周期指令。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。				
指令字数：	1				
指令周期数：	1（2） 注： 如果跳过，且后面跟有 2 字指令，则执行 INCFSZ 需要 3 个周期。				

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例：	HERE	INCFSZ	CNT, 1, 0
	NZERO	:	
	ZERO	:	
执行指令前			
PC	=	地址（HERE）	
执行指令后			
CNT	=	CNT + 1	
如果 CNT =	0；		
PC	=	地址（ZERO）	
如果 CNT ≠	0；		
PC	=	地址（NZERO）	

INFSNZ	f 递增 1，非 0 则跳过				
语法：	INFSNZ f{,d {,a}}				
操作数：	$0 \leq f \leq 255$ $d \in [0,1]$ $a \in [0,1]$				
操作：	$(f) + 1 \rightarrow \text{dest}$ ， 如果结果 $\neq 0$ 则跳过				
受影响的状态位：	无				
机器码：	<table><tr><td>0100</td><td>10da</td><td>ffff</td><td>ffff</td></tr></table>	0100	10da	ffff	ffff
0100	10da	ffff	ffff		
说明：	将寄存器 f 的内容递增 1。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。 如果结果不为 0，则丢弃已取的下一条指令转而执行一条 NOP 指令，使该指令成为双周期指令。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。				
指令字数：	1				
指令周期数：	1（2） 注： 如果跳过，且后面跟有 2 字指令，则执行 INFSNZ 需要 3 个周期。				

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例：	HERE	INFSNZ	REG, 1, 0
	ZERO	:	
	NZERO	:	
执行指令前			
PC	=	地址（HERE）	
执行指令后			
REG	=	REG + 1	
如果 REG ≠	0；		
PC	=	地址（NZERO）	
如果 REG =	0；		
PC	=	地址（ZERO）	

IORLW

将立即数与 W 作逻辑或运算

语法:

IORLW k

操作数:

$0 \leq k \leq 255$

操作:

$(W) .OR. k \rightarrow W$

受影响的状态位:

N 和 Z

机器码:

0000	1001	kkkk	kkkk

说明:

将 W 的内容与 8 位立即数 k 进行逻辑或运算。结果存储在 W 寄存器中。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 W

示例:

IORLW

35h

执行指令前

W

=

9Ah

执行指令后

W

=

BFh

IORWF

将 W 与 f 作逻辑或运算

语法:

IORWF f {d {a}}

操作数:

$0 \leq f \leq 255$
 $d \in [0,1]$
 $a \in [0,1]$

操作:

$(W) .OR. (f) \rightarrow dest$

受影响的状态位:

N 和 Z

机器码:

0001	00da	ffff	ffff

说明:

将 W 的内容与寄存器 f 的内容进行逻辑或运算。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

IORWF

RESULT, 0, 1

执行指令前

RESULT

=

13h

W

=

91h

执行指令后

RESULT

=

13h

W

=

93h

PIC18F87J72 系列

LFSR	装入 FSR								
语法:	LFSR f, k								
操作数:	$0 \leq f \leq 2$ $0 \leq k \leq 4095$								
操作:	$k \rightarrow \text{FSRf}$								
受影响的状态位:	无								
机器码:	<table><tr><td>1110</td><td>1110</td><td>00ff</td><td>k₁₁kkk</td></tr><tr><td>1111</td><td>0000</td><td>k₇kkk</td><td>kkkk</td></tr></table>	1110	1110	00ff	k ₁₁ kkk	1111	0000	k ₇ kkk	kkkk
1110	1110	00ff	k ₁₁ kkk						
1111	0000	k ₇ kkk	kkkk						
说明:	将 12 位立即数 k 装入 f 所指向的文件选择寄存器。								
指令字数:	2								
指令周期数:	2								
Q 周期操作:									

Q1	Q2	Q3	Q4
译码	读立即数 k 的 MSB	处理数据	将立即数 k 的 MSB 写入 FSRfH
译码	读立即数 k 的 LSB	处理数据	将立即数 k 的 LSB 写入 FSRfL

示例:	LFSR 2, 3ABh
执行指令后	
FSR2H	= 03h
FSR2L	= ABh

MOVf		传送 f							
语法:	MOVf f{,d{,a}}								
操作数:	$0 \leq f \leq 255$ $d \in [0,1]$ $a \in [0,1]$								
操作:	$f \rightarrow \text{dest}$								
受影响的状态位:	N 和 Z								
机器码:	<table border="1"><tr><td>0101</td><td>00da</td><td>ffff</td><td>ffff</td></tr></table>					0101	00da	ffff	ffff
0101	00da	ffff	ffff						
说明:	根据 d 的状态, 将寄存器 f 的内容送入目标寄存器。如果 d 为 0, 结果存储在 W 中。如果 d 为 1, 结果存回寄存器 f。f 可以为 256 字节存储区中的任何地址单元。 如果 a 为 0, 选择快速操作存储区。如果 a 为 1, 使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集, 只要 $f \leq 95$ (5Fh), 指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。								
指令字数:	1								
指令周期数:	1								
Q 周期操作:									

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写 W

示例:	MOVF REG, 0, 0
执行指令前	
REG	= 22h
W	= FFh
执行指令后	
REG	= 22h
W	= 22h

MOVFF

将源寄存器的内容送入目标寄存器

语法:

MOVFF f_s, f_d

操作数:

$0 \leq f_s \leq 4095$
 $0 \leq f_d \leq 4095$

操作:

$(f_s) \rightarrow f_d$

受影响的状态位:

无

机器码:

1100	ffff	ffff	ffff _s
1111	ffff	ffff	ffff _d

第一个字（源）

第二个字（目标）

说明:

将源寄存器 f_s 的内容送入目标寄存器 f_d 。源寄存器 f_s 可以是 4096 字节数据空间（000h 至 FFFh）中的任何单元，目标寄存器 f_d 也可以是 000h 至 FFFh 中的任何单元。

源或目标寄存器都可以是 W（这是个有用的特例）。

MOVFF 指令对于将数据存储单元中的内容送入外设寄存器（如发送缓冲区或 I/O 端口）的场合非常有用。

MOVFF 指令不能使用 PCL、TOSU、TOSH 或 TOSL 作为目标寄存器。

指令字数:

2

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f (源寄存器)	处理数据	空操作
译码	空操作 无假读	空操作	写寄存器 f (目标寄存器)

示例:

MOVFF REG1, REG2

执行指令前

REG1 = 33h

REG2 = 11h

执行指令后

REG1 = 33h

REG2 = 33h

MOVLB

将立即数送入 BSR 的低半字节

语法:

MOVLW k

操作数:

$0 \leq k \leq 255$

操作:

$k \rightarrow \text{BSR}$

受影响的状态位:

无

机器码:

0000	0001	kkkk	kkkk

说明:

将 8 位立即数 k 装入存储区选择寄存器（BSR）。不管 $k_7:k_4$ 的值如何， $\text{BSR}<7:4>$ 的值将始终保持为 0。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	将立即数 k 写入 BSR

示例:

MOVLB 5

执行指令前

BSR 寄存器 = 02h

执行指令后

BSR 寄存器 = 05h

PIC18F87J72 系列

MOVLW

将立即数送入 W

语法:

MOVLW k

操作数:

$0 \leq k \leq 255$

操作:

$k \rightarrow W$

受影响的状态位:

无

机器码:

0000	1110	kkkk	kkkk

说明:

将 8 位立即数 k 装入 W。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 W

示例: MOVLW 5Ah

 执行指令后
 W = 5Ah

MOVWF

将 W 的内容送入 f

语法:

MOVWF f{,a}

操作数:

$0 \leq f \leq 255$
 $a \in [0,1]$

操作:

$(W) \rightarrow f$

受影响的状态位:

无

机器码:

0110	111a	ffff	ffff

说明:

将 W 寄存器中的数据送入寄存器 f。f 可以是 256 字节存储区中的任何地址单元。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写寄存器 f

示例: MOVWF REG, 0

 执行指令前
 W = 4Fh
 REG = FFh

 执行指令后
 W = 4Fh
 REG = 4Fh

MULLW

将立即数与 W 中的内容相乘

语法:

MULLW k

操作数:

$0 \leq k \leq 255$

操作:

$(W) \times k \rightarrow \text{PRODH:PRODL}$

受影响的状态位:

无

机器码:

0000	1101	kkkk	kkkk

说明:

将 W 的内容与 8 位立即数 k 进行无符号的乘法运算。16 位的结果存储在 PRODH:PRODL 寄存器对中，其中 PRODH 用于存储高字节。

W 的内容不改变。

所有状态标志位都不受影响。

请注意此操作不可能发生溢出或进位。结果有可能为全零，但不会被检测到。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写寄存器 PRODH: PRODL

示例:

MULLW 0C4h

执行指令前

W

=

E2h

PRODH

=

?

PRODL

=

?

执行指令后

W

=

E2h

PRODH

=

ADh

PRODL

=

08h

MULWF

将 W 与 f 的内容相乘

语法:

MULWF f{,a}

操作数:

$0 \leq f \leq 255$
 $a \in [0,1]$

操作:

$(W) \times (f) \rightarrow \text{PRODH:PRODL}$

受影响的状态位:

无

机器码:

0000	001a	ffff	ffff

说明:

将 W 的内容与寄存器单元 f 的内容执行无符号的乘法运算。运算的 16 位结果保存在 PRODH:PRODL 寄存器对中，其中 PRODH 用于存储高字节。W 和 f 的内容都不改变。

所有状态标志位都不受影响。

请注意此操作不可能发生溢出或进位。结果有可能为全零，但不会被检测到。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写寄存器 PRODH: PRODL

示例:

MULWF REG, 1

执行指令前

W

=

C4h

REG

=

B5h

PRODH

=

?

PRODL

=

?

执行指令后

W

=

C4h

REG

=

B5h

PRODH

=

8Ah

PRODL

=

94h

PIC18F87J72 系列

NEGf		对 f 取补					
语法:	NEGf f{,a}						
操作数:	$0 \leq f \leq 255$ $a \in [0,1]$						
操作:	$(\bar{f}) + 1 \rightarrow f$						
受影响的状态位:	N、OV、C、DC 和 Z						
机器码:	<table border="1"><tr><td>0110</td><td>110a</td><td>ffff</td><td>ffff</td></tr></table>			0110	110a	ffff	ffff
0110	110a	ffff	ffff				
说明:	用二进制补码对存储单元 f 取补, 结果存储在数据存储单元 f 中。 如果 a 为 0, 选择快速操作存储区。如果 a 为 1, 使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集, 只要 $f \leq 95$ (5Fh), 指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。						
指令字数:	1						
指令周期数:	1						
Q 周期操作:							
	Q1	Q2	Q3	Q4			
	译码	读寄存器 f	处理数据	写寄存器 f			

示例:	NEGF REG, 1
执行指令前 REG	= 0011 1010 [3Ah]
执行指令后 REG	= 1100 0110 [C6h]

NOP		空操作											
语法:	NOP												
操作数:	无												
操作:	空操作												
受影响的状态位:	无												
机器码:	<table><tr><td>0000</td><td>0000</td><td>0000</td><td>0000</td></tr><tr><td>1111</td><td>xxxx</td><td>xxxx</td><td>xxxx</td></tr></table>				0000	0000	0000	0000	1111	xxxx	xxxx	xxxx	
0000	0000	0000	0000										
1111	xxxx	xxxx	xxxx										
说明:	不执行任何操作。												
指令字数:	1												
指令周期数:	1												
Q 周期操作:													
	Q1	Q2	Q3	Q4									
	译码	空操作	空操作	空操作									

示例:
无。

POP

弹出返回堆栈栈顶的内容

语法:

POP

操作数:

无

操作:

(TOS) → 位桶 （即丢弃）

受影响的状态位:

无

机器码:

0000	0000	0000	0110

说明:

从返回堆栈弹出 TOS 值并丢弃。然后，前一个压入返回堆栈的值成为 TOS 值。此指令可以让用户正确管理返回堆栈，从而实现软件堆栈。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	空操作	弹出 TOS 值	空操作

示例:

POP

GOTO

NEW

执行指令前

TOS

堆栈 （下一级）

=

0031A2h

=

014332h

执行指令后

TOS

PC

=

014332h

=

NEW

PUSH

将数据压入返回堆栈栈顶

语法:

PUSH

操作数:

无

操作:

(PC + 2) → TOS

受影响的状态位:

无

机器码:

0000	0000	0000	0101

说明:

PC + 2 的值被压入返回堆栈的栈顶。原先的 TOS 值被压入堆栈的下一级。此指令允许通过修改 TOS 并将其压入返回堆栈来实现软件堆栈。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	将 PC + 2 压入返回 堆栈	空操作	空操作

示例:

PUSH

执行指令前

TOS

PC

=

345Ah

=

0124h

执行指令后

PC

TOS

堆栈 （下一级）

=

0126h

=

0126h

=

345Ah

PIC18F87J72 系列

RCALL

相对调用

语法:

RCALL n

操作数:

$-1024 \leq n \leq 1023$

操作:

(PC) + 2 → TOS,
(PC) + 2 + 2n → PC

受影响的状态位:

无

机器码:

1101	1nnn	nnnn	nnnn

说明:

从当前地址跳转（最多 1K）来调用子程序。首先，将返回地址（PC + 2）压入堆栈。然后，将“2n”（以二进制补码表示）与 PC 相加。由于 PC 将递增以便取出下一条指令，所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 n 将 PC 压入堆栈	处理数据	写入 PC
空操作	空操作	空操作	空操作

示例:

HERE RCALL Jump

执行指令前

PC = 地址（HERE）

执行指令后

PC = 地址（Jump）

TOS = 地址（HERE + 2）

RESET

复位

语法:

RESET

操作数:

无

操作:

将所有受 $\overline{\text{MCLR}}$ 复位影响的寄存器和标志位复位。

受影响的状态位:

全部

机器码:

0000	0000	1111	1111

说明:

此指令可实现用软件执行 $\overline{\text{MCLR}}$ 复位。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	开始复位	空操作	空操作

示例:

RESET

执行指令后

寄存器 = 复位值

标志位 * = 复位值

RET FIE

从中断返回

语法:

RET FIE {s}

操作数:

$s \in [0,1]$

操作:

(TOS) → PC,
1 → GIE/GIEH 或 PEIE/GIEL ;
如果 $s = 1$,
(WS) → W,
(STATUS) → STATUS,
(BSRS) → BSR,
PCLATU 和 PCLATH 保持不变

受影响的状态位:

GIE/GIEH 和 PEIE/GIEL

机器码:

0000	0000	0001	000s

说明:

从中断返回。执行出栈操作，将栈顶（TOS）的内容装入 PC。通过将高或低优先级全局中断允许位置 1，来允许中断。如果 $s = 1$ ，则影子寄存器 WS、STATUS 和 BSRS 的内容将被装入对应的寄存器 W、STATUS 和 BSR。如果 $s = 0$ ，则不更新这些寄存器。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	空操作	空操作	从堆栈弹出 PC 值 将 GIEH 或 GIEL 置 1
空操作	空操作	空操作	空操作

示例:

RET FIE 1

中断后

PC

=

TOS

W

=

WS

BSR

=

BSRS

STATUS

=

STATUSS

GIE/GIEH, PEIE/GIEL

=

1

RETLW

将立即数返回到 W

语法:

RETLW k

操作数:

$0 \leq k \leq 255$

操作:

$k \rightarrow W$,
(TOS) → PC,
PCLATU 和 PCLATH 保持不变

受影响的状态位:

无

机器码:

0000	1100	kkkk	kkkk

说明:

将 8 位立即数 k 装入 W。将栈顶内容（返回地址）装入程序计数器。高字节地址锁存器（PCLATH）内容保持不变。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	从堆栈弹出 PC 值， 写入 W
空操作	空操作	空操作	空操作

示例:

CALL TABLE ; W contains table
; offset value
; W now has
; table value

:

TABLE

ADDWF PCL ; W = offset

RETLW k0 ; Begin table

RETLW k1 ;

:

:

RETLW kn ; End of table

执行指令前

W

=

07h

执行指令后

W

=

kn 的值

© 2011 Microchip Technology Inc.

初稿

DS39979A_CN 第 365 页

PIC18F87J72 系列

RETURN		从子程序返回														
语法:	RETURN {s}															
操作数:	s ∈ [0,1]															
操作:	(TOS) → PC ; 如果 s = 1, (WS) → W, (STATUS) → STATUS, (BSRS) → BSR, PCLATU 和 PCLATH 保持不变															
受影响的状态位:	无															
机器码:	<table border="1"><tr><td>0000</td><td>0000</td><td>0001</td><td>001s</td></tr></table>				0000	0000	0001	001s								
0000	0000	0001	001s													
说明:	从子程序返回。执行出栈操作，将栈顶（TOS）的内容装入程序计数器。如果 s = 1，则影子寄存器 WS、STATUS 和 BSRS 的内容将被装入对应的寄存器 W、STATUS 和 BSR。如果 s = 0，则不更新这些寄存器。															
指令字数:	1															
指令周期数:	2															
Q 周期操作:	<table><tr><td>Q1</td><td>Q2</td><td>Q3</td><td>Q4</td></tr><tr><td>译码</td><td>空操作</td><td>处理数据</td><td>从堆栈弹出 PC 值</td></tr><tr><td>空操作</td><td>空操作</td><td>空操作</td><td>空操作</td></tr></table>				Q1	Q2	Q3	Q4	译码	空操作	处理数据	从堆栈弹出 PC 值	空操作	空操作	空操作	空操作
Q1	Q2	Q3	Q4													
译码	空操作	处理数据	从堆栈弹出 PC 值													
空操作	空操作	空操作	空操作													

示例: RETURN

 执行指令后:

 PC = TOS

RLCF		f 带进位循环左移									
语法:	RLCF f {,d {,a}}										
操作数:	0 ≤ f ≤ 255 d ∈ [0,1] a ∈ [0,1]										
操作:	(f<n>) → dest<n + 1>, (f<7>) → C, (C) → dest<0>										
受影响的状态位:	C、N 和 Z										
机器码:	<table border="1"><tr><td>0011</td><td>01da</td><td>ffff</td><td>ffff</td></tr></table>			0011	01da	ffff	ffff				
0011	01da	ffff	ffff								
说明:	将寄存器 f 的内容连同进位标志位一起循环左移 1 位。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。 如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。 如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。 C ← 寄存器 f ←										
指令字数:	1										
指令周期数:	1										
Q 周期操作:	<table><tr><td>Q1</td><td>Q2</td><td>Q3</td><td>Q4</td></tr><tr><td>译码</td><td>读寄存器 f</td><td>处理数据</td><td>写入 目标寄存器</td></tr></table>			Q1	Q2	Q3	Q4	译码	读寄存器 f	处理数据	写入 目标寄存器
Q1	Q2	Q3	Q4								
译码	读寄存器 f	处理数据	写入 目标寄存器								

示例: RLCF REG, 0, 0

 执行指令前

 REG = 1110 0110

 C = 0

 执行指令后

 REG = 1110 0110

 W = 1100 1100

 C = 1

RLNCF

f 循环左移（不带进位）

语法:

RLNCF f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(f<n>) → dest<n + 1>,
(f<7>) → dest<0>

受影响的状态位:

N 和 Z

机器码:

0100	01da	ffff	ffff

说明:

将寄存器 f 的内容循环左移 1 位。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

寄存器 f

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

RLNCF

REG, 1, 0

执行指令前

REG

=

1010 1011

执行指令后

REG

=

0101 0111

RRCF

f 带进位循环右移

语法:

RRCF f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(f<n>) → dest<n - 1>,
(f<0>) → C,
(C) → dest<7>

受影响的状态位:

C、N 和 Z

机器码:

0011	00da	ffff	ffff

说明:

将寄存器 f 的内容连同进位标志位一起循环右移 1 位。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

C

寄存器 f

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例:

RRCF

REG, 0, 0

执行指令前

REG

=

1110 0110

C

=

0

执行指令后

REG

=

1110 0110

W

=

0111 0011

C

=

0

PIC18F87J72 系列

RRNCF

f 循环右移（不带进位）

语法:

RRNCF f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(f<n>) → dest<n – 1>,
(f<0>) → dest<7>

受影响的状态位:

N 和 Z

机器码:

0100	00da	ffff	ffff

说明:

将寄存器 f 的内容循环右移 1 位。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区，忽略 BSR 的值。如果 a 为 1，则根据 BSR 值选择存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

寄存器 f

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

例 1:

RRNCF REG, 1, 0

执行指令前

REG = 1101 0111

执行指令后

REG = 1110 1011

例 2:

RRNCF REG, 0, 0

执行指令前

W = ?
REG = 1101 0111

执行指令后

W = 1110 1011
REG = 1101 0111

SETF

将 f 的内容置为全 1

语法:

SETF f{,a}

操作数:

0 ≤ f ≤ 255
a ∈ [0,1]

操作:

FFh → f

受影响的状态位:

无

机器码:

0110	100a	ffff	ffff

说明:

将指定寄存器的内容置为 FFh。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写寄存器 f

示例:

SETF REG, 1

执行指令前

REG = 5Ah

执行指令后

REG = FFh

SLEEP		进入休眠模式					
语法:	SLEEP						
操作数:	无						
操作:	00h → WDT, 0 → WDT 后分频器, 1 → $\overline{TO}$, 0 → PD						
受影响的状态位:	$\overline{TO}$ 和 $\overline{PD}$						
机器码:	<table border="1"><tr><td>0000</td><td>0000</td><td>0000</td><td>0011</td></tr></table>			0000	0000	0000	0011
0000	0000	0000	0011				
说明:	掉电状态位 ($\overline{PD}$) 清零。超时状态位 ($\overline{TO}$) 置 1。看门狗定时器及其后分频器清零。 振荡器停振，处理器进入休眠模式。						
指令字数:	1						
指令周期数:	1						
Q 周期操作:							
	Q1	Q2	Q3	Q4			
	译码	空操作	处理数据	进入 休眠模式			

示例: SLEEP

执行指令前
 $\overline{TO}$ = ?
 $\overline{PD}$ = ?

执行指令后
 $\overline{TO}$ = 1†
 $\overline{PD}$ = 0

† 如果由 WDT 引起唤醒, 则该位将被清零。

SUBFWB

W 减去 f (带借位)

语法:

SUBFWB f {,d {,a}}

操作数:

$0 \leq f \leq 255$
 $d \in [0,1]$
 $a \in [0,1]$

操作:

$(W) - (f) - (\overline{C}) \rightarrow \text{dest}$

受影响的状态位:

N、OV、C、DC 和 Z

机器码:

0101	01da	ffff	ffff

说明:

将 W 的内容减去 f 寄存器的内容和进位标志位（借位）（通过二进制补码方式进行运算）。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存储在寄存器 f 中。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 $f \leq 95$ （5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

例 1: SUBFWB REG, 1, 0

执行指令前
REG = 3
W = 2
C = 1

执行指令后
REG = FF
W = 2
C = 0
Z = 0
N = 1 ; 结果为负

例 2: SUBFWB REG, 0, 0

执行指令前
REG = 2
W = 5
C = 1

执行指令后
REG = 2
W = 3
C = 1
Z = 0
N = 0 ; 结果为正

例 3: SUBFWB REG, 1, 0

执行指令前
REG = 1
W = 2
C = 0

执行指令后
REG = 0
W = 2
C = 1
Z = 1 ; 结果为全零
N = 0

PIC18F87J72 系列

SUBLW	立即数减去 W 的内容				
语法:	SUBLW k				
操作数:	$0 \leq k \leq 255$				
操作:	$k - (W) \rightarrow W$				
受影响的状态位:	N、OV、C、DC 和 Z				
机器码:	<table><tr><td>0000</td><td>1000</td><td>kkkk</td><td>kkkk</td></tr></table>	0000	1000	kkkk	kkkk
0000	1000	kkkk	kkkk		
说明:	用 8 位立即数 k 减去 W。结果存储在 W 寄存器中。				
指令字数:	1				
指令周期数:	1				
Q 周期操作:					

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 W

例 1:	SUBLW	02h
执行指令前		
W	=	01h
C	=	?
执行指令后		
W	=	01h
C	=	1
Z	=	0
N	=	0
		; 结果为正

例 2:	SUBLW	02h
执行指令前		
W	=	02h
C	=	?
执行指令后		
W	=	00h
C	=	1
Z	=	1
N	=	0
		; 结果为全零

例 3:	SUBLW	02h
执行指令前		
W	=	03h
C	=	?
执行指令后		
W	=	FFh
C	=	0
Z	=	0
N	=	1
		; (二进制补码)
		; 结果为负

SUBWF	f 减去 W				
语法:	SUBWF f {,d {,a}}				
操作数:	$0 \leq f \leq 255$ $d \in [0,1]$ $a \in [0,1]$				
操作:	$(f) - (W) \rightarrow \text{dest}$				
受影响的状态位:	N、OV、C、DC 和 Z				
机器码:	<table><tr><td>0101</td><td>11da</td><td>ffff</td><td>ffff</td></tr></table>	0101	11da	ffff	ffff
0101	11da	ffff	ffff		
说明:	用寄存器 f 中的内容减去 W 寄存器的内容（通过二进制补码方式进行运算）。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。				

如果 a 为 0, 选择快速操作存储区。如果 a 为 1, 使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集, 只要 $f \leq 95$ (5Fh), 指令就将以立即数变址寻址模式进行操作。详情请参见

第 27.2.3 节 “立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:	1
指令周期数:	1
Q 周期操作:	

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

例 1:	SUBWF	REG, 1, 0
执行指令前		
REG	=	3
W	=	2
C	=	?
执行指令后		
REG	=	1
W	=	2
C	=	1
Z	=	0
N	=	0
		; 结果为正

例 2:	SUBWF	REG, 0, 0
执行指令前		
REG	=	2
W	=	2
C	=	?
执行指令后		
REG	=	2
W	=	0
C	=	1
Z	=	1
N	=	0
		; 结果为全零

例 3:	SUBWF	REG, 1, 0
执行指令前		
REG	=	1
W	=	2
C	=	?
执行指令后		
REG	=	FFh
W	=	2
C	=	0
Z	=	0
N	=	1
		; (二进制补码)
		; 结果为负

SUBWFB

f 减去 W（带借位）

语法:

SUBWFB f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(f) − (W) − (C̄) → dest

受影响的状态位:

N、OV、C、DC 和 Z

机器码:

0101	10da	ffff	ffff

说明:

用 f 寄存器的内容减去 W 的内容和进位标志位（借位）（通过二进制补码方式进行运算）。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

例 1: SUBWFB REG, 1, 0

执行指令前

REG	=	19h	(0001 1001)
W	=	0Dh	(0000 1101)
C	=	1	

执行指令后

REG	=	0Ch	(0000 1011)
W	=	0Dh	(0000 1101)
C	=	1	
Z	=	0	
N	=	0	；结果为正

例 2: SUBWFB REG, 0, 0

执行指令前

REG	=	1Bh	(0001 1011)
W	=	1Ah	(0001 1010)
C	=	0	

执行指令后

REG	=	1Bh	(0001 1011)
W	=	00h	
C	=	1	
Z	=	1	；结果为全零
N	=	0	

例 3: SUBWFB REG, 1, 0

执行指令前

REG	=	03h	(0000 0011)
W	=	0Eh	(0000 1101)
C	=	1	

执行指令后

REG	=	F5h	(1111 0100) ：[二进制补码]
W	=	0Eh	(0000 1101)
C	=	0	
Z	=	0	
N	=	1	；结果为负

SWAPF

将 f 的高半字节和低半字节交换

语法:

SWAPF f{,d{,a}}

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(f<3:0>) → dest<7:4>,
(f<7:4>) → dest<3:0>

受影响的状态位:

无

机器码:

0011	10da	ffff	ffff

说明:

寄存器 f 的高半字节和低半字节相互交换。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例: SWAPF REG, 1, 0

执行指令前

REG	=	53h

执行指令后

REG	=	35h

PIC18F87J72 系列

TBLRD	表读
语法:	TBLRD (*; *+; *-; +*)
操作数:	无
操作:	如果执行 TBLRD *, (程序存储单元 (TBLPTR)) → TABLAT ; TBLPTR 不改变 如果执行 TBLRD *+, (程序存储单元 (TBLPTR)) → TABLAT ; (TBLPTR) + 1 → TBLPTR 如果执行 TBLRD *-, (程序存储单元 (TBLPTR)) → TABLAT ; (TBLPTR) - 1 → TBLPTR 如果执行 TBLRD +*, (TBLPTR) + 1 → TBLPTR ; (程序存储单元 (TBLPTR)) → TABLAT

受影响的状态位: 无

机器码:	0000	0000	0000	10nn nn=0 * =1 *+ =2 *- =3 +*

说明: 此指令用于读取程序存储单元 (P.M.) 的内容。使用表指针 (TBLPTR) 对程序存储单元进行寻址。

TBLPTR (一个 21 位指针) 指向程序存储器中的每个字节。TBLPTR 的寻址范围为 2 MB。

TBLPTR<0> = 0: 程序存储字的最低有效字节

TBLPTR<0> = 1: 程序存储字的最高有效字节

TBLRD 指令可用如下方法修改 TBLPTR 的值:

- 不变
- 后递增
- 后递减
- 预递增

指令字数: 1

指令周期数: 2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	空操作	空操作	空操作
空操作	空操作 (读程序存储器)	空操作	空操作 (写 TABLAT)

TBLRD	表读 (续)
例 1:	TBLRD *+ ;
执行指令前	
TABLAT	= 55h
TBLPTR	= 00A356h
存储单元 (00A356h)	= 34h
执行指令后	
TABLAT	= 34h
TBLPTR	= 00A357h
例 2:	TBLRD +* ;
执行指令前	
TABLAT	= AAh
TBLPTR	= 01A357h
存储单元 (01A357h)	= 12h
存储单元 (01A358h)	= 34h
执行指令后	
TABLAT	= 34h
TBLPTR	= 01A358h

TBLWT		表写													
语法:	TBLWT (*; *+; *-; +*)														
操作数:	无														
操作:	如果执行 TBLWT*, (TABLAT) → 保持寄存器; TBLPTR 不改变 如果执行 TBLWT*+*, (TABLAT) → 保持寄存器; (TBLPTR) + 1 → TBLPTR 如果执行 TBLWT*-, (TABLAT) → 保持寄存器; (TBLPTR) - 1 → TBLPTR 如果执行 TBLWT*+*, (TBLPTR) + 1 → TBLPTR ; (TABLAT) → 保持寄存器														
受影响的状态位:	无														
机器码:	<table><tr><td>0000</td><td>0000</td><td>0000</td><td>11nn nn=0 * =1 *+ =2 *- =3 +*</td></tr></table>			0000	0000	0000	11nn nn=0 * =1 *+ =2 *- =3 +*								
0000	0000	0000	11nn nn=0 * =1 *+ =2 *- =3 +*												
说明:	此指令使用 TBLPTR 的低 3 位来确定要将 TABLAT 中的内容写入 8 个保持寄存器中的哪一个。该保持寄存器用于对程序存储单元 (P.M.) 的内容编程。(关于对闪存程序存储器编程的更多详细信息, 请参见第 6.0 节“存储器构成”。) TBLPTR (一个 21 位指针) 指向程序存储器中的每个字节。TBLPTR 的寻址范围为 2 MB。TBLPTR 的 LSb 选择要访问程序存储单元的哪个字节。 TBLPTR[0] = 0: 程序存储字的最低有效字节 TBLPTR[0] = 1: 程序存储字的最高有效字节 TBLWT 指令可用如下方法修改 TBLPTR 的值: • 不变 • 后递增 • 后递减 • 预递增														
指令字数:	1														
指令周期数:	2														
Q 周期操作:	<table><tr><td>Q1</td><td>Q2</td><td>Q3</td><td>Q4</td></tr><tr><td>译码</td><td>空操作</td><td>空操作</td><td>空操作</td></tr><tr><td>空操作</td><td>空操作 (读 TABLAT)</td><td>空操作</td><td>空操作 (写保持 寄存器)</td></tr></table>			Q1	Q2	Q3	Q4	译码	空操作	空操作	空操作	空操作	空操作 (读 TABLAT)	空操作	空操作 (写保持 寄存器)
Q1	Q2	Q3	Q4												
译码	空操作	空操作	空操作												
空操作	空操作 (读 TABLAT)	空操作	空操作 (写保持 寄存器)												

TBLWT	表写 (续)
例 1:	TBLWT *+;
执行指令前	TABLAT = 55h TBLPTR = 00A356h 保持寄存器 (00A356h) = FFh
执行指令后 (表写操作完成)	TABLAT = 55h TBLPTR = 00A357h 保持寄存器 (00A356h) = 55h
例 2:	TBLWT *+;
执行指令前	TABLAT = 34h TBLPTR = 01389Ah 保持寄存器 (01389Ah) = FFh 保持寄存器 (01389Bh) = FFh
执行指令后 (表写操作完成)	TABLAT = 34h TBLPTR = 01389Bh 保持寄存器 (01389Ah) = FFh 保持寄存器 (01389Bh) = 34h

PIC18F87J72 系列

TSTFSZ

测试 f，为 0 则跳过

语法:

TSTFSZ f {,a}

操作数:

0 ≤ f ≤ 255
a ∈ [0,1]

操作:

f = 0 则跳过

受影响的状态位:

无

机器码:

0110	011a	ffff	ffff

说明:

如果 f = 0，丢弃执行当前指令过程中已取的下一条指令并执行一条 NOP 指令，使该指令成为双周期指令。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1（2）

注:

如果跳过，且后面跟有 2 字指令，则执行 TSTFSZ 需要 3 个周期。

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	空操作

如果跳过:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过，且后面跟有 2 字指令:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例:

HERE

TSTFSZ

CNT, 1

NZERO

:

ZERO

:

执行指令前

PC

=

地址（HERE）

执行指令后

如果 CNT

=

00h,

PC

=

地址（ZERO）

如果 CNT

≠

00h,

PC

=

地址（NZERO）

XORLW

将立即数与 W 作逻辑异或运算

语法:

XORLW k

操作数:

0 ≤ k ≤ 255

操作:

(W) .XOR. k → W

受影响的状态位:

N 和 Z

机器码:

0000	1010	kkkk	kkkk

说明:

将 W 的内容与 8 位立即数 k 进行逻辑异或运算。结果存储在 W 寄存器中。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 W

示例:

XORLW

0AFh

执行指令前

W

=

B5h

执行指令后

W

=

1Ah

XORWF

将 W 与 f 作逻辑异或运算

语法:

XORWF f [{,a}]

操作数:

0 ≤ f ≤ 255
d ∈ [0,1]
a ∈ [0,1]

操作:

(W) .XOR.(f) → dest

受影响的状态位:

N 和 Z

机器码:

0001	10da	ffff	ffff

说明:

将 W 的内容与寄存器 f 的内容进行逻辑异或运算。如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。

如果 a 为 0，选择快速操作存储区。如果 a 为 1，使用 BSR 选择 GPR 存储区。

如果 a 为 0 且使能了扩展指令集，只要 f ≤ 95（5Fh），指令就将以立即数变址寻址模式进行操作。详情请参见第 27.2.3 节“立即数变址寻址模式中针对字节和针对位的指令”。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例: XORWF REG, 1, 0

执行指令前

REG = AFh

W = B5h

执行指令后

REG = 1Ah

W = B5h

PIC18F87J72 系列

27.2 扩展指令集

除了PIC18指令集的75条标准指令之外，PIC18F87J72系列器件还提供了针对核心CPU功能的可选扩展指令。这些新增的功能包括8条额外的指令，增加了间接和变址寻址操作，并使得许多标准PIC18指令可以实现立即数变址寻址。

扩展指令集的额外功能在默认情况下对未编程器件是使能的。用户必须在编程期间将XINST配置位正确置1或清零，从而使能或禁止这些功能。

扩展指令集中的指令可以全部被归为立即数操作类指令，它们既可以对文件选择寄存器进行操作，也可以使用这些寄存器进行变址寻址。还为其中两条指令ADDFSR和SUBFSR提供了使用FSR2的特例形式，即ADDULNK和SUBULNK，这两条指令允许在执行后自动返回。

这些扩展的指令专门用于优化用高级语言特别是C语言编写的可重入程序代码（也就是递归或使用软件堆栈的代码）。此外，它们使用户能更高效地用高级语言对数据结构执行某些操作。这些操作包括：

- 在进入和退出子程序时对软件堆栈空间进行动态分配和释放
- 函数指针调用
- 对软件堆栈指针进行操作
- 对软件堆栈中的变量进行操作

表 27-3 提供了扩展指令集中的指令汇总。第 27.2.2 节“扩展指令集”对这些指令进行了详细说明。表 27-1（第 334 页）提供了标准和扩展的 PIC18 指令集的操作码字段说明。

注： 扩展指令集和立即数变址寻址模式是专为优化用 C 语言编写的应用程序而设计的，用户可能不会在汇编程序中直接使用这些指令。对于那些需要查看编译器生成代码的用户，这些命令的语法可作为参考。

27.2.1 扩展指令的语法

大部分扩展指令都使用变址参数，使用一个文件选择寄存器和某一偏移量来指定源寄存器或目标寄存器。当指令的参数作为变址寻址的一部分时，会用方括号（“[]”）将它括起来。这用于表示此参数用作变址或偏移量。如果 MPASM™ 汇编器发现一个变址或偏移量没有被括起来，它就会给出出错信息。

当使能扩展指令集时，方括号也用于表示针对字节和针对位的指令中的变址参数。这是对指令语法的额外更改。更多详细信息，请参见第 27.2.3.1 节“标准 PIC18 命令的扩展指令语法”。

注： 以前，在 PIC18 和早期的指令集中使用方括号来表示可选参数。在此文本和以后的文本中，可选参数将用大括号（“{}”）表示。

表 27-3: PIC18 指令集的扩展

助记符， 操作数	说明	周期数	16 位指令字				受影响的状态位
			MSb		LSb		
ADDFSR f, k	将立即数加到 FSR	1	1110	1000	ffkk	kkkk	无
ADDULNK k	将立即数加到 FSR2 并返回	2	1110	1000	11kk	kkkk	无
CALLW	使用 WREG 调用子程序	2	0000	0000	0001	0100	无
MOVSF Z _s , f _d	将 Z _s （源）移入 第一个字 f _d （目标） 第二个字	2	1110	1011	0zzz	zzzz	无
MOVSS Z _s , Z _d	将 Z _s （源）移入 第一个字 Z _d （目标） 第二个字	2	1110	1011	1zzz	zzzz	无
PUSHL k	将立即数保存到 FSR2，FSR2 递减 1	1	1110	1010	kkkk	kkkk	无
SUBFSR f, k	FSR 减去立即数	1	1110	1001	ffkk	kkkk	无
SUBULNK k	FSR2 减去立即数并返回	2	1110	1001	11kk	kkkk	无

27.2.2 扩展指令集

ADDFSR

将立即数加到 FSR

语法:

ADDFSR f, k

操作数:

0 ≤ k ≤ 63
f ∈ [0, 1, 2]

操作:

FSR(f) + k → FSR(f)

受影响的状态位:

无

机器码:

1110	1000	ffkk	kkkk

说明:

将 6 位立即数 k 加到由 f 指定的 FSR 的内容。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 FSR

示例: ADDFSR 2, 23h

执行指令前 FSR2 = 03FFh

执行指令后 FSR2 = 0422h

ADDULNK

将立即数加到 FSR2 并返回

语法:

ADDULNK k

操作数:

0 ≤ k ≤ 63

操作:

FSR2 + k → FSR2,
(TOS) → PC

受影响的状态位:

无

机器码:

1110	1000	11kk	kkkk

说明:

将 6 位立即数 k 加到 FSR2 的内容。然后通过将 TOS 的值装入 PC，执行 RETURN。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	写入 FSR
空操作	空操作	空操作	空操作

示例: ADDULNK 23h

执行指令前 FSR2 = 03FFh

 PC = 0100h

执行指令后 FSR2 = 0422h

 PC = (TOS)

注: 所有的 PIC18 指令都可能在其指令助记符之前使用可选的标号参数，用于符号寻址。如果使用了标号，那么指令格式将变为: {label} 指令参数。

PIC18F87J72 系列

CALLW

使用 WREG 调用子程序

语法:

CALLW

操作数:

无

操作:

(PC + 2) → TOS,
(W) → PCL,
(PCLATH) → PCH,
(PCLATU) → PCU

受影响的状态位:

无

机器码:

0000	0000	0001	0100

说明:

首先，返回地址 (PC + 2) 被压入返回堆栈。接下来，将 W 寄存器的内容写入 PCL，PCL 现有的值被丢弃。然后，PCLATH 和 PCLATU 的内容被分别锁存到 PCH 和 PCU。第二个周期执行一条 NOP 指令，并同时取下一条新指令。

和 CALL 不一样，该指令没有更新 W、STATUS 或 BSR 寄存器的选项。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读 WREG	将 PC 压入堆栈	空操作
空操作	空操作	空操作	空操作

示例:

HERE

CALLW

执行指令前

PC

=

地址 (HERE)

PCLATH

=

10h

PCLATU

=

00h

W

=

06h

执行指令后

PC

=

001006h

TOS

=

地址 (HERE + 2)

PCLATH

=

10h

PCLATU

=

00h

W

=

06h

MOVSF

将变址寻址单元内容送入 f

语法:

MOVSF [z_s], f_d

操作数:

0 ≤ z_s ≤ 127
0 ≤ f_d ≤ 4095

操作:

((FSR2) + z_s) → f_d

受影响的状态位:

无

机器码:

1110	1011	0zzz	zzzz _s
1111	ffff	ffff	ffff _d

说明:

将源寄存器的内容送入目标寄存器 f_d。通过将第一个字中的 7 位立即数偏移量 z_s 与 FSR2 的值相加来确定源寄存器的实际地址。第二个字中的 12 位立即数 f_d 指向目标寄存器的地址。两个地址均可以是 4096 字节的数据空间 (000h 至 FFFh) 中的任何存储单元。

MOVSF 指令不能使用 PCL、TOSU、TOSH 或 TOSL 作为目标寄存器。

如果计算得到的源地址指向间接寻址寄存器，将返回 00h。

指令字数:

2

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	确定源地址	确定源地址	读源寄存器
译码	空操作 无假读	空操作	写寄存器 f (目标寄存器)

示例:

MOVSF

[05h], REG2

执行指令前

FSR2

=

80h

85h 单元的内容

=

33h

REG2

=

11h

执行指令后

FSR2

=

80h

85h 单元的内容

=

33h

REG2

=

33h

MOVSS

在变址寻址单元之间传送数据

语法:

MOVSS [z_s], [z_d]

操作数:

0 ≤ z_s ≤ 127
0 ≤ z_d ≤ 127

操作:

((FSR2) + z_s) → ((FSR2) + z_d)

受影响的状态位:

无

机器码:

1110	1011	1zzz	zzzz _s
1111	xxxx	xzzz	zzzz _d

第一个字（源）

第二个字（目标）

说明:

将源寄存器的内容送入目标寄存器。通过将 FSR2 中的值分别加上 7 位立即数偏移量 z_s 和 z_d 来确定源寄存器和目标寄存器的地址。两个寄存器都可以是 4096 字节数据存储单元（000h 至 FFFh）中的任意存储单元。

MOVSS 指令不能使用 PCL、TOSU、TOSH 或 TOSL 作为目标寄存器。

如果计算得到的源地址指向间接寻址寄存器，将返回 00h。如果计算得到的目标地址指向间接寻址寄存器，将执行一条 NOP 指令。

指令字数:

2

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	确定源地址	确定源地址	读源寄存器
译码	确定目标地址	确定目标地址	写目标寄存器

示例:

MOVSS [05h], [06h]

执行指令前

FSR2

=80h

85h 单元的内容

=33h

86h 单元的内容

=11h

执行指令后

FSR2

=80h

85h 单元的内容

=33h

86h 单元的内容

=33h

PUSHL

将立即数保存到 FSR2，FSR2 递减 1

语法:

PUSHL k

操作数:

0 ≤ k ≤ 255

操作:

k → (FSR2),
FSR2 – 1 → FSR2

受影响的状态位:

无

机器码:

1111	1010	kkkk	kkkk

说明:

8 位立即数 k 被写入由 FSR2 指定的数据存储单元。操作完后 FSR2 递减 1。

此指令允许用户将值压入软件堆栈。

指令字数:

1

指令周期数:

1

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读取 k	处理数据	写入目标寄存器

示例:

PUSHL 08h

执行指令前

FSR2H:FSR2L

= 01ECh

存储单元（01ECh）

= 00h

执行指令后

FSR2H:FSR2L

= 01EBh

存储单元（01ECh）

= 08h

PIC18F87J72 系列

SUBFSR		FSR 减去立即数	
语法:	SUBFSR f, k		
操作数:	$0 \leq k \leq 63$ $f \in [0, 1, 2]$		
操作:	$FSRf - k \rightarrow FSRf$		
受影响的状态位:	无		
机器码:	1110	1001	ffkk kkkk
说明:	用 f 指定的 FSR 的内容减去 6 位立即数 k。		
指令字数:	1		
指令周期数:	1		
Q 周期操作:			
Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入目标寄存器

示例: SUBFSR 2, 23h

执行指令前		
FSR2	=	03FFh
执行指令后		
FSR2	=	03DCh

SUBULNKFSR2 减去立即数并返回

语法:

SUBULNK k

操作数:

$0 \leq k \leq 63$

操作:

FSR2 − k → FSR2,
(TOS) → PC

受影响的状态位:

无

机器码:

1110	1001	11kk	kkkk

说明:

用 FSR 的内容减去 6 位立即数 k，然后将 TOS 的值装入 PC，执行 RETURN。

执行该指令需要两个指令周期，第二个指令周期执行一条 NOP 指令。

该指令可以被认为是 SUBFSR 指令的特例，其中 f = 3（二进制“11”）；它仅针对 FSR2 进行操作。

指令字数:

1

指令周期数:

2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入 目标寄存器
空操作	空操作	空操作	空操作

示例: SUBULNK 23h

执行指令前		
FSR2	=	03FFh
PC	=	0100h
执行指令后		
FSR2	=	03DCh
PC	=	(TOS)

27.2.3 立即数变址寻址模式中针对字节和针对位的指令

注： 使能 PIC18 扩展指令集可能导致常规应用程序运行不正常或完全失败。

一旦使能扩展指令集，除了可以使用扩展指令集中的 8 条新命令之外，还将使能立即数变址寻址模式（第 6.6.1 节“使用立即数偏移量进行变址寻址”）。这将导致标准 PIC18 指令集中大部分指令的地址解析方法有很大变化。

当禁止扩展指令集时，嵌入在操作码中的地址被视为立即数存储单元：可以是快速操作存储区中的存储单元（ $a = 0$ ），或由 BSR 指定的 GPR 存储区中的存储单元（ $a = 1$ ）。当使能扩展指令集且 $a = 0$ 时，地址小于或等于 5Fh 的文件寄存器参数被解析为 FSR2 中的指针值的偏移量，而不是一个立即数地址。对于实际应用来说，这意味着所有使用快速操作 RAM 位作为参数的指令，即所有针对字节或针对位的指令，或者几乎半数的核心 PIC18 指令，在使能了扩展指令集时操作都会有所不同。

当 FSR2 的内容为 00h 时，快速操作 RAM 的边界会被重新映射到它们的原始值。这对于编写向下兼容的代码很有用处。如果使用此技术，有必要在 C 程序调用汇编子程序时保存 FSR2 的值并在返回时将它恢复，这样做的目的是保护堆栈指针。用户还必须记住扩展指令集的语法要求（见第 27.2.3.1 节“标准 PIC18 命令的扩展指令语法”）。

虽然立即数变址寻址模式对于动态堆栈和指针操作很有用处，但是如果不小心对错误的寄存器进行了简单的算术运算也会非常麻烦。已经习惯使用 PIC18 编程的用户必须记住，在使能了扩展指令集后，地址小于或等于 5Fh 的寄存器用于立即数变址寻址。

下页提供了在立即数变址寻址模式中，一些针对字节和位的指令的代表示例，通过这些示例可以看出指令执行如何受到影响。示例中的操作数条件适用于所有这些类型的指令。

27.2.3.1 标准 PIC18 命令的扩展指令语法

当使能了扩展指令集时，立即数偏移量“k”被用来替换标准的针对字节和位的命令中的文件寄存器参数“f”。如前所述，只有在“f”小于或等于 5Fh 时才会发生这种情况。当使用偏移量时，偏移量必须用方括号“[]”标出。因为在扩展指令集中，编译器将方括号中的值解析为变址地址或偏移量。省略方括号，或在方括号内使用大于 5Fh 的值会在 MPASM™ 汇编器中产生错误。

如果变址参数已被正确加上了方括号，那么就不再需要指定快速操作 RAM 参数；此参数被自动假定为 0。这与标准操作（禁止扩展指令集时）刚好相反。在变址寻址模式中，声明快速操作 RAM 位也将在 MPASM 汇编器中产生错误。

目标参数“d”的操作和以前一样。

在 MPASM 汇编器的最新版本中，必须明确启用对扩展指令集的语言支持。可以通过命令行选项 /y 或在源代码中加入 PE 伪指令启用。

27.2.4 使能扩展指令集时的注意事项

需要注意的是，并非所有用户都有必要使用扩展指令集，尤其是那些不使用软件堆栈的用户。

此外，立即数变址寻址模式可能会给写入 PIC18 汇编器的常规应用程序带来问题。这是因为常规的指令会尝试寻址快速操作存储区中地址低于 5Fh 的寄存器。当使能了扩展指令集时，这些地址被解析为相对于 FSR2 的立即数偏移量，所以应用程序可能会读或写错误的地址。

将应用程序移植到 PIC18F87J72 系列器件时，考虑代码的类型是非常重要的。在使用扩展指令集时，用 C 语言编写的代码较长的可重入应用程序会运行得很好，而大量使用快速操作存储区的常规应用程序不会获得任何益处。

PIC18F87J72 系列

将 W 与变址寻址单元的内容相加 (立即数变址寻址模式)					
语法:	ADDWF [k] {,d}				
操作数:	$0 \leq k \leq 95$ $d \in [0,1]$				
操作:	$(W) + ((FSR2) + k) \rightarrow dest$				
受影响的状态位:	N、OV、C、DC 和 Z				
机器码:	<table><tr><td>0010</td><td>01d0</td><td>kkkk</td><td>kkkk</td></tr></table>	0010	01d0	kkkk	kkkk
0010	01d0	kkkk	kkkk		
说明:	将 W 的内容与由 FSR2 加上偏移量 k 指定的寄存器的内容相加。 如果 d 为 0，结果存储在 W 中。如果 d 为 1，结果存回寄存器 f。				
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
Q1	Q2	Q3	Q4		
译码	读取 k	处理数据	写入 目标寄存器		

示例: ADDWF [0FST], 0

执行指令前

W	=	17h
OFST	=	2Ch
FSR2	=	0A00h
0A2Ch 单元的内容	=	20h

执行指令后

W	=	37h
0A2Ch 单元的内容	=	20h

BSF		将变址寻址单元相应位置 1 (立即数变址寻址模式)	
语法:	BSF [k], b		
操作数:	0 ≤ f ≤ 95 0 ≤ b ≤ 7		
操作:	1 → ((FSR2) + k)		
受影响的状态位:	无		
机器码:	1000	bbb0	kkkk kkkk
说明:	将由 FSR2 加上偏移量 k 指定的寄存器中的位 b 置 1。		
指令字数:	1		
指令周期数:	1		
Q 周期操作:			
	Q1	Q2	Q3 Q4
	译码	读寄存器 f	处理数据 写入目标寄存器

示例: BSF [FLAG_OFST], 7

执行指令前

FLAG_OFST	=	0Ah
FSR2	=	0A00h
0A0Ah 单元的内容	=	55h

执行指令后

0A0Ah 单元的内容	=	D5h

SETF		将变址寻址单元置全 1 (立即数变址寻址模式)		
语法:	SETF [k]			
操作数:	$0 \leq k \leq 95$			
操作:	$FFh \rightarrow ((FSR2) + k)$			
受影响的状态位:	无			
机器码:	0110	1000	kkkk kkkk	
说明:	将由 FSR2 加上偏移量 k 指定的寄存器的内容置为 FFh。			
指令字数:	1			
指令周期数:	1			
Q 周期操作:				
	Q1	Q2	Q3	Q4
	译码	读取 k	处理数据	写寄存器

示例: SETF [0FST]

执行指令前

OFST	=	2Ch
FSR2	=	0A00h
0A2Ch 单元的内容	=	00h

执行指令后

0A2Ch 单元的内容	=	FFh

27.2.5 使用 Microchip MPLAB® IDE 工具的注意事项

最新版本的 Microchip 软件工具完全支持 PIC18F87J72 系列器件的扩展指令集。软件工具包括 MPLAB C18 C 编译器、MPASM 汇编器和 MPLAB 集成开发环境 (Integrated Development Environment, IDE)。

在选择了目标器件进行软件开发后，MPLAB IDE 将自动按默认模式设置该器件的配置位。XINST 配置位的默认设置为 1，使能扩展指令集和立即数变址寻址模式。在编程时必须将 XINST 位置 1 才能确保使用扩展指令集开发的应用程序能够正确执行。

要使用扩展指令集开发软件，用户必须设置他们的语言工具以实现对扩展指令和变址寻址模式的支持。根据所使用的环境，可以通过以下几种方法：

- 开发环境中的菜单选项或对话框，允许用户配置项目的语言工具及其设置
- 命令行选项
- 源代码中的伪指令

这些选项在不同的编译器、汇编器和开发环境中将有所不同。建议用户在其开发系统所附带的文档中查询相应的文档。

PIC18F87J72 系列

注:

28.0 开发支持

一系列软件及硬件开发工具对 PIC® 单片机和 dsPIC® 数字信号控制器提供支持：

- 集成开发环境
 - MPLAB® IDE 软件
- 编译器 / 汇编器 / 链接器
 - 适用于各种器件系列的 MPLAB C 编译器
 - 适用于各种器件系列的 HI-TECH C® 编译器
 - MPASM™ 汇编器
 - MPLINK™ 目标链接器 / MPLIB™ 目标库管理器
 - 适用于各种器件系列的 MPLAB 汇编器 / 链接器 / 库管理器
- 模拟器
 - MPLAB SIM 软件模拟器
- 仿真器
 - MPLAB REAL ICE™ 在线仿真器
- 在线调试器
 - MPLAB ICD 3
 - PICKit™ 3 Debug Express
- 器件编程器
 - PICKit™ 2 编程器
 - MPLAB PM3 器件编程器
- 低成本演示 / 开发板、评估工具包及入门工具包

28.1 MPLAB 集成开发环境软件

MPLAB IDE 软件为 8/16/32 位单片机市场提供了前所未有的易于使用的软件开发平台。MPLAB IDE 是基于 Windows® 操作系统的应用软件，包括：

- 一个包含所有调试工具的图形界面
 - 模拟器
 - 编程器（单独销售）
 - 在线仿真器（单独销售）
 - 在线调试器（单独销售）
- 具有彩色上下文代码显示的全功能编辑器
- 多项目管理器
- 内容可直接编辑的可定制式数据窗口
- 高级源代码调试
- 鼠标停留在变量上进行查看的功能
- 将变量从源代码窗口拖放到 Watch（观察）窗口
- 丰富的在线帮助
- 集成了可选的第三方工具，如 IAR C 编译器

MPLAB IDE 可以让您：

- 编辑源文件（C 语言或汇编语言）
- 点击一次即可完成编译或汇编，并将代码下载到仿真器和模拟器工具中（自动更新所有项目信息）
- 可使用如下各项进行调试：
 - 源文件（C 语言或汇编语言）
 - 混合 C 语言和汇编语言
 - 机器码

MPLAB IDE 在单个开发范例中支持使用多种调试工具，包括从成本效益高的模拟器到低成本的在线调试器，再到全功能的仿真器。这样缩短了用户升级到更加灵活而功能强大的工具时的学习时间。

PIC18F87J72 系列

28.2 适用于各种器件系列的 MPLAB C 编译器

MPLAB C 编译器代码开发系统是完整的 ANSI C 编译器，适用于 Microchip 的 PIC18、PIC24 和 PIC32 系列单片机及 dsPIC30 和 dsPIC33 系列数字信号控制器。这些编译器提供强大的集成功能和出众的代码优化能力，且使用方便。

为便于源代码调试，编译器提供针对 MPLAB IDE 调试器优化的符号信息。

28.3 适用于各种器件系列的 HI-TECH C 编译器

HI-TECH C 编译器代码开发系统是完整的 ANSI C 编译器，适用于 Microchip 的 PIC 系列单片机及 dsPIC 系列数字信号控制器。这些编译器提供强大的集成功能和全知代码生成能力，且使用方便。

为便于源代码调试，编译器提供针对 MPLAB IDE 调试器优化的符号信息。

编译器包括一个宏汇编器、链接器、预处理程序和单步驱动程序，可以在多种平台上运行。

28.4 MPASM 汇编器

MPASM 汇编器是全功能通用宏汇编器，适用于 PIC10/12/16/18 MCU。

MPASM 汇编器可生成用于 MPLINK 目标链接器的可重定位目标文件、Intel® 标准 HEX 文件、详细描述存储器使用状况和符号参考的 MAP 文件、包含源代码行及生成机器码的绝对 LST 文件以及用于调试的 COFF 文件。

MPASM 汇编器具有如下特性：

- 集成在 MPLAB IDE 项目中
- 用户定义的宏可简化汇编代码
- 对多用途源文件进行条件汇编
- 允许完全控制汇编过程的指令

28.5 MPLINK 目标链接器 / MPLIB 目标库管理器

MPLINK 目标链接器包含了由 MPASM 汇编器、MPLAB C18 C 编译器产生的可重定位目标。通过使用链接器脚本中的指令，它还可链接预编译库中的可重定位目标。

MPLIB 目标库管理器管理预编译代码库文件的创建和修改。当从源文件调用库中的一段子程序时，只有包含此子程序的模块被链接到应用程序。这样可使大型库在许多不同应用中被高效地利用。

目标链接器 / 库管理器具有如下特性：

- 高效地连接单个的库而不是许多小文件
- 通过将相关的模块组合在一起增强代码的可维护性
- 只要列出、替换、删除和抽取模块，便可灵活地创建库

28.6 适用于各种器件系列的 MPLAB 汇编器、链接器和库管理器

MPLAB 汇编器为 PIC24、PIC32 和 dsPIC 器件从符号汇编语言生成可重定位机器码。MPLAB C 编译器使用该汇编器生成目标文件。汇编器产生可重定位目标文件之后，可将这些目标文件存档，或与其他可重定位目标文件和存档链接以生成可执行文件。该汇编器有如下显著特性：

- 支持整个器件指令集
- 支持定点数据和浮点数据
- 命令行界面
- 丰富的指令集
- 灵活的宏语言
- MPLAB IDE 兼容性

28.7 MPLAB SIM 软件模拟器

MPLAB SIM 软件模拟器通过在指令级对 PIC MCU 和 dsPIC[®] DSC 进行模拟,可在 PC 主机环境下进行代码开发。对于任何给定的指令,都可以对数据区进行检查或修改,并通过一个全面的激励控制器来施加激励。可以将各寄存器记录在文件中,以便进行进一步的运行时分析。跟踪缓冲区和逻辑分析器的显示使软件模拟器还能记录和跟踪程序的执行、I/O 的动作、大部分的外设及内部寄存器。

MPLAB SIM 软件模拟器完全支持使用 MPLAB C 编译器以及 MPASM 和 MPLAB 汇编器的符号调试。该软件模拟器可用于在硬件实验室环境外灵活地开发和调试代码,是一款完美且经济的软件开发工具。

28.8 MPLAB REAL ICE 在线仿真器系统

MPLAB REAL ICE 在线仿真器系统是 Microchip 针对其闪存 DSC 和 MCU 器件而推出的新一代高速仿真器。结合 MPLAB 集成开发环境 (IDE) 所具有的易于使用且功能强大的图形用户界面,该仿真器可对 PIC[®] 闪存 MCU 和 dsPIC[®] 闪存 DSC 进行调试和编程。IDE 是随每个工具包一起提供的。

该仿真器通过高速 USB 2.0 接口与设计工程师的 PC 相连,并利用与在线调试器系统兼容的连接器和 (RJ11) 或新型抗噪声、高速低压差分信号 (LVDS) 互连电缆 (CAT5) 与目标板相连。

可通过 MPLAB IDE 下载将来版本的固件,对该仿真器进行现场升级。在即将推出的 MPLAB IDE 版本中,会支持许多新器件,还将增加一些新特性。在同类仿真器中, MPLAB REAL ICE 的优势十分明显:低成本、全速仿真、运行时变量查看、跟踪分析、复杂断点、耐用的探针接口及较长 (长达 3 米) 的互连电缆。

28.9 MPLAB ICD 3 在线调试器系统

MPLAB ICD 3 在线调试器系统是 Microchip 成本效益最高的高速硬件调试器 / 编程器,适用于 Microchip 闪存数字信号控制器 (DSC) 和单片机 (MCU) 器件。结合 MPLAB 集成开发环境 (IDE) 所具有的功能强大但易于使用的图形用户界面,该调试器可对 PIC[®] 闪存单片机和 dsPIC[®] DSC 进行调试和编程。

MPLAB ICD 3 在线调试器通过高速 USB 2.0 接口与设计工程师的 PC 相连,并利用与 MPLAB ICD 2 或 MPLAB REAL ICE 系统兼容的连接器和 (RJ-11) 与目标板相连。MPLAB ICD 3 支持所有 MPLAB ICD 2 转接器。

28.10 PICKit 3 在线调试器 / 编程器及 PICKit 3 Debug Express

结合 MPLAB 集成开发环境 (IDE) 所具有的功能强大的图形用户界面, MPLAB PICKit 3 可对 PIC[®] 闪存单片机和 dsPIC[®] 数字信号控制器进行调试和编程,且价位较低。MPLAB PICKit 3 通过全速 USB 接口与设计工程师的 PC 相连,并利用 Microchip 调试 (RJ-11) 连接器 (与 MPLAB ICD 3 和 MPLAB REAL ICE 兼容) 与目标板相连。连接器使用两个器件 I/O 引脚和复位线来实现在线调试和在线串行编程。

PICKit 3 Debug Express 包括 PICKit 3、演示板和单片机、连接电缆和光盘 (内含用户指南、课程、教程、编译器 and MPLAB IDE 软件)。

PIC18F87J72 系列

28.11 PICKit 2 开发编程器 / 调试器及 PICKit 2 Debug Express

PICKit™ 2 开发编程器 / 调试器是一款低成本开发工具，具有易于使用的界面，适用于对 Microchip 的闪存系列单片机进行编程和调试。这一全功能的 Windows® 编程界面支持低档（PIC10F、PIC12F5xx 和 PIC16F5xx）、中档（PIC12F6xx 和 PIC16F）、PIC18F、PIC24、dsPIC30、dsPIC33 和 PIC32 系列的 8 位、16 位及 32 位单片机，以及许多 Microchip 串行 EEPROM 产品。结合 Microchip 功能强大的 MPLAB 集成开发环境（IDE），PICKit 2 可对大多数 PIC® 单片机进行在线调试。即使 PIC 单片机已嵌入应用，在线调试功能仍可以运行、暂停和单步执行程序。在断点处暂停时，可以检查和修改文件寄存器。

PICKit 2 Debug Express 包括 PICKit 2、演示板和单片机、连接电缆和光盘（内含用户指南、课程、教程、编译器和 MPLAB IDE 软件）。

28.12 MPLAB PM3 器件编程器

MPLAB PM3 器件编程器是一款符合 CE 规范的通用器件编程器，在 VDDMIN 和 VDDMAX 点对其可编程电压进行校验以确保可靠性最高。它有一个用来显示菜单和错误消息的大 LCD 显示器（128 x 64），以及一个支持各种封装类型的可拆卸模块化插槽装置。编程器标准配置中带有一根 ICSP™ 电缆。在单机模式下，MPLAB PM3 器件编程器不必与 PC 相连即可对 PIC 器件进行读取、校验和编程。在该模式下它还可设置代码保护。MPLAB PM3 通过 RS-232 或 USB 电缆连接到 PC 主机上。MPLAB PM3 具备高速通信能力以及优化算法，可对具有大存储器的器件进行快速编程。它还包含了 MMC 卡，用于文件存储及数据应用。

28.13 演示 / 开发板、评估工具包及入门工具包

有许多演示、开发和评估板可用于各种 PIC MCU 和 dsPIC DSC，实现对全功能系统的快速应用开发。大多数的演示、开发和评估板都有实验布线区，供用户添加定制电路；还有应用固件和源代码，用于检查和修改。

这些板支持多种功能部件，包括 LED、温度传感器、开关、扬声器、RS-232 接口、LCD 显示器、电位计和附加 EEPROM 存储器。

演示和开发板可用于教学环境，在实验布线区设计定制电路，从而掌握各种单片机应用。

除了 PICDEM™ 和 dsPICDEM™ 演示 / 开发板系列电路外，Microchip 还有一系列评估工具包和演示软件，适用于模拟滤波器设计、KEELOQ® 数据安全产品 IC、CAN、IrDA®、PowerSmart 电池管理、SEEVAl® 评估系统、Σ-Δ ADC、流速传感器，等等。

同时还提供入门工具包，其中包含体验指定器件功能所需的所有软硬件。通常提供单个应用以及调试功能，都包含在一块电路板上。

有关演示、开发和评估工具包的完整列表，请访问 Microchip 网站（www.microchip.com）。

29.0 电气特性

绝对最大值^(†)

环境温度.....	-40°C 至 +100°C
储存温度.....	-65°C 至 +150°C
任一仅用作数字功能的 I/O 引脚或 $\overline{\text{MCLR}}$ 引脚相对于 VSS 的电压 (VDD 除外)	-0.3V 至 5.6V
任一数模组合引脚相对于 VSS 的电压 (VDD 和 $\overline{\text{MCLR}}$ 除外)	-0.3V 至 (VDD + 0.3V)
VDDCORE 引脚相对于 VSS 的电压	-0.3V 至 2.75V
VDD 引脚相对于 VSS 的电压	-0.3V 至 3.6V
总功耗 (注 1)	1.0W
流出 VSS 引脚的最大电流	300 mA
流入 VDD 引脚的最大电流	250 mA
PORTA<7:6>、任一 PORTB 和 PORTC I/O 引脚的最大输出灌电流	25 mA
任一 PORTD、PORTE 和 PORTJ I/O 引脚的最大输出灌电流	8 mA
PORTA<5:0>、任一 PORTF、PORTG 和 PORTH I/O 引脚的最大输出灌电流	2 mA
PORTA<7:6>、任一 PORTB 和 PORTC I/O 引脚的最大输出拉电流	25 mA
任一 PORTD、PORTE 和 PORTJ I/O 引脚的最大输出拉电流	8 mA
PORTA<5:0>、任一 PORTF、PORTG 和 PORTH I/O 引脚的最大输出拉电流	2 mA
所有端口的最大总灌电流	200 mA
AFE SVDD 上的电压	7.0V
AFE 数字输入和输出相对于 SAVSS 的电压	-0.6V 至 (SVDD + 0.6V)
AFE 模拟输入相对于 SAVSS 的电压	-6V 至 +6V
AFE VREF 输入相对于 SAVSS 的电压	-0.6V 至 (SVDD + 0.6V)
AFE 模拟输入上的 ESD (HBM ⁽²⁾ , MM ⁽³⁾)	7.0 kV, 400V
所有其他 AFE 引脚上的 ESD (HBM ⁽²⁾ , MM ⁽³⁾)	7.0 kV, 400V

注 1: 功耗按如下公式计算:

$$P_{dis} = V_{DD} \times \{I_{DD} - \sum I_{OH}\} + \sum \{(V_{DD} - V_{OH}) \times I_{OH}\} + \sum (V_{OL} \times I_{OL})$$

2: ESD 测试的人体模型。

3: ESD 测试的机器模型。

† 注: 如果运行条件超过了上述“绝对最大值”, 即可能对器件造成永久性损坏。这仅是极限参数, 我们不建议器件工作在极限值甚至超过上述极限值。器件长时间工作在极限条件下可能会影响其可靠性。

PIC18F87J72 系列

图 29-1: 电压—频率关系图，使能稳压器（工业级）⁽¹⁾





图 29-2: 电压—频率关系图，禁止稳压器（工业级）^(1,2)



29.1 直流特性:

供电电压

PIC18F87J72 系列 (工业级)

PIC18F87J72 系列 (工业级)			标准工作条件 (除非另外声明) 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工业级)				
参数 编号	符号	特性	最小值	典型值	最大值	单位	条件
D001	VDD	供电电压	VDDCORE 2.0	— —	3.6 3.6	V V	ENVREG 连接到 VSS ENVREG 连接到 VDD
D001B	VDDCORE	单片机内核的外部电源	2.0	—	2.70	V	ENVREG 连接到 VSS
D001C	AVDD	模拟供电电压	VDD - 0.3	—	VDD + 0.3	V	
D001D	AVSS	模拟地电位	VSS - 0.3	—	VSS + 0.3	V	
D002	VDR	RAM 数据保持电压 ⁽¹⁾	1.5	—	—	V	
D003	VPOR	确保内部上电复位信号的 VDD 启动电压	—	—	0.7	V	详情请参见第 5.3 节 “上电复位 (POR)”
D004	SVDD	确保内部上电复位信号的 VDD 上升速率	0.05	—	—	V/ms	详情请参见第 5.3 节 “上电复位 (POR)”
D005	VBOR	欠压复位电压	—	1.8	—	V	

注 1: 这是在不丢失 RAM 数据的前提下, 休眠模式或器件复位期间 VDD 所能降到的最小电压值。

PIC18F87J72 系列

29.2 直流特性:

掉电电流和供电电流
PIC18F87J72 系列（工业级）

PIC18F87J72 系列 (工业级)		标准工作条件（除非另外声明） 工作温度 -40°C ≤ Ta ≤ +85°C（工业级）				
参数 编号	器件	典型值	最大值	单位	条件	
	掉电电流（IPD） ⁽¹⁾					
	所有器件	0.5	1.4	μA	-40°C	VDD = 2.0V ⁽⁴⁾ (休眠模式)
		0.1	1.4	μA	+25°C	
		0.8	6	μA	+60°C	
		5.5	10.2	μA	+85°C	
	所有器件	0.5	1.5	μA	-40°C	VDD = 2.5V ⁽⁴⁾ (休眠模式)
		0.1	1.5	μA	+25°C	
		1	8	μA	+60°C	
		6.8	12.6	μA	+85°C	
	所有器件	2.9	7	μA	-40°C	VDD = 3.3V ⁽⁵⁾ (休眠模式)
		3.6	7	μA	+25°C	
		4.1	10	μA	+60°C	
		9.6	19	μA	+85°C	

- 注
- 1:

在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 或 VSS，禁止所有会带来新增电流的功能部件（如 WDT、Timer1 振荡器和 BOR 等）时测得的。
- 2:

供电电流主要受工作电压、频率和模式的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下，所有 IDD 测量值的测试条件为：
OSC1 = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD；
MCLR = VDD；根据具体应用使能 / 禁止 WDT。
- 3:

标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展级温度晶振的成本则高很多。
- 4:

禁止稳压器（ENVREG = 0，连接到 VSS）。
- 5:

使能稳压器（ENVREG = 1，连接到 VDD，REGSLP = 1）。

29.2 直流特性：掉电电流和供电电流
PIC18F87J72 系列（工业级）（续）

PIC18F87J72 系列 (工业级)		标准工作条件（除非另外声明） 工作温度 -40°C ≤ Ta ≤ +85°C（工业级）					
参数 编号	器件	典型值	最大值	单位	条件		
	供电电流（IDD）(2,3)						
	所有器件	5	14.2	μA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 31 kHz (RC_RUN 模式, 内部振荡器作为时钟源)
		5.5	14.2	μA	+25°C		
		10	19.0	μA	+85°C		
	所有器件	6.8	16.5	μA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		7.6	16.5	μA	+25°C		
		14	22.4	μA	+85°C		
	所有器件	37	84	μA	-40°C	VDD = 3.3V ⁽⁵⁾	
		51	84	μA	+25°C		
		72	108	μA	+85°C		
	所有器件	0.43	0.82	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 1 MHz (RC_RUN 模式, 内部振荡器作为时钟源)
		0.47	0.82	mA	+25°C		
		0.52	0.95	mA	+85°C		
	所有器件	0.52	0.98	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		0.57	0.98	mA	+25°C		
		0.63	1.10	mA	+85°C		
	所有器件	0.59	0.96	mA	-40°C	VDD = 3.3V ⁽⁵⁾	
		0.65	0.96	mA	+25°C		
		0.72	1.18	mA	+85°C		
	所有器件	0.88	1.45	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 4 MHz (RC_RUN 模式, 内部振荡器作为时钟源)
		1	1.45	mA	+25°C		
		1.1	1.58	mA	+85°C		
	所有器件	1.2	1.72	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		1.3	1.72	mA	+25°C		
1.4		1.85	mA	+85°C			
所有器件	1.3	2.87	mA	-40°C	VDD = 3.3V ⁽⁵⁾		
	1.4	2.87	mA	+25°C			
	1.5	2.96	mA	+85°C			

- 注 1: 在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 或 VSS，禁止所有会带来新增电流的功能部件（如 WDT、Timer1 振荡器和 BOR 等）时测得的。
- 2: 供电电流主要受工作电压、频率和模式的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下，所有 IDD 测量值的测试条件为：
OSC1 = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD；
MCLR = VDD；根据具体应用使能 / 禁止 WDT。
- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展级温度晶振的成本则高很多。
- 4: 禁止稳压器（ENVREG = 0，连接到 VSS）。
- 5: 使能稳压器（ENVREG = 1，连接到 VDD，REGSLP = 1）。

PIC18F87J72 系列

29.2 直流特性：掉电电流和供电电流 PIC18F87J72 系列（工业级）（续）

PIC18F87J72 系列 (工业级)		标准工作条件（除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C（工业级）					
参数 编号	器件	典型值	最大值	单位	条件		
	供电电流（IDD）(2,3)						
	所有器件	3	9.4	μA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 31 kHz (RC_IDLE 模式, 内部振荡器作为时钟源)
		3.3	9.4	μA	+25°C		
		8.5	17.2	μA	+85°C		
	所有器件	4	10.5	μA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		4.3	10.5	μA	+25°C		
		10.3	19.5	μA	+85°C		
	所有器件	34	82	μA	-40°C	VDD = 3.3V ⁽⁵⁾	
		48	82	μA	+25°C		
		69	105	μA	+85°C		
	所有器件	0.33	0.75	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 1 MHz (RC_IDLE 模式, 内部振荡器作为时钟源)
		0.37	0.75	mA	+25°C		
		0.41	0.84	mA	+85°C		
	所有器件	0.39	0.78	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		0.42	0.78	mA	+25°C		
		0.47	0.91	mA	+85°C		
	所有器件	0.43	0.82	mA	-40°C	VDD = 3.3V ⁽⁵⁾	
		0.48	0.82	mA	+25°C		
		0.54	0.95	mA	+85°C		
	所有器件	0.53	0.98	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 4 MHz (RC_IDLE 模式, 内部振荡器作为时钟源)
		0.57	0.98	mA	+25°C		
		0.61	1.12	mA	+85°C		
	所有器件	0.63	1.14	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		0.67	1.14	mA	+25°C		
0.72		1.25	mA	+85°C			
所有器件	0.7	1.27	mA	-40°C	VDD = 3.3V ⁽⁵⁾		
	0.76	1.27	mA	+25°C			
	0.82	1.45	mA	+85°C			

- 注 1: 在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 或 VSS，禁止所有会带来新增电流的功能部件（如 WDT、Timer1 振荡器和 BOR 等）时测得的。
- 2: 供电电流主要受工作电压、频率和模式的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下，所有 IDD 测量值的测试条件为：
OSC1 = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD；
MCLR = VDD；根据具体应用使能 / 禁止 WDT。
- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 $+70^{\circ}\text{C}$ 。扩展级温度晶振的成本则高很多。
- 4: 禁止稳压器（ENVREG = 0，连接到 VSS）。
- 5: 使能稳压器（ENVREG = 1，连接到 VDD，REGSLP = 1）。

29.2 直流特性:

掉电电流和供电电流

PIC18F87J72 系列 (工业级) (续)

PIC18F87J72 系列 （工业级）		标准工作条件 （除非另外声明） 工作温度 -40°C ≤ Ta ≤ +85°C （工业级）						
参数 编号	器件	典型值	最大值	单位	条件			
	供电电流（IDD）(2,3)							
	所有器件	0.17	0.35	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V(4)	FOSC = 1 MHz （PRI_RUN 模式， EC 振荡器）	
		0.18	0.35	mA	+25°C			
		0.20	0.42	mA	+85°C			
	所有器件	0.29	0.52	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V(4)		
		0.31	0.52	mA	+25°C			
		0.34	0.61	mA	+85°C			
	所有器件	0.59	1.1	mA	-40°C	VDD = 3.3V(5)		
		0.44	0.85	mA	+25°C			
		0.42	0.85	mA	+85°C			
	所有器件	0.70	1.25	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V(4)		
		0.75	1.25	mA	+25°C			
		0.79	1.36	mA	+85°C			
	所有器件	1.10	1.7	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V(4)	FOSC = 4 MHz （PRI_RUN 模式， EC 振荡器）	
		1.10	1.7	mA	+25°C			
		1.12	1.82	mA	+85°C			
	所有器件	1.55	1.95	mA	-40°C	VDD = 3.3V(5)		
		1.47	1.89	mA	+25°C			
		1.54	1.92	mA	+85°C			
	所有器件	9.9	14.8	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V(4)		FOSC = 48 MHz （PRI_RUN 模式， EC 振荡器）
		9.5	14.8	mA	+25°C			
		10.1	15.2	mA	+85°C			
	所有器件	13.3	23.2	mA	-40°C	VDD = 3.3V(5)		
		12.2	22.7	mA	+25°C			
12.1		22.7	mA	+85°C				

- 注 1: 在休眠模式下, 掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 V_{DD} 或 V_{SS} , 禁止所有会带来新增电流的功能部件 (如 WDT、Timer1 振荡器和 BOR 等) 时测得的。
- 2: 供电电流主要受工作电压、频率和模式的影响。其他因素, 如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下, 所有 I_{DD} 测量值的测试条件为:
OSC1 = 外部方波, 轨到轨满幅; 所有 I/O 引脚均为三态, 上拉至 V_{DD} ;
MCLR = V_{DD} ; 根据具体应用使用使能 / 禁止 WDT。
- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 $+70^{\circ}\text{C}$ 。扩展级温度晶振的成本则高很多。
- 4: 禁止稳压器 (ENVREG = 0, 连接到 V_{SS})。
- 5: 使能稳压器 (ENVREG = 1, 连接到 V_{DD} , REGSLP = 1)。

PIC18F87J72 系列

29.2 直流特性:

掉电电流和供电电流
PIC18F87J72 系列（工业级）（续）

PIC18F87J72 系列 (工业级)		标准工作条件（除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C（工业级）					
参数 编号	器件	典型值	最大值	单位	条件		
	供电电流（IDD）(2,3)						
	所有器件	4.5	5.2	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	FOSC = 4 MHz, 16 MHz 内部振荡器 (PRI_RUN HSPLL 模式)
		4.4	5.2	mA	+25°C		
		4.5	5.2	mA	+85°C		
	所有器件	5.7	6.7	mA	-40°C	VDD = 3.3V ⁽⁵⁾	
		5.5	6.3	mA	+25°C		
		5.3	6.3	mA	+85°C		
	所有器件	10.8	13.5	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	FOSC = 10 MHz, 40 MHz 内部振荡器 (PRI_RUN HSPLL 模式)
		10.8	13.5	mA	+25°C		
		9.9	13.0	mA	+85°C		
	所有器件	13.4	24.1	mA	-40°C	VDD = 3.3V ⁽⁵⁾	
		12.3	20.2	mA	+25°C		
		11.2	19.5	mA	+85°C		

- 注
- 1:

在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 或 VSS，禁止所有会带来新增电流的功能部件（如 WDT、Timer1 振荡器和 BOR 等）时测得的。
- 2:

供电电流主要受工作电压、频率和模式的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下，所有 IDD 测量值的测试条件为：
OSC1 = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD；
MCLR = VDD；根据具体应用使能 / 禁止 WDT。
- 3:

标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展级温度晶振的成本则高很多。
- 4:

禁止稳压器（ENVREG = 0，连接到 VSS）。
- 5:

使能稳压器（ENVREG = 1，连接到 VDD，REGSLP = 1）。

29.2 直流特性:

掉电电流和供电电流

PIC18F87J72 系列 (工业级) (续)

PIC18F87J72 系列 （工业级）		标准工作条件 （除非另外声明） 工作温度 -40°C ≤ Ta ≤ +85°C （工业级）						
参数 编号	器件	典型值	最大值	单位	条件			
	供电电流（IDD）(2,3)							
	所有器件	0.10	0.26	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V(4)	FOSC = 1 MHz （PRI_IDLE 模式， EC 振荡器）	
		0.07	0.18	mA	+25°C			
		0.09	0.22	mA	+85°C			
	所有器件	0.25	0.48	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V(4)		
		0.13	0.30	mA	+25°C			
		0.10	0.26	mA	+85°C			
	所有器件	0.45	0.68	mA	-40°C	VDD = 3.3V(5)		
		0.26	0.45	mA	+25°C			
		0.30	0.54	mA	+85°C			
	所有器件	0.36	0.60	mA	-40°C	VDD = 2.0V, VDDCORE = 2.0V(4)		
		0.33	0.56	mA	+25°C			
		0.35	0.56	mA	+85°C			
	所有器件	0.52	0.81	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V(4)	FOSC = 4 MHz （PRI_IDLE 模式， EC 振荡器）	
		0.45	0.70	mA	+25°C			
		0.46	0.70	mA	+85°C			
	所有器件	0.80	1.15	mA	-40°C	VDD = 3.3V(5)		
		0.66	0.98	mA	+25°C			
		0.65	0.98	mA	+85°C			
	所有器件	5.2	6.5	mA	-40°C	VDD = 2.5V, VDDCORE = 2.5V(4)		FOSC = 48 MHz （PRI_IDLE 模式， EC 振荡器）
		4.9	5.9	mA	+25°C			
		3.4	4.5	mA	+85°C			
	所有器件	6.2	12.4	mA	-40°C	VDD = 3.3V(5)		
		5.9	11.5	mA	+25°C			
5.8		11.5	mA	+85°C				

- 注 1: 在休眠模式下, 掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 V_{DD} 或 V_{SS} , 禁止所有会带来新增电流的功能部件 (如 WDT、Timer1 振荡器和 BOR 等) 时测得的。
- 2: 供电电流主要受工作电压、频率和模式的影响。其他因素, 如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下, 所有 I_{DD} 测量值的测试条件为:
OSC1 = 外部方波, 轨到轨满幅; 所有 I/O 引脚均为三态, 上拉至 V_{DD} ;
MCLR = V_{DD} ; 根据具体应用使用使能 / 禁止 WDT。
- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 $+70^{\circ}\text{C}$ 。扩展级温度晶振的成本则高很多。
- 4: 禁止稳压器 (ENVREG = 0, 连接到 V_{SS})。
- 5: 使能稳压器 (ENVREG = 1, 连接到 V_{DD} , REGSLP = 1)。

PIC18F87J72 系列

29.2 直流特性:

掉电电流和供电电流
PIC18F87J72 系列（工业级）（续）

PIC18F87J72 系列 (工业级)		标准工作条件（除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C（工业级）					
参数 编号	器件	典型值	最大值	单位	条件		
	供电电流（IDD）(2,3)						
	所有器件	18	35	μA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 32 kHz ⁽³⁾ (SEC_RUN 模式, Timer1 作为时钟源)
		19	35	μA	+25°C		
		28	49	μA	+85°C		
	所有器件	20	45	μA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		21	45	μA	+25°C		
		32	61	μA	+85°C		
	所有器件	0.06	0.11	mA	-40°C	VDD = 3.3V ⁽⁵⁾	
		0.07	0.11	mA	+25°C		
		0.09	0.15	mA	+85°C		
	所有器件	14	28	μA	-40°C	VDD = 2.0V, VDDCORE = 2.0V ⁽⁴⁾	FOSC = 32 kHz ⁽³⁾ (SEC_IDLE 模式, Timer1 作为时钟源)
		15	28	μA	+25°C		
		24	43	μA	+85°C		
	所有器件	15	31	μA	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	
		16	31	μA	+25°C		
		27	50	μA	+85°C		
	所有器件	0.05	0.10	mA	-40°C	VDD = 3.3V ⁽⁵⁾	
		0.06	0.10	mA	+25°C		
		0.08	0.14	mA	+85°C		

- 注
- 1:

在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 或 VSS，禁止所有会带来新增电流的功能部件（如 WDT、Timer1 振荡器和 BOR 等）时测得的。
- 2:

供电电流主要受工作电压、频率和模式的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下，所有 IDD 测量值的测试条件为：
OSC1 = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD；
MCLR = VDD；根据具体应用使能 / 禁止 WDT。
- 3:

标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展级温度晶振的成本则高很多。
- 4:

禁止稳压器（ENVREG = 0，连接到 VSS）。
- 5:

使能稳压器（ENVREG = 1，连接到 VDD，REGSLP = 1）。

29.2 直流特性:

掉电电流和供电电流

PIC18F87J72 系列（工业级）（续）

PIC18F87J72 系列 (工业级)		标准工作条件（除非另外声明） 工作温度 -40°C ≤ Ta ≤ +85°C（工业级）					
参数 编号	器件	典型值	最大值	单位	条件		
D022	模块增加电流（ΔI _{WDT} 、ΔI _{OSCB} 和 ΔI _{AD} ）						
	看门狗定时器	2.1	7.0	μA	-40°C	V _{DD} = 2.0V, V _{DDCORE} = 2.0V ⁽⁴⁾	
		2.2	7.0	μA	+25°C		
		4.3	9.5	μA	+85°C		
		3.0	8.0	μA	-40°C	V _{DD} = 2.5V, V _{DDCORE} = 2.5V ⁽⁴⁾	
		3.1	8.0	μA	+25°C		
		5.5	10.4	μA	+85°C		
		5.9	12.1	μA	-40°C	V _{DD} = 3.3V	
		6.2	12.1	μA	+25°C		
		6.9	13.6	μA	+85°C		
D024 (ΔI _{LCD})	LCD 模块	2 ^(6,7)	5	μA	+25°C	V _{DD} = 2.0V	梯形电阻网络 CPEN = 0 ; CKSEL<1:0> = 00 ; CS<1:0> = 10 ; LP<3:0> = 0100 使能所有段。
		2.7 ^(6,7)	5	μA	+25°C	V _{DD} = 2.5V	
		3.5 ^(6,7)	7	μA	+25°C	V _{DD} = 3.0V	
		16 ⁽⁷⁾	25	μA	+25°C	V _{DD} = 2.0V	电荷泵 BIAS<2:0> = 111 ; CPEN = 1 ; CKSEL<1:0> = 11 ; CS<1:0> = 10 LP<3:0> = 0100 ; 使能所有段。
		17 ⁽⁷⁾	25	μA	+25°C	V _{DD} = 2.5V	
		24 ⁽⁷⁾	40	μA	+25°C	V _{DD} = 3.0V	
D025 (ΔI _{OSCB})	RTCC + 带 32 kHz 晶振的 Timer1 振荡器 ⁽⁶⁾	0.9	4.0	μA	-10°C	V _{DD} = 2.0V, V _{DDCORE} = 2.0V ⁽⁴⁾	Timer1 为 32 kHz ⁽³⁾
		1.0	4.5	μA	+25°C		
		1.1	4.5	μA	+85°C		
		1.1	4.5	μA	-10°C	V _{DD} = 2.5V, V _{DDCORE} = 2.5V ⁽⁴⁾	Timer1 为 32 kHz ⁽³⁾
		1.2	5.0	μA	+25°C		
		1.2	5.0	μA	+85°C		
		1.6	6.5	μA	-10°C	V _{DD} = 3.3V	Timer1 为 32 kHz ⁽³⁾
		1.6	6.5	μA	+25°C		
		2.1	8.0	μA	+85°C		
D026 (ΔI _{AD})	A/D 转换器	3.0	10.0	μA	-40°C 至 +85°C	V _{DD} = 2.0V, V _{DDCORE} = 2.0V ⁽⁴⁾	A/D 开启， 但不进行转换
		3.0	10.0	μA	-40°C 至 +85°C	V _{DD} = 2.5V,	

- 注 1: 在休眠模式下, 掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 V_{DD} 或 V_{SS} , 禁止所有会带来新增电流的功能部件 (如 WDT、Timer1 振荡器和 BOR 等) 时测得的。
- 2: 供电电流主要受工作电压、频率和模式的影响。其他因素, 如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
有效工作模式下, 所有 I_{DD} 测量值的测试条件为:
 $OSC1$ = 外部方波, 轨到轨满幅; 所有 I/O 引脚均为三态, 上拉至 V_{DD} ;
 $MCLR$ = V_{DD} ; 根据具体应用使能 / 禁止 WDT。
- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 $+70^{\circ}\text{C}$ 。扩展级温度晶振的成本则高很多。
- 4: 禁止稳压器 ($ENVREG = 0$, 连接到 V_{SS})。
- 5: 使能稳压器 ($ENVREG = 1$, 连接到 V_{DD} , $REGSLP = 1$)。

PIC18F87J72 系列

29.3 直流特性: PIC18F87J72 系列（工业级）

直流特性			标准工作条件（除非另外声明） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级）			
参数编号	符号	特性	最小值	最大值	单位	条件
D030 D030A D031 D031A D031B D032 D033 D033A D034	V_{IL}	输入低电压 所有 I/O 端口: 带 TTL 缓冲器 带施密特触发器缓冲器 仅限 RC3 和 RC4 MCLR OSC1 OSC1 T13CKI	V_{SS} $—$ V_{SS} V_{SS} V_{SS} V_{SS} V_{SS} V_{SS}	$0.15 V_{DD}$ 0.8 $0.2 V_{DD}$ $0.3 V_{DD}$ 0.8 $0.2 V_{DD}$ $0.3 V_{DD}$ $0.2 V_{DD}$ 0.3	V V V V V V V V	$V_{DD} < 3.3V$ $3.3V \leq V_{DD} \leq 3.6V$ 使能 I^2C^{TM} SMBus HS 和 HSPLL 模式 EC 和 ECPLL 模式
D040 D040A D041 D041A D041B D042 D043 D043A D044	V_{IH}	输入高电压 I/O 端口（非 5.5V 耐压）: 带 TTL 缓冲器 带施密特触发器缓冲器 仅限 RC3 和 RC4 I/O 端口（5.5V 耐压）: 带 TTL 缓冲器 带施密特触发器缓冲器 MCLR OSC1 OSC1 T13CKI	$0.25 V_{DD} + 0.8V$ 2.0 $0.8 V_{DD}$ $0.7 V_{DD}$ 2.1 $0.25 V_{DD} + 0.8V$ 2.0 $0.8 V_{DD}$ $0.8 V_{DD}$ $0.7 V_{DD}$ $0.8 V_{DD}$ 1.6	V_{DD} V_{DD} V_{DD} V_{DD} V_{DD} 5.5 5.5 5.5 V_{DD} V_{DD} V_{DD} V_{DD}	V V V V V V V V V V V	$V_{DD} < 3.3V$ $3.3V \leq V_{DD} \leq 3.6V$ 使能 I^2C SMBus $V_{DD} < 3.3V$ $3.3V \leq V_{DD} \leq 3.6V$ HS 和 HSPLL 模式 EC 和 ECPLL 模式
D060 D061 D063	I_{IL}	输入泄漏电流⁽¹⁾ 具有模拟功能的 I/O 端口 仅用作数字功能的 I/O 端口 MCLR OSC1	$—$ $—$ $—$ $—$	200 200 ± 1 ± 1	nA nA μA μA	$V_{SS} \leq V_{PIN} \leq V_{DD}$, 引脚处于高阻态 $V_{SS} \leq V_{PIN} \leq 5.5V$, 引脚处于高阻态 $V_{SS} \leq V_{PIN} \leq V_{DD}$ $V_{SS} \leq V_{PIN} \leq V_{DD}$
D070	IPU IPURB	弱上拉电流 PORTB 弱上拉电流	80	400	μA	$V_{DD} = 3.3V, V_{PIN} = V_{SS}$

注 1: 负电流定义为引脚的拉电流。

29.3 直流特性：PIC18F87J72 系列（工业级）（续）

直流特性			标准工作条件（除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C（工业级）			
参数编号	符号	特性	最小值	最大值	单位	条件
D080	VOL	输出低电压 I/O 端口： PORTA、PORTF 和 PORTG	—	0.4	V	IOI = 2 mA, VDD = 3.3V, -40°C 至 +85°C
		PORTD 和 PORTE	—	0.4	V	IOI = 3.4 mA, VDD = 3.3V, -40°C 至 +85°C
		PORTB 和 PORTC	—	0.4	V	IOI = 3.4 mA, VDD = 3.3V, -40°C 至 +85°C
D083		OSC2/CLKO (EC 和 ECPLL 模式)	—	0.4	V	IOI = 1.6 mA, VDD = 3.3V, -40°C 至 +85°C
D090	VOH	输出高电压 ⁽¹⁾ I/O 端口： PORTA、PORTF 和 PORTG	2.4	—	V	IOH = -2 mA, VDD = 3.3V, -40°C 至 +85°C
		PORTD 和 PORTE	2.4	—	V	IOH = -2 mA, VDD = 3.3V, -40°C 至 +85°C
		PORTB 和 PORTC	2.4	—	V	IOH = -2 mA, VDD = 3.3V, -40°C 至 +85°C
D092		OSC2/CLKO (INTOSC、EC 和 ECPLL 模式)	2.4	—	V	IOH = -1 mA, VDD = 3.3V, -40°C 至 +85°C
D100 ⁽⁴⁾	COSC2	输出引脚上的容性负载规范 OSC2 引脚	—	15	pF	当外部时钟用于驱动 OSC1 时处于 HS 模式下
D101	CIO	所有 I/O 引脚和 OSC2	—	50	pF	满足交流时序规范
D102	CB	SCL 和 SDA	—	400	pF	I ² C™ 规范

注 1：负电流定义为引脚的拉电流。

29.4 直流特性：CTMU 电流源规范

直流特性			标准工作条件：2.0V 至 3.6V（除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C（工业级）				
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
	IOUT1	CTMU 电流源，基本范围	—	550	—	nA	CTMUICON<1:0> = 01
	IOUT2	CTMU 电流源，10x 范围	—	5.5	—	μA	CTMUICON<1:0> = 10
	IOUT3	CTMU 电流源，100x 范围	—	55	—	μA	CTMUICON<1:0> = 11

注 1：电流微调范围的中点为标称值（CTMUICON<7:2> = 000000）。

PIC18F87J72 系列

表 29-1: 存储器编程要求

直流特性			标准工作条件（除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C（工业级）				
参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
闪存程序存储器							
D130	EP	单元耐擦写能力	10K	—	—	E/W	-40°C 至 +85°C
D131	VPR	读操作时的 VDD	VMIN	—	3.6	V	VMIN = 最小工作电压
D132B	VPEW	自定时擦除或写操作的电压 VDD	2.35	—	3.6	V	ENVREG 连接到 VDD
		VDDCORE	2.25	—	2.7	V	ENVREG 连接到 VSS
D133A	TIW	自定时写周期	—	2.8	—	ms	
D133B	TIE	自定时块擦除周期	—	33	—	ms	
D134	TRETD	特性保持时间	20	—	—	年	假设没有违反其他规范
D135	IDDP	编程时的供电电流	—	3	14	mA	
D140	TWE	每个擦除周期的写入次数	—	—	1		对于每个物理地址

† 除非另外声明，否则“典型值”栏中的数据均为 3.3V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。

表 29-2: 比较器规范

工作条件: $3.0V \leq V_{DD} \leq 3.6V$, $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ (除非另外声明)							
参数编号	符号	特性	最小值	典型值	最大值	单位	备注
D300	V_{IOFF}	输入失调电压	—	± 5.0	± 25	mV	
D301	V_{ICM}	输入共模电压	0	—	$AV_{DD} - 1.5$	V	
D302	CMRR	共模抑制比	55	—	—	dB	
D303	TRESP	响应时间 ⁽¹⁾	—	150	400	ns	
D304	TMC2OV	比较器模式改变到输出有效的时间 *	—	—	10	μs	

注 1: 响应时间是在比较器的一个输入端电压为 $(AV_{DD} - 1.5)/2$, 而另一个输入端从 V_{SS} 跳变到 V_{DD} 时测得的。

表 29-3: 参考电压规范

工作条件: $3.0V \leq V_{DD} \leq 3.6V$, $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ (除非另外声明)							
参数编号	符号	特性	最小值	典型值	最大值	单位	备注
D310	V_{RES}	分辨率	$V_{DD}/24$	—	$V_{DD}/32$	LSb	
D311	V_{RAA}	绝对精度	—	—	1/2	LSb	
D312	V_{RUR}	单位电阻值 (R)	—	2k	—	Ω	
310	TSET	稳定时间 ⁽¹⁾	—	—	10	μs	

注 1: 稳定时间是在 $CVRR = 1$ 并且 $CVR < 3.0>$ 从 0000 跳变到 1111 时测得的。

表 29-4: 内部稳压器规范

工作条件: $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ (除非另外声明)							
参数编号	符号	特性	最小值	典型值	最大值	单位	备注
	V_{RGOUT}	稳压器输出电压 *	—	2.5	—	V	
	CEFC	外部滤波电容值 *	4.7	10	—	μF	电容必须具有较低的等效串联电阻 ($< 5\Omega$)

表 29-5: 内部 LCD 稳压器规范

工作条件: $2.0V \leq V_{DD} \leq 3.6V$, $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ (除非另外声明)							
参数编号	符号	特性	最小值	典型值	最大值	单位	备注
	CFLY	反激电容	0.47	4.7	—	μF	电容必须具有较低的等效串联电阻
	V_{BIAS}	LCDBIAS0 和 LCDBIAS3 之间的 V_{PK-PK}	—	3.40	3.6	V	BIAS<2:0> = 111
			—	3.27	—	V	BIAS<2:0> = 110
			—	3.14	—	V	BIAS<2:0> = 101
			—	3.01	—	V	BIAS<2:0> = 100
			—	2.88	—	V	BIAS<2:0> = 011
			—	2.75	—	V	BIAS<2:0> = 010
			—	2.62	—	V	BIAS<2:0> = 001
			—	2.49	—	V	BIAS<2:0> = 000

PIC18F87J72 系列

29.5 交流（时序）特性

29.5.1 时序参数符号体系

时序参数符号采用以下格式之一进行创建：

1. TppS2ppS
2. TppS
3. Tcc:ST（仅用于 I²C 规范）
4. Ts（仅用于 I²C 规范）

T		T	
F	频率	T	时间

小写字母（pp）及其含义：

pp		osc	OSC1
cc	CCP1	rd	$\overline{RD}$
ck	CLKO	rw	$\overline{RD}$ 或 $\overline{WR}$
cs	$\overline{CS}$	sc	SCK
di	SDI	ss	$\overline{SS}$
do	SDO	t0	T0CKI
dt	数据输入	t1	T13CKI
io	I/O 端口	wr	$\overline{WR}$
mc	$\overline{MCLR}$		

大写字母及其含义：

S		P	周期
F	下降	R	上升
H	高	V	有效
I	无效（高阻）	Z	高阻
L	低		
仅用于 I ² C		High	高
AA	输出访问	Low	低
BUF	总线空闲		

Tcc:ST（仅用于 I²C 规范）

CC		SU	建立
HD	保持		
ST		STO	停止条件
DAT	数据输入保持		
STA	启动条件		


29.5.2 时序条件

表 29-6 中指定的温度和电压适用于所有的时序规范（除非另外声明）。图29-3规定了时序规范的负载条件。

表 29-6: 温度和电压规范——交流

交流特性	标准工作条件（除非另外声明）
	工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级）
	工作电压 V_{DD} 范围如第 29.1 节和第 29.3 节中所述。

图 29-3: 器件时序规范的负载条件



PIC18F87J72 系列

29.5.3 时序图和规范

图 29-4: 外部时钟时序




表 29-7: 外部时钟时序要求

参数编号	符号	特性	最小值	最大值	单位	条件
1A	FOSC	外部 CLKI 频率 ⁽¹⁾	DC	48	MHz	EC 振荡器模式
			DC	10		ECPLL 振荡器模式
		振荡器频率 ⁽¹⁾	4	25	MHz	HS 振荡器模式
			4	10		HSPLL 振荡器模式
1	TOSC	外部 CLKI 周期 ⁽¹⁾	20.8	—	ns	EC 振荡器模式
			100	—		ECPLL 振荡器模式
		振荡周期 ⁽¹⁾	40.0	250	ns	HS 振荡器模式
			100	250		HSPLL 振荡器模式
2	TCY	指令周期 ⁽¹⁾	83.3	—	ns	TCY = 4/FOSC, 工业级
3	TosL, TosH	外部时钟输入 (OSC1) 的高电平或低电平时间	10	—	ns	HS 振荡器模式
4	TosR, TosF	外部时钟输入 (OSC1) 的上升或下降时间	—	7.5	ns	HS 振荡器模式

注 1: 对于除 PLL 外的所有配置, 指令周期 (TCY) 等于输入振荡器时钟周期的四倍。所有规定值均为基于针对特定振荡器类型, 器件在标准工作条件下执行代码时的特性数据。超出这些规定的限定值, 可能导致振荡器运行不稳定和 / 或导致电流消耗超出预期值。所有器件在测试 “最小值” 时, 都在 OSC1/CLKI 引脚连接了外部时钟。当使用了外部时钟输入时, 所有器件的 “最大” 周期时间限制为 “DC” (无时钟)。

表 29-8: PLL 时钟时序规范 (VDD = 2.15V 至 3.6V)

参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
F10	FOSC	振荡器频率范围	4	—	10	MHz	仅用于 HS 模
F11	FSYS	片上 VCO 系统频率	16	—	40	MHz	仅用于 HS 模
F12	t _{rc}	PLL 起振时间 (锁定时间)	—	—	2	ms	
F13	ΔCLK	CLKO 稳定性 (抗抖动性)	-2	—	+2	%	

† 除非另外声明, 否则 “典型值” 栏中的数据均为 3.3V 和 25°C 条件下的值。这些参数仅供设计参考, 未经测试。


表 29-9: 内部 RC 精度 (INTOSC 和 INTRC 时钟源)

PIC18F87J72 系列 (工业级)		标准工作条件 (除非另外声明) 工作温度 -40°C ≤ TA ≤ +85°C (工业级)					
参数 编号	器件	最小值	典型值	最大值	单位	条件	
	在频率为 8 MHz、4 MHz、2 MHz、1 MHz、500 kHz、250 kHz、125 kHz 和 31 kHz 时的 INTOSC 精度 ⁽¹⁾						
	所有器件	-2	+/-1	2	%	+25°C	VDD = 2.7-3.3V
		-5	—	5	%	-10°C至+85°C	VDD = 2.0-3.3V
		-10	+/-1	10	%	-40°C至+85°C	VDD = 2.0-3.3V
	在频率为 31 kHz 时的 INTRC 精度 ⁽¹⁾						
	所有器件	21.7	—	40.3	kHz	-40°C 至 +85°C	VDD = 2.0-3.3V

注 1: 31 kHz 时钟的精度规范由给定时间内为其提供时钟的时钟源决定。当 INTSRC (OSCTUNE<7>) 为 1 时, 使用 INTOSC 精度规范。当 INTSRC 为 0 时, 使用 INTRC 精度规范。

PIC18F87J72 系列

图 29-5: CLKO 和 I/O 时序



注： 负载条件请参见图 29-3。

表 29-10: CLKO 和 I/O 时序要求

参数编号	符号	特性	最小值	典型值	最大值	单位	条件
10	TosH2ckL	OSC1 ↑ 到 CLKO ↓ 的时间	—	75	200	ns	(注 1)
11	TosH2ckH	OSC1 ↑ 到 CLKO ↑ 的时间	—	75	200	ns	(注 1)
12	TckR	CLKO 上升时间	—	15	30	ns	(注 1)
13	TckF	CLKO 下降时间	—	15	30	ns	(注 1)
14	TckL2ioV	CLKO ↓ 到端口输出有效的的时间	—	—	0.5 Tcy + 20	ns	
15	TioV2ckH	CLKO ↑ 之前端口输入有效的的时间	0.25 Tcy + 25	—	—	ns	
16	TckH2ioI	CLKO ↑ 之后端口输入保持的时间	0	—	—	ns	
17	TosH2ioV	OSC1 ↑ (Q1 周期) 到端口输出有效的的时间	—	50	150	ns	
18	TosH2ioI	OSC1 ↑ (Q2 周期) 到端口输入无效的时间 (I/O 输入保持时间)	100	—	—	ns	
19	TioV2osH	端口输入有效到 OSC1 ↑ 的时间 (I/O 输入建立时间)	0	—	—	ns	
20	TioR	端口输出上升时间	—	—	6	ns	
21	TioF	端口输出下降时间	—	—	5	ns	
22†	TINP	INTx 引脚高电平或低电平时间	Tcy	—	—	ns	
23†	TRBP	RB<7:4> 电平变化 INTx 高电平或低电平时间	Tcy	—	—	ns	

† 这些参数是与任何内部时钟边沿无关的异步事件。

注 1: 测量是在 EC 模式下进行的, 其中 CLKO 输出为 4 x TOSC。

图 29-6: 复位、看门狗定时器、振荡器起振定时器和上电延时定时器时序




表 29-11: 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压复位要求

参数编号	符号	特性	最小值	典型值	最大值	单位	条件
30	TMCL	MCLR 脉冲宽度（低电平）	2 Tcy	10 Tcy	—		(注 1)
31	TWDT	看门狗定时器超时周期（无后分频器）	3.4	4.0	4.6	ms	
32	TOST	振荡器起振定时器周期	1024 TOSC	—	1024 TOSC		TOSC = OSC1 周期
33	TPWRT	上电延时定时器周期	45.8	65.5	85.2	ms	
34	TIOZ	自 MCLR 低电平或看门狗定时器复位起 I/O 处于高阻态的时间	—	2	—	μs	
38	TCSD	CPU 启动时间	—	10	—	μs	使能稳压器并置于休眠状态
				200		μs	
39	TIOBST	INTOSC 稳定时间	—	1	—	μs	

注 1: 为确保器件复位，MCLR 必须保持低电平至少 2 个 Tcy 或 400 μs（取二者中较小值）。

PIC18F87J72 系列

图 29-7: Timer0 和 Timer1 外部时钟时序




表 29-12: Timer0 和 Timer1 外部时钟要求

参数编号	符号	特性		最小值	最大值	单位	条件
40	T _{T0H}	T0CKI 高电平脉冲宽度	无预分频器	0.5 T _{CY} + 20	—	ns	
			带预分频器	10	—	ns	
41	T _{T0L}	T0CKI 低电平脉冲宽度	无预分频器	0.5 T _{CY} + 20	—	ns	
			带预分频器	10	—	ns	
42	T _{T0P}	T0CKI 周期	无预分频器	T _{CY} + 10	—	ns	
			带预分频器	取如下二者中较大值: 20 ns 或 (T _{CY} + 40)/N	—	ns	
45	T _{T1H}	T13CKI 高电平时间	同步, 无预分频器	0.5 T _{CY} + 20	—	ns	
			同步, 带预分频器	10	—	ns	
			异步	30	—	ns	
46	T _{T1L}	T13CKI 低电平时间	同步, 无预分频器	0.5 T _{CY} + 5	—	ns	
			同步, 带预分频器	10	—	ns	
			异步	30	—	ns	
47	T _{T1P}	T13CKI 输入周期	同步	取如下二者中较大值: 20 ns 或 (T _{CY} + 40)/N	—	ns	N = 预分频值 (1, 2, 4, 8)
			异步	60	—	ns	
	F _{T1}	T13CKI 振荡器输入频率范围		DC	50	kHz	
48	T _{CKE2TMR1}	从外部 T13CKI 时钟边沿到定时器递增的延时		2 T _{OSC}	7 T _{OSC}	—	

图 29-8: 捕捉 / 比较 / PWM 时序 (CCP1 和 CCP2 模块)




表 29-13: 捕捉 / 比较 / PWM 要求 (CCP1 和 CCP2 模块)

参数编号	符号	特性		最小值	最大值	单位	条件
50	TccL	CCPx 输入低电平时间	无预分频器	$0.5 T_{CY} + 20$	—	ns	
			带预分频器	10	—	ns	
51	TccH	CCPx 输入高电平时间	无预分频器	$0.5 T_{CY} + 20$	—	ns	
			带预分频器	10	—	ns	
52	TccP	CCPx 输入周期		$\frac{3 T_{CY} + 40}{N}$	—	ns	N = 预分频值 (1、4 或 16)
53	TccR	CCPx 输出上升时间		—	25	ns	
54	TccF	CCPx 输出下降时间		—	25	ns	

PIC18F87J72 系列

图 29-9: SPI 主模式时序示例 (CKE = 0)




表 29-14: SPI 模式要求示例 (主模式, CKE = 0)

参数编号	符号	特性	最小值	最大值	单位	条件
73	TdIV2sCH, TdIV2sCL	SDI 数据输入到 SCK 边沿的建立时间	20	—	ns	
73A	TB2B	字节 1 的最后一个时钟边沿到字节 2 的第一个时钟边沿之间的时间	1.5 Tcy + 40	—	ns	
74	TsCH2dIL, TsCL2dIL	SDI 数据输入到 SCK 边沿的保持时间	40	—	ns	
75	TdoR	SDO 数据输出上升时间	—	25	ns	
76	TdoF	SDO 数据输出下降时间	—	25	ns	
78	TscR	SCK 输出上升时间 (主模式)	—	25	ns	
79	TscF	SCK 输出下降时间 (主模式)	—	25	ns	
80	TsCH2doV, TsCL2doV	SCK 边沿之后 SDO 数据输出有效的时间	—	50	ns	

注 1: 要求使用参数 73A。

图 29-10: SPI 主模式时序示例 (CKE = 1)




表 29-15: SPI 模式要求示例 (主模式, CKE = 1)

参数编号	符号	特性	最小值	最大值	单位	条件
73	TdIV2sCH, TdIV2sCL	SDI 数据输入到 SCK 边沿的建立时间	20	—	ns	
73A	Tb2B	字节 1 的最后一个时钟边沿到字节 2 的第一个时钟边沿之间的时间	1.5 Tcy + 40	—	ns	(注 2)
74	TsCH2DiL, TsCL2DiL	SDI 数据输入到 SCK 边沿的保持时间	40	—	ns	
75	TDoR	SDO 数据输出上升时间	—	25	ns	
76	TDoF	SDO 数据输出下降时间	—	25	ns	
78	TscR	SCK 输出上升时间 (主模式)	—	25	ns	
79	TscF	SCK 输出下降时间 (主模式)	—	25	ns	
80	TsCH2DoV, TsCL2DoV	SCK 边沿之后 SDO 数据输出有效的时间	—	50	ns	
81	TDoV2sCH, TDoV2sCL	SDO 数据输出建立到出现 SCK 边沿的时间	Tcy	—	ns	

- 注 1: 要求使用参数 73A。
 2: 仅当使用参数 71A 和 72A 时。

PIC18F87J72 系列

图 29-11: SPI 从模式时序示例 (CKE = 0)




表 29-16: SPI 模式要求示例 (从模式时序, CKE = 0)

参数编号	符号	特性	最小值	最大值	单位	条件
70	TssL2sCH, TssL2sCL	$\overline{SS} \downarrow$ 到 SCK $\downarrow$ 或 SCK $\uparrow$ 输入的时间	3 Tcy	—	ns	
70A	TssL2WB	$\overline{SS}$ 到写入 SSPBUF 的时间	3 Tcy	—	ns	
71	Tsch	SCK 输入高电平时间	连续	1.25 Tcy + 30	ns	
71A		(从模式)	单字节	40	ns	(注 1)
72	Tscl	SCK 输入低电平时间	连续	1.25 Tcy + 30	ns	
72A		(从模式)	单字节	40	ns	(注 1)
73	TdIV2sCH, TdIV2sCL	SDI 数据输入到 SCK 边沿的建立时间	100	—	ns	
73A	Tb2B	字节 1 的最后一个时钟边沿到字节 2 的第一个时钟边沿之间的时间	1.5 Tcy + 40	—	ns	(注 2)
74	Tsch2dIL, Tscl2dIL	SDI 数据输入到 SCK 边沿的保持时间	100	—	ns	
75	TdOR	SDO 数据输出上升时间	—	25	ns	
76	TdOF	SDO 数据输出下降时间	—	25	ns	
77	TssH2doZ	$\overline{SS} \uparrow$ 到 SDO 输出高阻态的时间	10	50	ns	
78	TscR	SCK 输出上升时间 (主模式)	—	25	ns	
79	TscF	SCK 输出下降时间 (主模式)	—	25	ns	
80	Tsch2doV, Tscl2doV	SCK 边沿之后 SDO 数据输出有效的时间	—	50	ns	
83	Tsch2ssH, Tscl2ssH	SCK 边沿之后出现 $\overline{SS} \uparrow$ 的时间	1.5 Tcy + 40	—	ns	

注 1: 要求使用参数 73A。

注 2: 仅当使用参数 71A 和 72A 时。

图 29-12: SPI 从模式时序示例 (CKE = 1)




表 29-17: SPI 从模式要求示例 (CKE = 1)

参数编号	符号	特性	最小值	最大值	单位	条件
70	TssL2scl, TssL2scl	$\overline{SS}$ ↓ 到 SCK ↓ 或 SCK ↑ 输入的时间	3 Tcy	—	ns	
70A	TssL2wb	$\overline{SS}$ 到写入 SSPBUF 的时间	3 Tcy	—	ns	
71	Tsch	SCK 输入高电平时间	连续	1.25 Tcy + 30	—	ns
71A		(从模式)	单字节	40	—	ns (注 1)
72	Tscl	SCK 输入低电平时间	连续	1.25 Tcy + 30	—	ns
72A		(从模式)	单字节	40	—	ns (注 1)
73A	Tb2b	字节 1 的最后一个时钟边沿到字节 2 的第一个时钟边沿之间的时间	1.5 Tcy + 40	—	ns	(注 2)
74	Tsch2diL, TscL2diL	SDI 数据输入到 SCK 边沿的保持时间	100	—	ns	
75	TdoR	SDO 数据输出上升时间	—	25	ns	
76	TdoF	SDO 数据输出下降时间	—	25	ns	
77	TssH2doZ	$\overline{SS}$ ↑ 到 SDO 输出高阻态的时间	10	50	ns	
78	Tscr	SCK 输出上升时间 (主模式)	—	25	ns	
79	Tscf	SCK 输出下降时间 (主模式)	—	25	ns	
80	Tsch2boV, TscL2boV	SCK 边沿之后 SDO 数据输出有效的时间	—	50	ns	
82	TssL2doV	$\overline{SS}$ ↓ 边沿之后 SDO 数据输出有效的时间	—	50	ns	
83	Tsch2ssH, TscL2ssH	SCK 边沿之后出现 $\overline{SS}$ ↑ 的时间	1.5 Tcy + 40	—	ns	

注 1: 要求使用参数 73A。

注 2: 仅当使用参数 71A 和 72A 时。

PIC18F87J72 系列

图 29-13: I²C™ 总线启动位 / 停止位时序




表 29-18: I²C™ 总线启动位 / 停止位要求（从模式）

参数编号	符号	特性		最小值	最大值	单位	条件
90	TSU:STA	启动条件建立时间	100 kHz 模式	4700	—	ns	仅与重复启动条件相关
			400 kHz 模式	600	—		
91	THD:STA	启动条件保持时间	100 kHz 模式	4000	—	ns	这个周期后产生第一个时钟脉冲
			400 kHz 模式	600	—		
92	TSU:STO	停止条件建立时间	100 kHz 模式	4700	—	ns	
			400 kHz 模式	600	—		
93	THD:STO	停止条件保持时间	100 kHz 模式	4000	—	ns	
			400 kHz 模式	600	—		

图 29-14: I²C™ 总线数据时序




表 29-19: I²C™ 总线数据要求（从模式）

参数编号	符号	特性	最小值	最大值	单位	条件
100	T _{HIGH}	时钟高电平时间	100 kHz 模式	4.0	—	μs
			400 kHz 模式	0.6	—	μs
			MSSP 模块	1.5 T _{CY}	—	
101	T _{LOW}	时钟低电平时间	100 kHz 模式	4.7	—	μs
			400 kHz 模式	1.3	—	μs
			MSSP 模块	1.5 T _{CY}	—	
102	T _R	SDA 和 SCL 上升时间	100 kHz 模式	—	1000	ns
			400 kHz 模式	20 + 0.1 C _B	300	ns C _B 值规定在 10 至 400 pF 之间
103	T _F	SDA 和 SCL 下降时间	100 kHz 模式	—	300	ns
			400 kHz 模式	20 + 0.1 C _B	300	ns C _B 值规定在 10 至 400 pF 之间
90	T _{SU:STA}	启动条件建立时间	100 kHz 模式	4.7	—	μs 仅与重复启动条件相关
			400 kHz 模式	0.6	—	μs
91	T _{HD:STA}	启动条件保持时间	100 kHz 模式	4.0	—	μs 这个周期后产生第一个时钟脉冲
			400 kHz 模式	0.6	—	μs
106	T _{HD:DAT}	数据输入保持时间	100 kHz 模式	0	—	ns
			400 kHz 模式	0	0.9	μs
107	T _{SU:DAT}	数据输入建立时间	100 kHz 模式	250	—	ns (注 2)
			400 kHz 模式	100	—	ns
92	T _{SU:STO}	停止条件建立时间	100 kHz 模式	4.7	—	μs
			400 kHz 模式	0.6	—	μs
109	T _A A	从时钟有效到输出有效的 时间	100 kHz 模式	—	3500	ns (注 1)
			400 kHz 模式	—	—	ns
110	T _{BUF}	总线空闲时间	100 kHz 模式	4.7	—	μs 在启动一个新的传输前总线必须 保持空闲的时间
			400 kHz 模式	1.3	—	μs
D102	C _B	总线容性负载	—	400	pF	

注 1: 为避免产生意外的启动或停止条件，作为发送器的器件必须提供这个内部最小延时以补偿 SCL 下降沿的未定义区域（最小值 300 ns）。

2: 快速模式的 I²C™ 总线器件也可在标准模式的 I²C 总线系统上使用，但必须满足 T_{SU:DAT} ≥ 250 ns 的要求。如果器件没有延长 SCL 信号的低电平周期，则必然满足此条件。如果该器件延长了 SCL 信号的低电平周期，则在 SCL 线被释放前，它必须将下一个数据位输出到 SDA 线。根据标准模式 I²C 总线规范，T_R max. + T_{SU:DAT} = 1000 + 250 = 1250 ns。

PIC18F87J72 系列

图 29-15: MSSP I²C™ 总线启动位 / 停止位时序波形




表 29-20: MSSP I²C™ 总线启动位 / 停止位要求

参数编号	符号	特性	最小值	最大值	单位	条件
90	TSU:STA	启动条件建立时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	仅与重复启动条件相关
			400 kHz 模式	2(Tosc)(BRG + 1)	—	
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	
91	THD:STA	启动条件保持时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	这个周期后产生第一个时钟脉冲
			400 kHz 模式	2(Tosc)(BRG + 1)	—	
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	
92	TSU:STO	停止条件建立时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	
			400 kHz 模式	2(Tosc)(BRG + 1)	—	
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	
93	THD:STO	停止条件保持时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	
			400 kHz 模式	2(Tosc)(BRG + 1)	—	
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	

注 1: 对于所有 I²C™ 引脚，最大引脚电容均为 10 pF。
2: 要使 I²C 总线在该速度下工作，Fosc 必须至少为 16 MHz。

图 29-16: MSSP I²C™ 总线数据时序




表 29-21: MSSP I²C™ 总线数据要求

参数编号	符号	特性	最小值	最大值	单位	条件
100	T _{HIGH}	时钟高电平时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			400 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	μs
101	T _{LOW}	时钟低电平时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			400 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	μs
102	T _R	SDA 和 SCL 上升时间	100 kHz 模式	—	1000	ns
			400 kHz 模式	20 + 0.1 C _B	300	ns
			1 MHz 模式 (1,2)	—	300	ns
103	T _F	SDA 和 SCL 下降时间	100 kHz 模式	—	300	ns
			400 kHz 模式	20 + 0.1 C _B	300	ns
			1 MHz 模式 (1,2)	—	100	ns
90	T _{SU:STA}	启动条件建立时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			400 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	μs
91	T _{HD:STA}	启动条件保持时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			400 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	μs
106	T _{HD:DAT}	数据输入保持时间	100 kHz 模式	0	—	ns
			400 kHz 模式	0	0.9	μs
			1 MHz 模式 (1,2)	—	—	ns
107	T _{SU:DAT}	数据输入建立时间	100 kHz 模式	250	—	ns
			400 kHz 模式	100	—	ns
			1 MHz 模式 (1,2)	—	—	ns
92	T _{SU:STO}	停止条件建立时间	100 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			400 kHz 模式	2(Tosc)(BRG + 1)	—	μs
			1 MHz 模式 (1,2)	2(Tosc)(BRG + 1)	—	μs
109	T _{AA}	从时钟有效到输出有效的的时间	100 kHz 模式	—	3500	ns
			400 kHz 模式	—	1000	ns
			1 MHz 模式 (1,2)	—	—	ns
110	T _{BUF}	总线空闲时间	100 kHz 模式	4.7	—	μs
			400 kHz 模式	1.3	—	μs
			1 MHz 模式 (1,2)	—	—	μs
D102	C _B	总线容性负载	—	400	pF	

图注: TBD = 待定

注 1: 对于所有 I²C™ 引脚, 最大引脚电容均为 10 pF。

2: 要使 I²C 总线在该速度下工作, Fosc 必须至少为 16 MHz。

3: 快速模式的 I²C 总线器件也可在标准模式的 I²C 总线系统中使用, 但必须满足参数 107 ≥ 250 ns 的要求。如果器件没有延长 SCL 信号的低电平周期, 则必然满足此条件。如果该器件延长了 SCL 信号的低电平周期, 则在 SCL 线被释放前, 它必须将下一个数据位输出到 SDA 线。在 100 kHz 模式下, 参数 102 + 参数 107 = 1000 + 250 = 1250 ns。

PIC18F87J72 系列

图 29-17: EUSART/AUSART 同步发送（主 / 从）时序




表 29-22: EUSART/AUSART 同步发送要求

参数编号	符号	特性	最小值	最大值	单位	条件
120	TckH2dtV	同步发送（主 / 从） 时钟高电平到数据输出有效的时间	—	40	ns	
121	TCKRF	时钟输出上升时间和下降时间（主模式）	—	20	ns	
122	TDTRF	数据输出上升时间和下降时间	—	20	ns	

图 29-18: EUSART/AUSART 同步接收（主 / 从）时序




表 29-23: EUSART/AUSART 同步接收要求

参数编号	符号	特性	最小值	最大值	单位	条件
125	TdtV2ckL	同步接收（主 / 从） CKx ↓ 之前数据的保持时间（DTx 保持时间）	10	—	ns	
126	TckL2dtL	CKx ↓ 之后数据的保持时间（DTx 保持时间）	15	—	ns	

表 29-24: A/D 转换器特性: PIC18F87J72 系列 (工业级)

参数编号	符号	特性	最小值	典型值	最大值	单位	条件
A01	NR	分辨率	—	—	12	位	$\Delta V_{REF} \geq 3.0V$
A03	EIL	积分线性误差	—	$<\pm 1$	± 2.0	LSb	$\Delta V_{REF} \geq 3.0V$
A04	EDL	微分线性误差	—	$<\pm 1$	± 1.5	LSb	$\Delta V_{REF} \geq 3.0V$
A06	EOFF	失调误差	—	$<\pm 1$	± 5	LSb	$\Delta V_{REF} \geq 3.0V$
A07	EGN	增益误差	—	$<\pm 1$	± 3	LSb	$\Delta V_{REF} \geq 3.0V$
A10	—	单调性	保证 ⁽¹⁾			—	$V_{SS} \leq V_{AIN} \leq V_{REF}$
A20	ΔV_{REF}	参考电压范围 ($V_{REFH} - V_{REFL}$)	3	—	$V_{DD} - V_{SS}$	V	适用于 12 位分辨率
A21	V_{REFH}	参考电压高电压	$V_{SS} + 3.0V$	—	$V_{DD} + 0.3V$	V	适用于 12 位分辨率
A22	V_{REFL}	参考电压低电压	$V_{SS} - 0.3V$	—	$V_{DD} - 3.0V$	V	适用于 12 位分辨率
A25	V_{AIN}	模拟输入电压	V_{REFL}	—	V_{REFH}	V	注 2
A30	Z_{AIN}	模拟信号源的推荐阻抗	—	—	2.5	k Ω	
A50	I_{REF}	V_{REF} 输入电流 ⁽²⁾	— —	— —	5 150	μA μA	在采集 V_{AIN} 期间。 在 A/D 转换期间。

注 1: A/D 转换结果不会因输入电压的增加而减小, 并且不会丢失编码。

2: V_{REFH} 电流来自选择作为 V_{REFH} 源的 RA3/AN3/ V_{REF+} 引脚或 V_{DD} 。 V_{REFL} 电流来自选择作为 V_{REFL} 源的 RA2/AN2/ V_{REF-} 引脚或 V_{SS} 。

PIC18F87J72 系列

图 29-19: A/D 转换时序




表 29-25: A/D 转换要求

参数编号	符号	特性	最小值	最大值	单位	条件
130	TAD	A/D 时钟周期	0.8	12.5 ⁽¹⁾	μS	基于 TOSC, VREF ≥ 3.0V
131	TCONV	转换时间 (不包括采集时间) ⁽²⁾	13	14	TAD	
132	TACQ	采集时间 ⁽³⁾	1.4	—	μS	
135	TSWC	转换 → 采样的切换时间	—	(注 4)		
137	TDIS	电容放电时间	0.2	—	μS	

- 注 1: A/D 时钟周期取决于器件频率和 TAD 时钟分频比。
注 2: ADRES 寄存器可在下一个 Tcy 周期被读取。
注 3: 转换完成后当电压满量程变化时 (VDD 至 VSS 或 VSS 至 VDD), 保持电容采集一个 “新” 输入电压所需的时间。在输入通道上的信号源阻抗 (Rs) 为 50Ω。
注 4: 在器件时钟的下一个周期。

表 29-26: 双通道 AFE 电气特性

电气规范: 除非另外声明, 否则 SAVDD = 4.5 至 5.5V, SVDD = 2.7 至 5.5V, -40°C < TA < +85°C, MCLK = 4 MHz, PRESCALE = 1, OSR = 64, GAIN = 1, 抖动关闭, VIN = -0.5, dBFS = 353 mVRMS @ 50/60 Hz						
参数	符号	最小值	典型值	最大值	单位	条件
内部参考电压						
内部参考电压容差	VREF	-2%	2.37	+2%	V	VREFEXT = 0
温度系数	TCREF	—	12	—	ppm/°C	VREFEXT = 0
输出阻抗	ZOUTREF	—	7	—	kΩ	SAVDD = 5V, VREFEXT = 0
参考电压输入						
输入电容	—	—	—	10	pF	
差分输入电压范围 (VREF+ – VREF-)	VREF	2.2	—	2.6	V	VREF = (VREF+ – VREF-), VREFEXT = 1
REFIN+ 引脚上的绝对电压	VREF+	1.9	—	2.9	V	VREFEXT = 1
REFIN- 引脚上的绝对电压	VREF-	-0.3	—	0.3	V	
ADC 性能						
分辨率 (无丢失编码)	—	24	—	—	位	OSR = 256
采样频率	fS	125	—	1000	kHz	fS = DMCLK = MCLK/(4 x PRESCALE)
输出数据速率	fD	0.4882	—	31.25	ksps	fD = DRCLK = DMCLK/OSR = MCLK/(4 x PRESCALE x OSR)
CH0+、CH0-、CH1+ 和 CH1- 引脚上的模拟输入绝对电压	CHn+/-	-1	—	+1	V	所有模拟输入通道, 最高测量值为 SAVSS (注 1)
模拟输入泄漏电流	Ain	—	1	—	nA	(注 2)
差分输入电压范围 (CHn+ – CHn-)	(CHn+ – CHn-)	—	—	500/GAIN	mV	(注 3)
失调误差 (注 4)	VOS	-3	—	+3	mV	(注 5)
失调误差漂移	—	—	3	—	μV/°C	从 -40°C 至 +125°C
增益误差 (注 4)	GE	—	-0.4	—	%	G = 1
		-2.5	—	+2.5	%	所有增益
增益误差漂移	—	—	1	—	ppm/°C	从 -40°C 至 +125°C

- 注 1:** 超出该范围时的 ADC 精度未规定。可连续对器件施加超出范围 ±6V 的电压, 而不会产生损坏的危险。
- 注 2:** 对于这些工作电流, 需要应用以下位设置: SHUTDOWN<1:0> = 00, RESET<1:0> = 00, VREFEXT = 0, CLKEXT = 0。
- 注 3:** 该规范值意味着 ADC 输出在整个差分范围内有效, 在该输入范围内不会产生失真或不稳定。动态性能规定为低于最大信号范围 -0.5 dB, VIN = -0.5 dBFS @ 50/60 Hz = 353 mVRMS, mVREF = 2.4V。
- 注 4:** 关于定义, 请参见附录 B.3 “术语和公式”。
- 注 5:** 适用于所有增益。失调误差取决于 PGA 增益设置。
- 注 6:** 该参数由特性确保, 未经完全测试。
- 注 7:** 为了正确工作和保持 ADC 精度, 在 BOOST 位关闭时, AMCLK 应总是处于 1 至 5 MHz 的范围。在 BOOST 位开启时, AMCLK 应处于 1 至 8.192 MHz 的范围。
AMCLK = MCLK/PRESCALE。
- 注 8:** 对于这些工作电流, 需要应用以下配置位设置: SHUTDOWN<1:0> = 11, VREFEXT = 1, CLKEXT = 1。

PIC18F87J72 系列

表 29-26: 双通道 AFE 电气特性 (续)

电气规范: 除非另外声明, 否则 SAVDD = 4.5 至 5.5V, SVDD = 2.7 至 5.5V, -40°C < TA < +85°C, MCLK = 4 MHz, PRESCALE = 1, OSR = 64, GAIN = 1, 抖动关闭, VIN = -0.5, dBFS = 353 mVRMS @ 50/60 Hz						
参数	符号	最小值	典型值	最大值	单位	条件
ADC 性能 (续)						
积分非线性误差 (注 4)	INL	—	15	—	ppm	GAIN = 1, 抖动 = 开启
输入阻抗	ZIN	350	—	—	kΩ	与 1/AMCLK 成正比
信噪比和失真 (注 4 和 6)	SINAD	—	90	—	dB	OSR = 256, 抖动 = 开启
		—	78	—	dB	OSR = 64, 抖动 = 关闭
总谐波失真 (注 4 和 6)	THD	—	-101	—	dB	OSR = 256, 抖动 = 开启
		—	-82	—	dB	OSR = 64, 抖动 = 关闭
信噪比 (注 4 和 6)	SNR	—	91	—	dB	OSR = 256, 抖动 = 开启
		—	81	—	dB	OSR = 64, 抖动 = 关闭
无杂散动态范围 (注 4)	SFDR	—	103	—	dB	OSR = 256, 抖动 = 开启
		—	83	—	dB	OSR = 64, 抖动 = 关闭
串扰 (50/60 Hz) (注 4)	CTALK	—	-133	—	dB	OSR = 256, 抖动 = 开启
交流电源抑制	AC PSRR	—	-77	—	dB	SAVDD 和 SVDD = 5V + 1 Vpp @ 50/60 Hz
直流电源抑制	DC PSRR	—	-77	—	dB	SAVDD 和 SVDD = 4.5 至 5.5V
直流共模抑制比 (注 4)	CMRR	—	-72	—	dB	VCM 变化范围为 -1V 至 +1V

- 注 1: 超出该范围时的 ADC 精度未规定。可连续对器件施加超出范围 ±6V 的电压, 而不会产生损坏的危险。
- 2: 对于这些工作电流, 需要应用以下位设置: SHUTDOWN<1:0> = 00, RESET<1:0> = 00, VREFEXT = 0, CLKEXT = 0。
- 3: 该规范值意味着 ADC 输出在整个差分范围内有效, 在该输入范围内不会产生失真或不稳定。动态性能规定为低于最大信号范围 -0.5 dB, VIN = -0.5 dBFS @ 50/60 Hz = 353 mVRMS, mVREF = 2.4V。
- 4: 关于定义, 请参见附录 B.3 “术语和公式”。
- 5: 适用于所有增益。失调误差取决于 PGA 增益设置。
- 6: 该参数由特性确保, 未经完全测试。
- 7: 为了正确工作和保持 ADC 精度, 在 BOOST 位关闭时, AMCLK 应总是处于 1 至 5 MHz 的范围。在 BOOST 位开启时, AMCLK 应处于 1 至 8.192 MHz 的范围。
AMCLK = MCLK/PRESCALE。
- 8: 对于这些工作电流, 需要应用以下配置位设置: SHUTDOWN<1:0> = 11, VREFEXT = 1, CLKEXT = 1。

表 29-26: 双通道 AFE 电气特性 (续)

电气规范: 除非另外声明, 否则 SAVDD = 4.5 至 5.5V, SVDD = 2.7 至 5.5V, -40°C < TA < +85°C, MCLK = 4 MHz, PRESCALE = 1, OSR = 64, GAIN = 1, 抖动关闭, VIN = -0.5, dBFS = 353 mVRMS @ 50/60 Hz						
参数	符号	最小值	典型值	最大值	单位	条件
振荡器输入						
主时钟频率范围	MCLK	1	—	16.384	MHz	(注 7)
电源规范						
工作电压, 模拟	SAVDD	4.5	—	5.5	V	
工作电压, 数字	SVDD	2.7	3.6	5.5	V	
工作电流, 模拟 (注 2)	AIDD	—	2	2.8		BOOST<1:0> = 00
		—	3.5	5.6	mA	BOOST<1:0> = 11
工作电流, 数字	DIDD	—	0.65	0.9	mA	SVDD = 5V, MCLK = 4 MHz
		—	0.3	0.4	mA	SVDD = 2.7V, MCLK = 4 MHz
		—	1.2	1.6	mA	SVDD = 5V, MCLK = 8.192 MHz
关断电流, 模拟	IDDS,A	—	—	1	μA	仅限 SAVDD 引脚 (注 8)
关断电流, 数字	IDDS,D	—	—	1	μA	仅限 SVDD 引脚 (注 8)

- 注 1:** 超出该范围时的 ADC 精度未规定。可连续对器件施加超出范围 ±6V 的电压, 而不会产生损坏的危险。
- 2:** 对于这些工作电流, 需要应用以下位设置: SHUTDOWN<1:0> = 00, RESET<1:0> = 00, VREFEXT = 0, CLKEXT = 0。
- 3:** 该规范值意味着 ADC 输出在整个差分范围内有效, 在该输入范围内不会产生失真或不稳定。动态性能规定为低于最大信号范围 -0.5 dB, VIN = -0.5 dBFS @ 50/60 Hz = 353 mVRMS, mVREF = 2.4V。
- 4:** 关于定义, 请参见附录 B.3 “术语和公式”。
- 5:** 适用于所有增益。失调误差取决于 PGA 增益设置。
- 6:** 该参数由特性确保, 未经完全测试。
- 7:** 为了正确工作和保持 ADC 精度, 在 BOOST 位关闭时, AMCLK 应总是处于 1 至 5 MHz 的范围。在 BOOST 位开启时, AMCLK 应处于 1 至 8.192 MHz 的范围。
AMCLK = MCLK/PRESCALE。
- 8:** 对于这些工作电流, 需要应用以下配置位设置: SHUTDOWN<1:0> = 11, VREFEXT = 1, CLKEXT = 1。

PIC18F87J72 系列

表 29-27: 双通道 AFE 串行外设接口规范

电气规范: 除非另外声明, 否则所有参数均适用于以下条件: $SAV_{DD} = 4.5$ 至 $5.5V$, $DV_{DD} = 2.7$ 至 $5.5V$, $-40^{\circ}C < T_A < +85^{\circ}C$, $C_{LOAD} = 30$ pF。						
参数	符号	最小值	典型值	最大值	单位	条件
串行时钟频率	f_{SCK}	—	—	20	MHz	$4.5 \leq SV_{DD} \leq 5.5$
		—	—	10	MHz	$2.7 \leq SV_{DD} < 5.5$
$\overline{CS}$ 建立时间	t_{CSS}	25	—	—	ns	$4.5 \leq SV_{DD} \leq 5.5$
		50	—	—	ns	$2.7 \leq SV_{DD} < 5.5$
$\overline{CS}$ 保持时间	t_{CSH}	50	—	—	ns	$4.5 \leq SV_{DD} \leq 5.5$
		100	—	—	ns	$2.7 \leq SV_{DD} < 5.5$
$\overline{CS}$ 禁止时间	t_{CSD}	50	—	—	ns	—
数据建立时间	t_{SU}	5	—	—	ns	$4.5 \leq SV_{DD} \leq 5.5$
		10	—	—	ns	$2.7 \leq SV_{DD} < 5.5$
数据保持时间	t_{HD}	10	—	—	ns	$4.5 \leq SV_{DD} \leq 5.5$
		20	—	—	ns	$2.7 \leq SV_{DD} < 5.5$
串行时钟高电平时间	t_{HI}	25	—	—	ns	$4.5 \leq SV_{DD} \leq 5.5$
		50	—	—	ns	$2.7 \leq SV_{DD} < 5.5$
串行时钟低电平时间	t_{LO}	25	—	—	ns	$4.5 \leq DV_{DD} \leq 5.5$
		50	—	—	ns	$2.7 \leq DV_{DD} < 5.5$
串行时钟延迟时间	t_{CLD}	50	—	—	ns	
串行时钟使能时间	t_{CLE}	50	—	—	ns	
自 SCK 低电平边沿到输出有效的时间	t_{DO}	—	—	50	ns	$2.7 \leq SV_{DD} < 5.5$
输出保持时间	t_{HO}	0	—	—	ns	(注 1)
输出禁止时间	t_{DIS}	—	—	25	ns	$4.5 \leq SV_{DD} \leq 5.5$
		—	—	50	ns	$2.7 \leq SV_{DD} < 5.5$ (注 1)
复位脉冲宽度 ($\overline{RESET}$)	t_{MCLR}	100	—	—	ns	$2.7 \leq SV_{DD} < 5.5$
到 $\overline{DR}$ (数据就绪) 的数据传输时间	t_{DODR}	—	—	50	ns	$2.7 \leq SV_{DD} < 5.5$
数据就绪脉冲低电平时间	t_{DRP}	—	1/DMCLK	—	μs	$2.7 \leq SV_{DD} < 5.5$
施密特触发器高电平输入电压	V_{IH1}	0.7 SV_{DD}	—	$SV_{DD} + 1$	V	
施密特触发器低电平输入电压	V_{IL1}	-0.3	—	0.2 SV_{DD}	V	
施密特触发器输入的滞后 (所有数字输入)	V_{HYS}	300	—	—	mV	
低电平输出电压, $SDOA$ 引脚	V_{OL}	—	—	0.4	V	$I_{OL} = +2.5$ mA, $SV_{DD} = 5.0V$
低电平输出电压, $\overline{DR}$ 引脚	V_{OL}	—	—	0.4	V	$I_{OL} = +1.25$ mA, $SV_{DD} = 5.0V$
高电平输出电压, $SDOA$ 引脚	V_{OH}	$SV_{DD} - 0.5$	—	—	V	$I_{OH} = -2.5$ mA, $SV_{DD} = 5.0V$
高电平输出电压, $\overline{DR}$ 引脚	V_{OH}	$SV_{DD} - 0.5$	—	—	V	$I_{OH} = -1.25$ mA, $SV_{DD} = 5.0V$
输入泄漏电流	I_{LI}	—	—	± 1	μA	$\overline{CSA} = SV_{DD}$, $V_{IN} = SV_{SS}$ 或 SV_{DD}
输出泄漏电流	I_{LO}	—	—	± 1	μA	$\overline{CSA} = SV_{DD}$, $V_{OUT} = SV_{SS}$ 或 SV_{DD}
内部电容 (所有输入和输出)	C_{INT}	—	—	7	pF	$T_A = 25^{\circ}C$, $SCKA = 1.0$ MHz, $SV_{DD} = 5.0V$ (注 1)

注 1: 该参数为定期采样值, 未经完全测试。

图 29-20: 串行输出时序图




图 29-21: 串行输入时序图




图 29-22: 数据就绪脉冲时序图






图 29-23: 具体时序图




30.0 封装信息

30.1 封装标识信息

80 引脚 TQFP



示例



图注：	XX...X	客户指定信息
	Y	年份代码（日历年的最后一位数字）
	YY	年份代码（日历年的最后两位数字）
	WW	星期代码（一月一日的星期代码为“01”）
	NNN	以字母数字排序的追踪代码
	(e3)	雾锡（Matte Tin, Sn）的 JEDEC 无铅标志
	*	本封装为无铅封装。JEDEC 无铅标志 (e3) 标示于此种封装的外包装上。
注：	Microchip 部件编号如果无法在同一行内完整标注，将换行标出，因此会限制表示客户指定信息的字符数。	


PIC18F87J72 系列

30.2 封装详细信息

以下部分将介绍各种封装的技术细节。

80 引脚塑封薄型四方扁平封装（PT）——主体 12x12x1 mm， 2.00 mm [TQFP]

注： 最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



Units		MILLIMETERS		
Dimension Limits		MIN	NOM	MAX
Number of Leads	N	80		
Lead Pitch	e	0.50 BSC		
Overall Height	A	—	—	1.20
Molded Package Thickness	A2	0.95	1.00	1.05
Standoff	A1	0.05	—	0.15
Foot Length	L	0.45	0.60	0.75
Footprint	L1	1.00 REF		
Foot Angle	φ	0°	3.5°	7°
Overall Width	E	14.00 BSC		
Overall Length	D	14.00 BSC		
Molded Package Width	E1	12.00 BSC		
Molded Package Length	D1	12.00 BSC		
Lead Thickness	c	0.09	—	0.20
Lead Width	b	0.17	0.22	0.27
Mold Draft Angle Top	α	11°	12°	13°
Mold Draft Angle Bottom	β	11°	12°	13°

Notes:

- Pin 1 visual index feature may vary, but must be located within the hatched area.
- Chamfers at corners are optional; size may vary.
- Dimensions D1 and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed 0.25 mm per side.
- Dimensioning and tolerancing per ASME Y14.5M.


BSC: Basic Dimension. Theoretically exact value shown without tolerances.

REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-092B

80 引脚塑封薄型四方扁平封装（PT）——主体 12x12x1 mm， 2.00 mm [TQFP]

注： 最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



		Units	MILLIMETERS		
		Dimension Limits	MIN	NOM	MAX
Contact Pitch	E		0.50 BSC		
Contact Pad Spacing	C1			13.40	
Contact Pad Spacing	C2			13.40	
Contact Pad Width (X80)	X1				0.30
Contact Pad Length (X80)	Y1				1.50
Distance Between Pads	G		0.20		

Notes:

1. Dimensioning and tolerancing per ASME Y14.5M

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

Microchip Technology Drawing No. C04-2092A

PIC18F87J72 系列

注:

附录 A： 版本历史

版本 A（2010 年 6 月）

PIC18F87J72 系列器件的原始数据手册。

附录 B：双通道 24 位 AFE 参考指南

B.1 简介

B.1.1 说明

双通道模拟前端（AFE）包含两个同步采样 Δ - Σ 模数转换器（ADC）、两个 PGA、一个相位延时补偿模块、一个内部参考电压模块、一个调制器输出模块和一个高速 20 MHz SPI 接口。转换器包含一种专有的抖动算法，用以减少闲音和改善 THD。

内部寄存器映射中包含 24 位宽的 ADC 数据字，以及 6 个可写的控制寄存器，这些控制寄存器用于设定增益、过采样比、相位、分辨率、抖动、关断、复位和通信功能。通过各种连续读模式（可通过外部器件的 DMA 进行访问）和一个独立的数据就绪（DR）引脚（可直接连接到外部单片机的 IRQ 输入），通信在很大程度上得到简化。

AFE 可以与各种电压和电流传感器接口，包括分流器、电流互感器、Rogowski 线圈和霍尔效应传感器。

B.1.2 Δ - Σ ADC 架构

AFE 具有两个采用多位架构的 Δ - Σ ADC。 Δ - Σ ADC 是一种过采样转换器，它具有一个内置调制器，对调制器环路积分的电荷量进行数字化。量化器是执行模数转换的模块。量化器通常为 1 位或是一个简单比较器，这有助于保持 ADC 的线性性能（这种情况下的 DAC 结构本身是线性的）。

多位量化器无需改变调制器阶数或 OSR 即可帮助降低量化误差（对于 1 位量化器，反馈到环路中的误差会极大），从而可以获取更好的 SNR 性能。但通常情况下，由于无法再简单地实现 DAC，并且其线性度会限制此类 ADC 的 THD，所以这种架构的线性度较难实现。

5 级量化器是一个包含 4 个比较器的闪存 ADC，4 个比较器采用等距阈值和温度计编码。AFE 还包含了专有的 5 级 DAC 架构，该架构具有固有的线性度，可以改善 THD 性能。


B.1.3 特性

- 两个同步采样 16/24 位分辨率 Δ - Σ A/D 转换器，采用专有的多位架构
- 91 dB SINAD、-104 dBc THD（最高为 35 次谐波）和 109 dB SFDR（每个通道）
- 可编程数据速率最高为 64 ksps
- 超低功耗（ $<2 \mu\text{A}$ ）关断模式
- 两个通道之间的串扰为 -133 dB
- 低漂移内部参考电压：12 ppm/°C
- 差分参考电压输入引脚
- 每个通道上具有高增益 PGA（最高为 32V/V）
- 两个通道之间的相位延时补偿，时间分辨率为 1 μs
- 每个通道具有独立的调制器输出
- 高速可寻址 20 MHz SPI 接口，兼容模式 0,0 和 1,1
- 独立的模拟和数字电源 4.5V-5.5V SAV_{DD} 和 2.7V-5.5V SV_{DD}
- 低功耗（5V 时的典型值为 14 mW）

B.1.4 应用

- 电能计量和功率测量
- 汽车
- 便携式仪器
- 医疗和电源监控

图 B-1: 双通道 AFE 功能框图



B.2 引脚说明

B.2.1 AFE 复位 ($\overline{\text{ARESET}}$)

该引脚为低电平有效，有效时会将 AFE 置为复位状态。

当 $\overline{\text{ARESET}} = 0$ 时，所有寄存器都复位为它们的默认值，并且无法进行任何通信，不会向内部电路输送任何时钟。这种状态相当于 POR 状态。

由于 ADC 的默认状态是开启，所以 $\overline{\text{ARESET}} = 0$ 时的模拟功耗等于 $\overline{\text{ARESET}} = 1$ 时。只有数字功耗会极大地降低，因为这种电流消耗实际上是动态的，不运行时钟时它会显著降低。

在复位期间，所有模拟偏置电压都会使能，以便器件可以在 $\overline{\text{ARESET}}$ 上升沿之后立即完全正常工作。

该输入是施密特触发输入。

B.2.2 数字 VDD (SVDD)

SVDD 是 AFE 数字电路的电源引脚。为了在规定条件下工作，该引脚需要适当的旁路电容，并应保持在 2.7V 和 5.5V 之间。

B.2.3 模拟 VDD (SAVDD)

AVDD 是 AFE 模拟电路的电源引脚。为了在规定条件下工作，该引脚需要适当的旁路电容，并应保持为 $5V \pm 10\%$ 。

B.2.4 ADC 差分模拟输入 (CHn+/CHn-)

CH0-/CH0+ 和 CH1-/CH1+ 是 $\Delta-\Sigma$ ADC 的两个全差分模拟电压输入。

通道的线性规定区域取决于 PGA 的增益。VREF = 2.4V 时，该区域对应于 $\pm 500 \text{ mV}$ 增益的差分电压范围。

每个 CHn+/- 输入引脚相对于 SAVss 的最大绝对电压为 $\pm 1V$ （无失真）和 $\pm 6V$ （连续电压之后无中断）。

B.2.5 模拟地 (SAVss)

SAVss 是内部模拟电路（ADC、PGA、参考电压和 POR）的接地连接。为了确保精度和消除噪声，该引脚必须连接到与 SVss 相同的地，并且最好采用星型连接。如果具有模拟地平面，则建议将该引脚连接到 PCB 的该平面。此外，该平面也应作为系统中所有其他模拟电路的参考。

B.2.6 同相参考输入 / 内部参考输出 (REFIN+/OUT)

该引脚是两个 ADC 的差分参考电压输入的同相端或内部参考电压输出。

当 VREFEXT = 1 时，可以使用外部参考电压源，内部参考电压会被禁止。当使用外部差分参考电压时，应将它连接到其 VREF+ 引脚。当使用外部单端参考电压时，应将它连接到该引脚。

当 VREFEXT = 0 时，内部参考电压会被使能，并通过一个开关连接到该引脚。该参考电压只有最低限度的驱动能力，因此如果用作电压源，则需要适当的缓冲和旁路电容（ $10 \mu\text{F}$ 钽电容与 $1 \mu\text{F}$ 陶瓷电容并联）。

为了获得最佳性能，应总是在该引脚与 AGND 之间连接旁路电容，即使是在使用内部参考电压时。但这些电容并不是确保正常工作所必需的。

B.2.7 反相参考输入 (REFIN-)

该引脚是两个 ADC 的差分参考电压输入的反相端。当使用外部差分参考电压时，应将它连接到其 VREF- 引脚。当使用外部单端参考电压时，或者当 VREFEXT = 0（默认）并使用内部参考电压时，应将该引脚直接连接到 SAVss。

B.2.8 数字地连接 (SVss)

SVss 是内部数字电路（SINC 滤波器、振荡器和串行接口）的接地连接。为了确保精度和消除噪声，SVss 必须连接到与 SAVss 相同的地，并且最好采用星型连接。如果具有数字地平面，则建议将该引脚连接到印刷电路板（PCB）的该平面。此外，该平面也应作为系统中所有其他数字电路的参考。

B.2.9 数据就绪 ($\overline{\text{DR}}$)

数据就绪引脚用于指示是否有新的转换结果可供读取。当 DR_HIZN = 1 时，该引脚的默认状态为高电平；当 DR_HIZN = 0（默认）时，它为高阻态。每次完成转换之后，数据就绪引脚上会产生低电平脉冲，以中断方式指示转换结果已就绪。该脉冲与主时钟同步，并具有明确定义的恒定宽度。

数据就绪引脚独立于 SPI 接口，其行为类似于一个中断输出。该引脚的状态不会被锁存，脉冲宽度（和周期）均由 MCLK 频率、过采样率和内部时钟预分频设置决定。DR 脉冲宽度等于一个 DMCLK 周期，脉冲的频率等于 DRCLK（见数据手册第 29.0 节“电气特性”中的图 29-22）。

注： 当 DR_HIZN 位为低电平时，不应将该引脚保留悬空；建议在 DVDD 上连接一个 10 kΩ 的上拉电阻。

B.2.10 主时钟输入（CLKIA）

CLKIA 用于为器件提供主时钟。规定的典型时钟频率为 4 MHz。但是，时钟频率可以为 1 MHz 至 5 MHz，不会影响 ADC 精度。使能电流升压电路时，使用的主时钟频率最高可以为 8.192 MHz，不会影响 ADC 精度。为了确保正常工作，应在这些引脚上连接适当的负载电容。

B.2.11 片选（CSA）

该引脚是用于使能串行通信的 SPI 片选。当该引脚为高电平时，将无法进行任何通信。片选下降沿可以启动串行通信，片选上升沿可以终止通信。当 ARESET 为低电平时，即使 CSA 为低电平，也无法进行任何通信。

该输入是施密特触发输入。

B.2.12 串行数据时钟（SCKA）

它是 SPI 通信的串行时钟引脚。

数据在 SCK 的上升沿送入器件。数据在 SCK 的下降沿送出器件。

AFE 接口与 SPI 0,0 和 1,1 模式兼容。SPI 模式只能在复位期间更改。

SVDD > 4.5V 时，规定的最大时钟速度为 20 MHz，其他情况下为 10 MHz。

该输入是施密特触发输入。

B.2.13 串行数据输出（SDOA）

它是 SPI 数据输出引脚。数据在 SCK 的下降沿送出器件。

该引脚在第一个命令字节期间将保持高阻态。此外，在写命令的整个通信期间，以及在 CSA 引脚为高电平或在 ARESET 引脚为低电平时，它也会保持高阻态。该引脚仅在处理读命令时有效。每次读操作都通过一个 8 位数据包进行处理。

B.2.14 串行数据输入（SDIA）

它是 SPI 数据输入引脚。数据在 SCK 的上升沿送入器件。

当 CS 为低电平时，该引脚用于传送一系列 8 位命令。

该接口是半双工接口（输入和输出不在同一时间发生）。

每次通信都使用片选下降沿启动，后面跟随一个通过 SDI 引脚输入的 8 位命令字。每条命令为读命令或写命令。在读命令期间翻转 SDI 没有任何作用。

该输入是施密特触发输入。

B.3 术语和公式

本节定义了本数据手册中使用的术语和公式。定义了以下术语：

- MCLK——主时钟
- AMCLK——模拟主时钟
- DMCLK——数字主时钟
- DRCLK——数据速率时钟
- OSR——过采样率
- 失调误差
- 增益误差
- 积分非线性误差
- 信噪比（SNR）
- 信噪比和失真（SINAD）
- 总谐波失真（THD）
- 无杂散动态范围（SFDR）
- 闲音
- 抖动
- 串扰
- PSRR
- CMRR
- ADC 复位模式
- 硬复位模式（ARESET = 0）
- ADC 关断模式
- 全关断模式

B.3.1 MCLK——主时钟

它是器件中速度最快的时钟。它是 CLKIA 上时钟输入的频率。

B.3.2 AMCLK——模拟主时钟

它是通过 CONFIG1 的 PRESCALE<1:0> 寄存器位进行预分频之后送到器件模拟部分的时钟频率。模拟部分包括 PGA 和两个 Δ-Σ 调制器。

公式 B-1:

$$AMCLK = \frac{MCLK}{PRESCALE}$$

表 B-1: 过采样率设置

预分频 (CONFIG1<15:14>)		模拟主时钟预分频
0	0	AMCLK = MCLK/1（默认）
0	1	AMCLK = MCLK/2
1	0	AMCLK = MCLK/4
1	1	AMCLK = MCLK/8

B.3.3 DMCLK——数字主时钟

它是按 4:1 的预分频比分频后送到器件数字部分的时钟频率。它也是采样频率，即调制器输出的刷新速率。该时钟的每个周期对应于一个采样和一个调制器输出。

公式 B-2:

$$DMCLK = \frac{AMCLK}{4} = \frac{MCLK}{4 \times PRESCALE}$$

B.3.4 DRCLK——数据速率时钟

它对应于输出数据速率（即，ADC 输出新数据的速率）。每个新数据都通过 $\overline{DR}$ 引脚上的数据就绪脉冲来指示。该数据速率取决于 OSR 和预分频比，具有以下公式：

公式 B-3:

$$DRCLK = \frac{DMCLK}{OSR} = \frac{AMCLK}{4 \times OSR} = \frac{MCLK}{4 \times OSR \times PRESCALE}$$

由于它对应于输出数据速率，并且由于抽样滤波器是一个 SINC（或陷波）滤波器，所以在滤波器传递函数中，在该速率的每个整数倍处都存在陷波。

表 B-2 列出了 OSR 和 PRESCALE 的各种组合，及其关联的 AMCLK、DMCLK 和 DRCLK 速率。

表 B-2: 以 MCLK、OSR 和 PRESCALE 为函数表示的器件数据速率

PRE<1:0>		OSR<1:0>		OSR	AMCLK	DMCLK	DRCLK	DRCLK (ksps)	SINAD (dB)	ENOB (位)
1	1	1	1	256	MCLK/8	MCLK/32	MCLK/8192	0.4882	91.4	14.89
1	1	1	0	128	MCLK/8	MCLK/32	MCLK/4096	0.976	86.6	14.10
1	1	0	1	64	MCLK/8	MCLK/32	MCLK/2048	1.95	78.7	12.78
1	1	0	0	32	MCLK/8	MCLK/32	MCLK/1024	3.9	68.2	11.04
1	0	1	1	256	MCLK/4	MCLK/16	MCLK/4096	0.976	91.4	14.89
1	0	1	0	128	MCLK/4	MCLK/16	MCLK/2048	1.95	86.6	14.10
1	0	0	1	64	MCLK/4	MCLK/16	MCLK/1024	3.9	78.7	12.78
1	0	0	0	32	MCLK/4	MCLK/16	MCLK/512	7.8125	68.2	11.04
0	1	1	1	256	MCLK/2	MCLK/8	MCLK/2048	1.95	91.4	14.89
0	1	1	0	128	MCLK/2	MCLK/8	MCLK/1024	3.9	86.6	14.10
0	1	0	1	64	MCLK/2	MCLK/8	MCLK/512	7.8125	78.7	12.78
0	1	0	0	32	MCLK/2	MCLK/8	MCLK/256	15.625	68.2	11.04
0	0	1	1	256	MCLK	MCLK/4	MCLK/1024	3.9	91.4	14.89
0	0	1	0	128	MCLK	MCLK/4	MCLK/512	7.8125	86.6	14.10
0	0	0	1	64	MCLK	MCLK/4	MCLK/256	15.625	78.7	12.78
0	0	0	0	32	MCLK	MCLK/4	MCLK/128	31.25	68.2	11.04

注： 对于 OSR = 32 和 64，DITHER = 0。对于 OSR = 128 和 256，DITHER = 1。

B.3.5 OSR——过采样率

采样频率与输出数据速率之比，即
OSR = DMCLK/DRCLK。默认 OSR 为 64，即
MCLK = 4 MHz，PRESCALE = 1，AMCLK = 4 MHz，
f_S = 1 MHz，f_D = 15.625 ksps。CONFIG1 寄存器中的
以下位用于更改过采样率（OSR）。

表 B-3: 过采样率设置

CONFIG		过采样率（OSR）
OSR<1:0>		
0	0	32
0	1	64（默认）
1	0	128
1	1	256

B.3.6 失调误差

它是在将输入短接在一起（VIN = 0V）时 ADC 产生的误差。该规范值包含了由 PGA 和 ADC 产生的失调误差。该误差会随 PGA 和 OSR 设置而变化。每个通道上的失调是不同的，并且会因芯片而异。该失调误差可以通过 MCU 使用减法简单地进行校准。该失调的单位为 mV。

双通道 AFE 上的失调具有低温系数。

B.3.7 增益误差

它是 ADC 对于传递函数的斜率产生的误差。它是一个偏差值，以相对于公式 B-15 所定义理想传递函数的百分比来表示。该规范值同时包含了由 PGA 和 ADC 产生的增益误差，但未包含由 VREF 产生的误差（它使用外部 VREF 测量）。该误差会随 PGA 和 OSR 设置而变化。双通道 AFE 上的增益误差具有低温系数。

B.3.8 积分非线性误差

积分非线性误差是在消除失调和增益误差，或在端点等于零的情况下，ADC 跳变点相对于理想传递函数对应点的最大偏差。
它是对直流输入信号的失调和增益误差进行校准之后的最大剩余误差。

B.3.9 信噪比（SNR）

对于 AFE，信噪比是在输入为预定频率正弦波情况下，输出基波信号功率与噪声功率（不包括信号的谐波）之比。它的单位为 dB。通常情况下仅规定最大信噪比。SNR 性能主要取决于器件的 OSR 和 DITHER 设置。

PIC18F87J72 系列

公式 B-4: 信噪比

$$SNR(dB) = 10\log\left(\frac{\text{信号功率}}{\text{噪声功率}}\right)$$

B.3.10 信噪比和失真 (SINAD)

ADC 模拟性能最重要的性能指标是信噪比和失真 (SINAD) 规范值。

失真类似于信噪比，只是它必须在噪声功率计算中包含谐波功率。SINAD 规范值主要取决于 OSR 和 DITHER 设置。

公式 B-5: SINAD 公式

$$SINAD(dB) = 10\log\left(\frac{\text{信号功率}}{\text{噪声} + \text{谐波功率}}\right)$$

按照以下公式使用 SNR 和 THD 组合进行计算也可以得到 SINAD:

公式 B-6: SINAD、THD 和 SNR 关系

$$SINAD(dB) = 10\log\left[10^{\left(\frac{SNR}{10}\right)} + 10^{\left(\frac{-THD}{10}\right)}\right]$$

B.3.11 总谐波失真 (THD)

总谐波失真是正弦波输出的输出谐波功率与基波信号功率之比，可通过以下公式定义。

公式 B-7:

$$THD(dB) = 10\log\left(\frac{\text{谐波功率}}{\text{基波信号功率}}\right)$$

THD 计算中包含了前 35 次谐波来获得 AFE 规范值。THD 通常只根据前 10 次谐波进行测量。该规范值主要取决于 DITHER 设置。

THD 有时使用百分比来表示。要将 THD 转换为百分比，可以使用以下公式:

公式 B-8:

$$THD(\%) = 100 \times 10^{\frac{THD(dB)}{20}}$$

B.3.12 无杂散动态范围 (SFDR)

基波输出功率与频谱中最高杂波之间的比率。杂波频率不一定是基波的谐波，虽然通常情况下它是。该数字代表在输入上使用满量程信号时，ADC 的动态范围。该规范值主要取决于 DITHER 设置。

公式 B-9:

$$SFDR(dB) = 10\log\left(\frac{\text{基波信号功率}}{\text{最高杂波功率}}\right)$$

B.3.13 闲音

$\Delta-\Sigma$ 转换器是一个积分转换器。它还具有一个可以由其量化器检测到的有限量化步阶 (LSB)。当直流输入电压小于量化步阶时，由于输入不够大而无法被检测到，只会产生一个全零的结果。作为一种积分器件，任何 $\Delta-\Sigma$ 在这种情况下都会产生闲音。这意味着，输出的频率内容中将具有取决于量化步阶电压和输入电压之比的杂波。这些杂波是由于对小于量化步阶的输入进行积分而产生的，经过足够长的积分之后，这些输入最终会越过量化步阶。这会在 ADC 的输出中产生交流频率，并会在 ADC 输出频谱中表现出来。

这些闲音是量化过程所固有的残留物，而转换器总是进行积分而不复位也使得闲音不会消失。它们是由于转换过程的分辨率有限而产生的残留物。它们非常难以衰减，并且它们高度依赖于信号。它们会降低转换器的 SFDR 和 THD，即便是对于直流输入。它们会局部化到转换器的基带中，因而很难从实际输入信号中过滤掉。

对于电能计量应用，闲音会产生很大干扰，取决于 ADC 的直流失调误差，在事实上并没有在输入端施加任何电源的情况下，甚至可以检测到频率为 50 或 60 Hz 的能量。抑制或衰减闲音现象惟一可行的方法是对 ADC 应用抖动。闲音的振幅是调制器阶数、OSR 和调制器量化器级数的函数。更高的阶数、更高的 OSR 或更高的量化器级数都可以衰减闲音的振幅。

B.3.14 抖动

要抑制或衰减任意 $\Delta-\Sigma$ ADC 中的闲音，可以对 ADC 应用抖动。抖动是一种向 ADC 反馈环路中加入误差，从而“去除”输出相关性并“破坏”闲音行为的过程。通常通过一个随机或伪随机发生器向 $\Delta-\Sigma$ ADC 的反馈环路中加入模拟或数字误差，从而确保其输出中不会发生闲音行为。该误差通过反馈环路进行过滤，并且它的平均值通常为零，从而使抖动过程不会影响转换器的静态传递函数。但是，抖动过程会略微增加基底噪声（它向器件中加入噪声），同时减少它的闲音行为，从而改善 SFDR 和 THD。

抖动过程会将闲音混杂到基带白噪声中，并确保动态规范值（SNR、SINAD、THD 和 SFDR）对信号的依赖性降低。AFE 对两个 ADC 都采用了专有的抖动算法，用以消除闲音和改善 THD，这对于电能计量应用至关重要。

B.3.15 串扰

串扰定义为一个 ADC 通道对另一个 ADC 通道造成的干扰。它用于衡量芯片中两个 ADC 之间的隔离度。

这种测量可分为两步：

1. 在一个 ADC 上不存在干扰（ADC 输入端短路）的情况下测量另一个 ADC 的输入。
2. 测量与上述相同的 ADC 输入端，但在另一个输入端上施加具有预定义频率的正弦波干扰信号。

然后将存在干扰时与不存在干扰时的 ADC 输出功率之比除以干扰信号的功率，就可以得到串扰值。

串扰值越低，就意味着两个通道之间的独立性和隔离度越高。

该信号的测量在以下条件下进行：

- GAIN = 1
- PRESCALE = 1
- OSR = 256
- MCLK = 4 MHz

步骤 1

- CH0+ = CH0- = SAV_{SS}
- CH1+ = CH1- = SAV_{SS}

步骤 2

- CH0+ = CH0- = SAV_{SS}
- CH1+ – CH1- = 1V_{P-P} @ 50/60 Hz（满量程正弦波）

然后，使用以下公式计算串扰值：

公式 B-10:

$$CTalk(dB) = 10\log\left(\frac{\Delta CH0 \text{ 功率}}{\Delta CH1 \text{ 功率}}\right)$$

B.3.16 PSRR

它等于电源电压变化量与 ADC 输出编码之比。它用于衡量电源电压对于 ADC 输出的影响。

PSRR 规范值可以对应于直流（电源采用多种直流值）或交流（电源是采用某种共模输入、具有特定频率的正弦波）。在交流下，正弦波的振幅代表电源的变化量。

它定义为：

公式 B-11:

$$PSRR(dB) = 20\log\left(\frac{\Delta V_{OUT}}{\Delta SAV_{DD}}\right)$$

其中，V_{OUT} 是输出编码使用 ADC 传递函数转换为的等效输入电压。对于 AFE，SAV_{DD} 的范围为 4.5V 至 5.5V；对于交流 PSRR，将选择 50/60 Hz 正弦波，中心电压约为 5V，最大振幅为 500 mV。PSRR 规范值在 SAV_{DD} = SV_{DD} 的情况下测量。

PIC18F87J72 系列

B.3.17 CMRR

它等于共模输入电压变化量与 ADC 输出编码之比。它用于衡量共模输入电压对于 ADC 输出的影响。

CMRR 规范值可以对应于直流（共模输入电压采用多种直流值）或交流（共模输入电压是采用某种共模输入、具有特定频率的正弦波）。在交流下，正弦波的振幅代表电源的变化量。

它定义为：

公式 B-12：

$$CMRR(dB) = 20\log\left(\frac{\Delta V_{OUT}}{\Delta V_{CM}}\right)$$

当 $V_{CM} = (CH_{n+} + CH_{n-})/2$ 时，共模输入电压和 V_{OUT} 是输出编码使用 ADC 传递函数转换的等效输入电压。对于 AFE， V_{CM} 的变化范围为 -1V 至 +1V；对于交流规范值，将选择中心电压约为 0V、振幅为 500 mV 的 50/60 Hz 正弦波。

B.3.18 ADC 复位模式

ADC 复位模式（也称为软复位模式）只能通过将配置寄存器中的 $RESET<1:0>$ 位设置为高电平进入。这种模式定义为转换器处于活动状态，但其输出被强制为 0 的状态。

在这种复位模式下，寄存器不会受影响，将保留它们的值。

在退出复位模式之后（以及经过 3/DRCLK 的 SINC 滤波器稳定时间之后），ADC 可以立即输出有意义的编码。该模式的进入和退出都可通过设置配置寄存器中的位实现。

每个转换器可以独立地置为软复位模式。软复位模式不会修改配置寄存器。

在复位模式下，任何 ADC 都不会产生数据就绪脉冲。

当 ADC 退出 ADC 复位模式时，在进入复位之前存在的任何相位延时将仍然存在。如果有一个 ADC 不处于复位状态，则退出复位模式的 ADC 会根据相位延时寄存器模块的配置自动重新同步相对于另一个 ADC 通道的相位延时，并相应地产生 DR 脉冲。

如果一个 ADC 在另一个 ADC 正在进行转换时被置为复位模式，则它不会关闭内部时钟。在退出复位模式时，它会使用复位期间未停止的时钟自动重新同步。

如果两个 ADC 都处于软复位或关断模式，则不再向数字内核输送时钟，以实现低功耗工作。当任意一个 ADC 恢复正常工作时，将会再次自动输送时钟。

B.3.19 硬复位模式 ($\overline{ARESET} = 0$)

该模式仅在 POR 期间或 $\overline{ARESET}$ 引脚下拉为低电平时可用。 $\overline{ARESET}$ 引脚为低电平状态时，器件会被置为硬复位模式。

在该模式下，所有内部寄存器都复位为其默认状态。

模拟模块的直流偏置电压将仍然有效（即，AFE 可随时进行转换）。但是，该引脚会清除 ADC 中的所有转换数据。两个 ADC 的比较器输出都会被强制为其复位状态（0011）。SINC 滤波器及其双输出缓冲器全部都会复位。关于最小脉冲低电平时的串行时序，请参见数据手册的第 29.0 节“电气特性”。

在硬复位期间，将无法与器件进行通信。数字接口将保持在复位状态。

B.3.20 ADC 关断模式

ADC 关断模式定义为这样一种状态：转换器及其偏置电压关闭，仅消耗泄漏电流。退出该状态之后，将需要经过启动延时（需要先经过 SINC 滤波器稳定时间，然后才会输出有意义的编码）。需要启动延时是为了启动先前处于关断状态的所有通道的直流偏置。该延时等于 t_{POR} ，在该延时期间出现的任何 DR 脉冲都应忽略。

每个转换器可以独立地置为关断模式。关断模式不会修改 CONFIG 寄存器。只能通过编程 CONFIG2 寄存器中的 $SHUTDOWN<1:0>$ 位进入关断模式。

处于 ADC 关断状态时，输出数据将清空为零。处于 ADC 关断模式时，ADC 不会产生任何数据就绪脉冲。

当 ADC 退出 ADC 关断模式时，在进入关断之前存在的任何相位延时将仍然存在。如果有一个 ADC 不处于关断状态，则退出关断模式的 ADC 会根据相位延时寄存器模块的配置自动重新同步相对于另一个 ADC 通道的相位延时，并相应地产生 $\overline{DR}$ 脉冲。

如果一个 ADC 在另一个 ADC 正在进行转换时被置为关断模式，则它不会关闭内部时钟。在退出关断模式时，它会使用关断期间未停止的时钟自动重新同步。

如果两个 ADC 都处于 ADC 复位或 ADC 关断模式，则不再向数字内核输送时钟，以实现低功耗工作。当任意一个 ADC 恢复正常工作时，将会再次自动输送时钟。

B.3.21 全关断模式

当 SHUTDOWN<1:0> = 11, VREFEXT = CLKEXT = 1 时，可以实现最低功耗。该模式称为“全关断模式”，将不会使能任何模拟电路。在该模式下，POR SVDD 监控电路也会被禁止。当时钟为空闲（连续地 CLKIA = 0 或 1）时，芯片中将不会输送任何时钟。两个 ADC 都处于关断模式，内部参考电压会被禁止，内部振荡器也会被禁止。

惟一仍处于活动状态的电路是 SPI 接口，但该电路不会产生任何静态功耗。如果 SCK 处于空闲状态，则惟一的电流消耗来自于晶体管产生的泄漏电流，并且它在每个电源上小于 1 μ A。

该模式可用于在模拟输入上没有数据需要转换时完全关闭芯片，避免产生功耗。处于该模式时，如果出现任何 SCK 或 MCLK 边沿，都会产生动态功耗。

当 SHUTDOWN、CLKEXT 和 VREFEXT 位中的任意一位恢复为 0 时，POR SVDD 监控模块将会恢复工作，可以进行 SVDD 监控。

B.4 器件概述

B.4.1 模拟输入（CHn+/-）

双通道 AFE 的模拟输入可以直接连接到电流和电压传感器（如分流器、电流互感器或 Rogowski 线圈）。每个输入引脚都使用专用的 ESD 结构进行保护，这些结构通过了 7 kV HBM 和 400V MM 接触电荷的认证。允许在这些结构的输入端施加比 SAVss 大或小不超过 6V 的连续电压，而不会产生永久性损坏的风险。

两个通道都具有全差分电压输入，以实现更好的噪声性能。在工作期间，每个引脚上相对于 SAVss 的绝对电压应保持在 ± 1 V 范围，以确保达到规定的 ADC 精度。共模信号需要进行调节，以符合前面的条件和差分输入电压范围。为了获得最佳性能，共模信号应保持为 SAVss。

B.4.2 可编程增益放大器（PGA）

在每个 Δ - Σ ADC 的前端，存在两个可编程增益放大器（PGA）。它们有两种功能：将来自 SAVss 的共模输入转换为介于 SAVss 和 SAVDD 之间的内部电压，以及放大输入差分信号。转换共模输入并不会改变差分信号，它只会调整共模电压的中心，以便可以适当地放大输入信号。

PGA 模块可用于放大极低信号，但不得超出 Δ - Σ 调制器的差分输入范围。PGA 通过 GAIN 寄存器中的 PGA_CHn<2:0> 位进行控制。表 B-4 列出了 PGA 的增益设置：

表 B-4: PGA 配置设置

PGA 增益 (PGA_CHn<2:0>)			增益		VIN 范围 (V)
			(V/V)	(dB)	
0	0	0	1	0	± 0.5
0	0	1	2	6	± 0.25
0	1	0	4	12	± 0.125
0	1	1	8	18	± 0.0625
1	0	0	16	24	± 0.03125
1	0	1	32	30	± 0.015625

PIC18F87J72 系列

B.4.3 Δ-Σ 调制器


B.4.3.1 架构

AFE 中的两个 ADC 是相同的，它们均包含一个采用多位 DAC 架构的二阶调制器（见图 B-2）。量化器是一个包含 4 个比较器的闪存 ADC，4 个比较器采用等距阈值和温度计输出编码。专有的 5 级架构可确保调制器输出上产生最低程度的量化噪声，不会影响线性度或产生额外失真。采样频率为 DMCLK（MCLK = 4 MHz 时通常为 1 MHz），所以调制器输出将以 DMCLK 速率进行刷新。

此外，两个调制器还包含了抖动算法，该算法可以通过配置寄存器中的 DITHER<1:0> 位使能。该抖动过程可以改善 THD 和 SFDR（对于高 OSR 设置），同时会略微增加 ADC 的基底噪声。对于电能计量应用和对失真敏感的应用，建议对于两个 ADC 都使能抖动算法。对于电能计量应用，THD 和 SFDR 规范值对于优化 SNR（基底噪声）至关重要。由于 ADC 输出的平均因数很高，所以这并不会产生问题；因此，即使对于低 OSR 设置，抖动算法对应用性能也会产生积极的影响。

图 B-2 给出了 AFE 上 Δ-Σ ADC 的简化框图。

图 B-2: 简化的 Δ-Σ ADC 框图



B.4.3.2 调制器输入范围和饱和点

对于 2.4V 的规定参考电压值，调制器的规定差分输入范围为 ±500 mV。输入范围与 VREF 成正比，并根据 VREF 电压进行比例调节。该范围可以确保调制器在不同振幅和频率下的稳定性。超出该范围时，调制器仍然可以工作，但无法再保证它的稳定性，因此建议不要超出该限制。调制器的饱和点为 VREF/3，因为 ADC 的传递函数默认情况下包含的增益为 3（独立于 PGA 设置）。请参见第 B.4.5 节“ADC 输出编码”。

B.4.3.3 升压模式

Δ-Σ 调制器的每个通道均包含了一种独立的升压模式。如果使能相应的 BOOST<1:0> 位，则调制器的功耗将乘以 2，并且其带宽会升高，以便能够维持 AMCLK 时钟频率（最高为 8.192 MHz），同时保持 ADC 的精度。在禁止时，功耗将恢复为正常，并且 AMCLK 时钟频率最高只能达到不影响 ADC 精度的 5 MHz。

B.4.4 SINC³ 滤波器

两个 ADC 都包含一个抽样滤波器，它是一个三阶 SINC（或陷波）滤波器。该滤波器可以将多位比特流处理为 16 或 24 位字（取决于 WIDTH 配置位）。该滤波器的稳定时间为 3 个 DMCLK 周期。为了避免数据损坏，建议丢弃未稳定的数据；这可以通过将 STATUS/COM 寄存器中的 DR_LTY 位置 1 方便地实现。

SINC 滤波器输出（ADC 的输出）上可实现的分辨率取决于 OSR，下表进行了总结：

表 B-5: ADC 分辨率与 OSR

OSR<1:0>		OSR	ADC 分辨率（位） 无丢失编码
0	0	32	17
0	1	64	20
1	0	128	23
1	1	256	24

在 24 位输出模式（WIDTH = 1）下，对于低于 24 位的分辨率，SINC 滤波器会将最低位填充为零。

在 16 位输出模式下，SINC 滤波器的输出将舍入为最接近的 16 位数字，从而仅保留 16 位字，并最大程度降低截断误差。

在 DMCLK（通常为 1 MHz）的每个整数倍处，该滤波器的传递函数的增益为 1，所以必须在输入上放置适当的抗混叠滤波器，以衰减 DMCLK 附近的频率成分，并在转换器基带上保持所需的精度。这个抗混叠滤波器可以是一个时间常数足够低的简单一阶 RC 网络，以便在 DMCLK 频率处产生高抑制作用。

公式 B-13: SINC 滤波器传递函数 $H(z)$

$$H(z) = \left(\frac{1 - z^{-OSR}}{OSR(1 - z^{-1})} \right)^3$$

其中: $z = \exp\left(\frac{2\pi f j}{DMCLK}\right)$

传递函数的常模抑制比（Normal-Mode Rejection Ratio, NMRR）或增益由以下公式给出：

公式 B-14: 频率响应的幅值 $H(f)$

$$NMRR(f) = \left| \frac{\text{sinc}\left(\pi \cdot \frac{f}{DMCLK}\right)}{\text{sinc}\left(\pi \cdot \frac{f}{DRCLK}\right)} \right|^3$$

或, $NMRR(f) = \left| \frac{\text{sinc}\left(\pi \cdot \frac{f}{f_s}\right)}{\text{sinc}\left(\pi \cdot \frac{f}{f_D}\right)} \right|^3$

其中: $\text{sinc}(x) = \frac{\sin(x)}{x}$


公式 B-15:

$$DATA\_CHn = \left(\frac{CH_{n+} - CH_{n-}}{V_{REF+} - V_{REF-}} \right) \times 8,388,608 \times G \times 3 \quad (\text{对于 24 位模式或 } WIDTH = 1)$$

$$DATA\_CHn = \left(\frac{CH_{n+} - CH_{n-}}{V_{REF+} - V_{REF-}} \right) \times 32,768 \times G \times 3 \quad (\text{对于 16 位模式或 } WIDTH = 0)$$

图 B-3 显示了 SINC 滤波器的频率响应：

**图 B-3: SINC 滤波器响应
(MCLK = 4 MHz, OSR = 64,
PRESCALE = 1)**



B.4.5 ADC 输出编码

二阶调制器、SINC³ 滤波器、PGA、VREF 和模拟输入结构配合工作，产生用于模数转换的器件传递函数（见公式 B-15）。

通道数据为 16 位或 24 位字，其形式为 23 位或 15 位加符号，采用二进制补码格式和 MSB（左）对齐。

ADC 数据为 2 或 3 字节宽，这取决于关联通道的 WIDTH 位。在 16 位模式下，为了提高 ADC 数据的精度，数据将舍入为最接近的 16 位字（而不是进行截断）。

在发生正饱和情况下（ $CH_{n+} - CH_{n-} > V_{REF}/3$ ），对于 24 位模式，输出将被锁定为 7FFFFFFF（16 位模式为 7FFF）。在发生负饱和情况下（ $CH_{n+} - CH_{n-} \leq -V_{REF}/3$ ），对于 24 位模式，输出编码将被锁定为 80000000（16 位模式为 8000）。

公式 B-15 仅对于直流输入有效。对于交流输入，需要将该传递函数乘以 SINC³ 滤波器的传递函数（见公式 B-13 和公式 B-14）。

PIC18F87J72 系列

B.4.5.1 以 OSR 函数形式表示的 ADC 分辨率

ADC 分辨率是 OSR 的函数（第 B.4.4 节“SINC3 滤波器”）。两个通道的分辨率是相同的。无论分辨率如何，ADC 输出数据总是使用 24 位字表示，如果 OSR 不够大，不足以产生 24 位分辨率，则在末尾添加零（左对齐）。

表 B-6: OSR = 256 时的输出编码示例

ADC 输出编码（MSB 在前）	十六进制	十进制
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0x7FFFFFFF	+ 8,388,607
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0	0x7FFFFFFE	+ 8,388,606
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0xFFFFF	-1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1	0x800001	- 8,388,607
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 8,388,608

表 B-7: OSR = 128 时的输出编码示例

ADC 输出编码（MSB 在前）	十六进制	十进制 23 位分辨率
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0	0x7FFFFE	+ 4,194,303
0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0	0x7FFFFC	+ 4,194,302
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0	0xFFFFFE	-1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0	0x800002	- 4,194,303
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 4,194,304

表 B-8: OSR = 64 时的输出编码示例

ADC 输出编码（MSB 在前）	十六进制	十进制 20 位分辨率
0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0	0x7FFFF0	+ 524, 287
0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0	0x7FFFE0	+ 524, 286
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0	0xFFFFF0	-1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0	0x800010	- 524,287
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 524, 288

表 B-9: OSR = 32 时的输出编码示例

ADC 输出编码（MSB 在前）	十六进制	十进制 17 位分辨率
0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0	0x7FFF80	+ 65, 535
0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0	0x7FFF00	+ 65, 534
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0	0xFFFF80	-1
1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0	0x800080	- 65,535
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 65, 536

B.4.6 参考电压

B.4.6.1 内部参考电压

AFE 包含一个内部参考电压源，它经过特别设计，以最大程度降低温度漂移。要使能内部参考电压，必须将配置寄存器中的 VREFEXT 位设置为 0（默认模式）。这个内部 VREF 同时为两个通道提供参考电压。该参考电压的典型值为 $2.37V \pm 2\%$ 。内部参考电压的典型温度系数极低 ($\pm 12 \text{ ppm}/^\circ\text{C}$)，由于输出编码与 $(1/V_{\text{REF}})$ 成正比，所以输出编码相对于温度的差异可以达到最低程度。

内部参考电压的噪声足够低，与高精度的外部低噪声参考电压相比，它不会显著降低 ADC 的 SNR。

内部参考电压的输出引脚为 REFIN+/OUT。

当使能内部参考电压时，应总是将 REFIN- 引脚连接到 SAVSS。

为了实现最佳的 ADC 精度，应在 REFIN+/OUT 和 SAVSS 之间放置适当的旁路电容。在采样频率（约为 1 MHz）处进行去耦非常重要，因为该频率附近的所有噪声都会混叠到转换数据中。建议使用 $0.1\mu\text{F}$ 陶瓷电容和 $10\mu\text{F}$ 钽电容。

这些旁路电容并不是 ADC 正确工作所必需的，但移除这些电容可能会使 ADC 精度降低。此外，对于参考电压输出连接到其他电路的应用，旁路电容也会有所帮助。这种情况下，可能需要额外的缓冲，因为该输出的输出驱动能力很低。

B.4.6.2 差分外部电压输入

当 VREFEXT 位为高电平时，两个参考引脚（REFIN+/OUT 和 REFIN-）会成为差分参考电压输入。REFIN+/OUT 上的电压标注为 VREF+，REFIN- 引脚上的电压标注为 VREF-。差分电压输入值由以下公式给出：

$$V_{\text{REF}} = V_{\text{REF}+} - V_{\text{REF}-}$$

规定的 VREF 范围为 2.2V 至 2.6V。REFIN- 引脚电压（VREF-）应限制为 $\pm 0.3V$ 。通常情况下，对于单端参考电压应用，REFIN- 引脚应直接连接到 SAVSS。


B.4.7 上电复位

AFE 包含有自己的内部 POR 电路，它会在工作期间监控模拟电源电压 AVDD。上电事件检测的典型阈值为 $4.2V (\pm 5\%)$ 。POR 电路具有内置的滞后功能，用以提高抗瞬态尖峰能力，其典型值为 200 mV。应当在尽可能靠近 AVDD 引脚的位置安装适当的去耦电容（ $0.1\mu\text{F}$ 陶瓷电容和 $10\mu\text{F}$ 钽电容），以提供额外的抗瞬变能力。

图 B-4 显示了在典型情况下，发生上电和掉电事件的不同状况。只有在发生系统 POR 的至少 $50\mu\text{s}$ 之后，所有内部直流偏置电压才会稳定下来。系统复位之后的这段时间内的任何 DR 脉冲都应忽略。直流偏置电压稳定后，DR 脉冲从相应引脚输出，此时配置寄存器的各位仍保持默认状态。

模拟和数字电源是相互独立的。由于 AVDD 是惟一受监控的电源，所以建议在上电序列中先对 DVDD 上电。如果先对 AVDD 上电，则强烈建议在整个上电序列期间将 RESET 引脚保持为低电平。

图 B-4: 上电复位操作



PIC18F87J72 系列

B.4.8 $\overline{\text{ARESET}}$ 对 Δ - Σ 调制器 /SINC 滤波器的影响

当 $\overline{\text{ARESET}}$ 为低电平时，两个 ADC 都会处于复位状态，并输出编码 0x0000h。 $\overline{\text{RESET}}$ 引脚会执行硬复位（直流偏置电压仍然开启，器件可随时进行转换），并清除 Δ - Σ 调制器中包含的所有电荷。对于每个 ADC，比较器输出为 0011。

SINC 滤波器及其双输出缓冲器全部都会复位。该引脚独立于串行接口。它会将 CONFIG 寄存器设为默认状态。当 $\overline{\text{RESET}}$ 为低电平时，使用 SPI 接口进行的所有写操作都会被禁止，不起任何作用。输出引脚（SDOA 和 DR）为高阻态，并且不会有任何时钟信号在芯片内传输。

B.4.9 相位延时模块

AFE 具有一个相位延时发生器，它用于确保在对输入进行转换时，两个 ADC 之间具有一个固定的延时。两个 ADC 同步进行采样，但对调制器输出的求平均运算会被延迟，以使 SINC 滤波器输出（从而使 ADC 输出）显示一个由 PHASE 寄存器设置决定的固定相位延时。

PHASE 寄存器（PHASE<7:0>）的形式为 7 位 + 符号，MSB 在前，并采用二进制补码格式；它指示在通道 0 和通道 1 之间存在多少相位延时。延时的参考通道为通道 1（对于电能计量应用，通常为电压通道）。当 PHASE<7:0> 位为正时，通道 0 落后于通道 1。当 PHASE<7:0> 为负时，通道 0 领先于通道 1。两次 ADC 转换之间的延时量由以下公式给出：

公式 B-16:

$$\text{延时} = \frac{\text{相位寄存器编码}}{\text{DMCLK}}$$

在 MCLK = 4 MHz 的默认配置下，相位延时的时间分辨率为 1/DMCLK 或 1 μ s。

数据就绪信号会受相位延时设置的影响。通常情况下，通道 0 和通道 1 的数据就绪脉冲之间的时间差等于相位延时设置。

注：第 B.5.9.1 节“数据就绪锁存器和数据就绪模式（DRMODE<1:0>）”提供了数据就绪引脚（ $\overline{\text{DR}}$ ）与相位延时的详细说明。

B.4.9.1 相位延时限制

相位延时的范围只能为 -OSR/2 至 +OSR/2 - 1。它设置的是细粒度的相位分辨率。PHASE 寄存器采用二进制补码进行编码。

如果两个通道之间需要更大的延时，可以通过单片机来实现。可以通过一个 FIFO 保存来自领先通道的传入数据，保存 N 个 DRCLK 时钟。这种情况下，DRCLK 代表粗粒度的时间分辨率，DMCLK 代表细粒度的时间分辨率。然后，总延时将等于：

$$\text{延时} = N/\text{DRCLK} + \text{PHASE}/\text{DMCLK}$$

相位延时寄存器可以使用 OSR = 256 设置一次，之后它会自动调节为 OSR，而无需更改 PHASE 寄存器的值。

- **OSR = 256:** 延时可以为 -128 至 +127。
PHASE<7> 是符号位。PHASE<6> 是 MSB，PHASE<0> 是 LSB。
- **OSR = 128:** 延时可以为 -64 至 +63。
PHASE<6> 是符号位。PHASE<5> 是 MSB，PHASE<0> 是 LSB。
- **OSR = 64:** 延时可以为 -32 至 +31。
PHASE<5> 是符号位。PHASE<4> 是 MSB，PHASE<0> 是 LSB。
- **OSR = 32:** 延时可以为 -16 至 +15。
PHASE<4> 是符号位。PHASE<3> 是 MSB，PHASE<0> 是 LSB。

表 B-10: 相位值（MCLK = 4 MHz，OSR = 256）


PHASE 寄存器值		延时 (CH0 相对于 CH1)
二进制	十六进制	
0 1 1 1 1 1 1 1	0x7F	+127 μ s
0 1 1 1 1 1 1 0	0x7E	+126 μ s
0 0 0 0 0 0 0 1	0x01	+1 μ s
0 0 0 0 0 0 0 0	0x00	0 μ s
1 1 1 1 1 1 1 1	0xFF	-1 μ s
1 0 0 0 0 0 0 1	0x81	-127 μ s
1 0 0 0 0 0 0 0	0x80	-128 μ s

B.4.10 内部 AFE 时钟

AFE 使用外部时钟信号来运行其内部数字逻辑。内部时钟发生链 (图 B-5) 用于产生一系列 DRCLK 采样频率。

为了保持规定的 ADC 精度, BOOST 关闭时, AMCLK 应保持在 1 和 5 MHz 之间; BOOST 开启时, 应保持在 1 和 8.192 MHz 之间。可以使用更大的 MCLK 频率, 只要预分频器的时钟设置使 AMCLK 可以符合这些范围的要求。

图 B-5: AFE 内部时钟详细信息



B.5 串行接口说明

B.5.1 概述

AFE 只能通过其专用的串行外设接口 (SPI) 进行访问, 以进行控制和数据输出。该接口兼容 SPI 模式 0,0 和 1,1。数据在 SCK 下降沿送出 AFE, 数据在 SCK 上升沿送入 AFE。在这些模式下, SCK 在空闲时可以为高电平或低电平。

每次 SPI 通信都通过 $\overline{CS}$ 下降沿启动, 并通过 $\overline{CS}$ 上升沿停止。每次 SPI 通信都是独立的。当 $\overline{CS}$ 为高电平时, SDO 将处于高阻态, SCK 和 SDI 上的电平变化没有任何作用。此外, 还额外提供了独立的控制引脚 ($\overline{ARESET}$ 和 $\overline{DR}$), 用于进行高级通信。

AFE 的 SPI 接口采用简单的命令结构。发送的第一个字节总是为控制字节, 后面跟随 8 位宽的数据字节。默认情况下, 两个 ADC 都会连续转换数据, 可以通过 CONFIG2 寄存器设置复位或关断。

由于每个 ADC 数据为 16 或 24 位 (取决于 WIDTH 位), 内部寄存器可以使用各种配置 (通过 READ 位) 组合在一起, 以便仅通过一次通信就可以方便地获取数据。对于器件读操作, 内部地址计数器可以自动进行递增, 以循环读取寄存器映射中的数据组。然后, SDOA 会输出位于控制字节中定义的地址 (A<4:0>) 处的数据, 然后根据 READ<1:0> 位 (这些位用于选择寄存器组) 输出地址 + 1 处的数据。第 B.6.1 节 “ADC 通道数据输出寄存器” (寄存器映射) 中定义这些组。


数据就绪引脚 ($\overline{DR}$) 可以在新的 ADC 通道数据可用时用作单片机的中断源和用作输出脉冲。 $\overline{ARESET}$ 引脚的行为类似于硬复位, 它可以将 AFE 复位为其默认上电配置, 与单片机无关。

B.5.2 控制字节

AFE 的控制字节包含两个器件地址位 (A<6:5>), 5 个寄存器地址位 (A<4:0>) 和 1 个读/写位 (R/W)。发送给 AFE 的第一个字节总是控制字节。

AFE 接口支持器件寻址 (通过 A<6:5>), 因而同一 SPI 总线上可以有多个器件, 而不会发生数据总线争用。这种功能可以支持这样的三相电能计量系统: 包含一个 AFE 和另外两个外部的 AFE 型芯片, 并通过单条 SPI 总线 (单个 $\overline{CS}$ 、SCK、SDI 和 SDO 引脚) 进行控制。默认器件地址位为 00。

图 B-6: 控制字节



读取未定义地址时, 将在第一个和所有后续字节上产生全零输出。写入未定义地址没有任何作用, 也不会递增地址计数器。

第 B.6.1 节 “ADC 通道数据输出寄存器” 中定义了寄存器映射。

PIC18F87J72 系列

B.5.3 读取器件

读取的第一个数据字节是控制字节中所提供的地址定义的字节。发送第一个字节之后，如果 $\overline{\text{CS}}$ 引脚保持低电平，则会继续进行通信，并通过 STATUS/COM 寄存器中 READ 位的状态确定下一个发送字节的地址。通过 READ<1:0> 位可以定义多种循环配置来产生地址递增（见第 B.5.6 节“SPI 模式 0,0——时钟空闲时为低电平，读 / 写示例”）。

B.5.4 写入器件

写入的第一个数据字节是控制字节中所提供的地址定义的字节。写通信会自动递增地址以传输后续字节。

同一次通信中下一个发送字节的地址（ $\overline{\text{CSA}}$ 保持低电平）是寄存器映射中定义的下一个地址。在寄存器映射的结束处，地址将循环折回到寄存器映射起始处。写入不可写寄存器没有任何作用。

在写通信期间，SDOA 引脚将保持高阻态。

B.5.5 SPI 模式 1,1——时钟空闲时为高电平，读 / 写示例

在该 SPI 模式下，时钟空闲时为高电平。对于 AFE，这意味着将先出现一个下降沿，然后再出现一个上升沿。

注： 可以从 SPI 模式 1,1 更改为 SPI 模式 0,0，但两者之间需要一个复位脉冲，以确保正确通信。

图 B-7: 器件读操作（SPI 模式 1,1——时钟空闲时为高电平）





图 B-8: 器件写操作（SPI 模式 1,1——时钟空闲时为高电平）



B.5.6 SPI模式0,0——时钟空闲时为低电平，
读 / 写示例

在该 SPI 模式下，时钟空闲时为低电平。对于 AFE，这
意味着将先出现一个上升沿，然后再出现一个下降沿。

图 B-9: 器件读操作（SPI 模式 0,0——时钟空闲时为低电平）





图 B-10: 器件写操作（SPI 模式 0,0——时钟空闲时为低电平）



B.5.7 连续通信，按地址集进行循环

如果用户希望连续读取任一 ADC 通道，或同时连续读取两个通道，可以将内部地址计数器设置为按特定寄存器集进行循环。在这种情况下，SDI 上只有一个用于启动通信的控制字节。器件将按照同一个循环进行操作，直到 CS 恢复为高电平为止。

该内部地址计数器支持以下功能：

- 连续读取一个 ADC 通道的数据
- 同时连续读取两个 ADC 通道的数据（两个 ADC 数据可以相互独立，也可以通过 DRMODE 设置进行链接）
- 连续读取整个寄存器映射
- 连续读取每个独立寄存器
- 连续读取所有配置寄存器
- 在一次通信中写入所有配置寄存器（见图 B-11）


STATUS/COM 寄存器包含内部地址计数器的循环设置（READ<1:0>）。内部地址计数器可以保持不变（READ<1:0> = 00）并连续读取同一字节，也可以自动递增并循环读取下面定义的寄存器组（READ<1:0> = 01）、寄存器类型（READ<1:0> = 10）或整个寄存器映射（READ<1:0> = 11）。

每个通道独立配置为 16 位或 24 位数据字，具体取决于 CONFIG1 寄存器中相应 WIDTH 位的设置。

对于连续读取，在 WIDTH = 0（16 位）的情况下，将不会访问 ADC 数据的低字节，器件会自动跳转到下一个地址（用户不需要送出低字节，因为在 WIDTH = 0 时它是未定义的）。

下图给出了对于两种宽度设置均使用默认设置（DRMODE<1:0> = 00，READ<1:0> = 10）时的典型连续读通信。该配置通常用于电能计量应用。

图 B-11: 典型的连续读通信



B.5.7.1 连续写

两个 ADC 都使用它们的默认配置上电，并立即开始输出 **DR** 脉冲（默认情况下，**RESET<1:0>** 和 **SHUTDOWN<1:0>** 位均全为 0）。

两个 ADC 的默认输出编码均全为零。两个 ADC 的默认调制器输出为 **0011**（对应于输入上为理论零电压）。两个通道之间的默认相位为零。

建议在上电之后，两个 ADC 均进入 ADC 复位模式，因为所需的寄存器配置可能不是默认配置，在这种情况下，ADC 将输出非期望的数据。在 ADC 复位模式（**RESET<1:0> = 11**）下，用户可以通过单次通信配置整个器件。写命令会自动递增地址，从而使用户仅通过一次通信就可以写入 **PHASE** 寄存器，并以 **CONFIG2** 寄存器结束（见图 B-11）。**RESET<1:0>** 位位于 **CONFIG2** 寄存器中，所以仅通过一条命令就可以退出软复位模式，并配置好整个器件，使之准备好运行。

以下寄存器集以组的方式定义：

表 B-11: 寄存器组

组	地址
ADC DATA CH0	0x00-0x02
ADC DATA CH1	0x03-0x05
PHASE, GAIN	0x07-0x08
CONFIG, STATUS	0x09-0x0B

以下寄存器集以类型的方式定义：

表 B-12: 寄存器类型

类型	地址
ADC 数据 (两个通道)	0x00-x05
配置	0x07-0x0B


B.5.8 复位 ADC 数据的情形

在以下操作之后，ADC 会立即发生临时复位，以产生适当的操作：

- 1. 更改了 **PHASE** 寄存器。
- 2. 更改了 **OSR** 设置。
- 3. 更改了 **PRESCALE** 设置。
- 4. 覆盖了相同的 **PHASE** 寄存器值。
- 5. 更改了 **CONFIG2** 寄存器中的 **CLKEXT** 位，修改了内部振荡器的状态。

在这些临时复位之后，ADC 会恢复正常工作，无需额外的命令。这些设置还会影响 **DR** 位置。如果向 **PHASE** 寄存器中写入相同的值，则可以使用 **PHASE** 寄存器对 ADC 进行串行软复位，而无需使用配置寄存器中的 **RESET** 位。

图 B-12: 上电时的建议配置序列



B.5.9 数据就绪引脚 ($\overline{\text{DR}}$)

为了指示通道数据何时准备好发送，在通道转换结束时，将会在数据就绪引脚 ($\overline{\text{DR}}$) 上通过一个低电平有效脉冲来提供数据就绪信号。

数据就绪引脚输出是一个低电平有效脉冲，其周期等于 DRCLK 时钟周期，宽度等于一个 DMCLK 周期。

当不处于低电平有效状态时，该引脚可以为高阻态 ($\text{DR\_HIZN} = 0$ 时)，也可以为定义的逻辑高电平状态 ($\text{DR\_HIZN} = 1$ 时)。这通过配置寄存器进行控制。这使三相电表设计中的多个器件可以共用同一数据就绪引脚（在 $\overline{\text{DR}}$ 和 VDD 之间连接一个上拉电阻），从而减少单片机引脚数。总线上只有单个器件时，不需要上拉电阻。

在出现数据就绪脉冲之后，可以通过 SPI 通信读取 ADC 输出数据。ADC 输出上的两组锁存器可以防止通信输出损坏的数据（见第 B.5.9.1 节“数据就绪锁存器和数据就绪模式 ($\text{DRMODE}<1:0>$)”）。

$\overline{\text{CS}}$ 引脚对 $\overline{\text{DR}}$ 引脚没有任何作用，这意味着即使 $\overline{\text{CS}}$ 为高电平，也仍然会提供数据就绪脉冲（配置阻止输出数据就绪脉冲时除外）。当连接到一个外部单片机时， $\overline{\text{DR}}$ 引脚可以用作中断。当 ARESET 引脚为低电平时， $\overline{\text{DR}}$ 引脚无效。

B.5.9.1 数据就绪锁存器和数据就绪模式 ($\text{DRMODE}<1:0>$)

为了确保同时送出两个通道的 ADC 数据进行 SPI 读取（无论任一通道或两个通道的相位延时设置如何），提供了两组与数据就绪和“读取开启”触发器串联的锁存器。

第一组锁存器用于在数据就绪时保存每个输出，以及在 $\text{DRMODE}<1:0> = 00$ 时将两个输出锁存在一起。开启该模式时，两个 ADC 将配合工作，并在每个数据就绪脉冲（对应于落后 ADC 的数据就绪信号）之后产生一组可用数据。第二组锁存器用于确保在某个 ADC 输出上开始读取时，相应的数据会被锁存，从而不会发生数据损坏。

如果某个 ADC 读操作已经开始，则为了读取随后的 ADC 输出，需要先完成当前读操作（必须从 ADC 输出数据寄存器中读取所有位）。

B.5.9.2 使用 DRMODE 位控制数据就绪引脚 ($\overline{\text{DR}}$)

有 4 种模式可以控制数据就绪脉冲，这些模式使用 STATUS/COM 寄存器中的 $\text{DRMODE}<1:0>$ 位进行设置。对于电能计量应用，建议设置 $\text{DRMODE}<1:0> = 00$ （默认模式）。

$\overline{\text{DR}}$ 脉冲的位置会随该模式、 OSR 和 PHASE 设置而变化：

- **$\text{DRMODE}<1:0> = 11$ ：**来自 ADC 通道 0 和 ADC 通道 1 的两个数据就绪脉冲都在 $\overline{\text{DR}}$ 引脚上输出。
- **$\text{DRMODE}<1:0> = 10$ ：**来自 ADC 通道 1 的数据就绪脉冲在 $\overline{\text{DR}}$ 引脚上输出。来自 ADC 通道 0 的 $\overline{\text{DR}}$ 脉冲不送到引脚上。
- **$\text{DRMODE}<1:0> = 01$ ：**来自 ADC 通道 0 的数据就绪脉冲在 $\overline{\text{DR}}$ 引脚上输出。来自 ADC 通道 1 的 $\overline{\text{DR}}$ 脉冲不送到引脚上。
- **$\text{DRMODE}<1:0> = 00$ ：**（建议的默认模式）。来自两者之间的落后 ADC 的数据就绪脉冲输出到 $\overline{\text{DR}}$ 引脚上。落后 ADC 取决于 PHASE 寄存器和 OSR 。在该模式下，两个 ADC 将链接在一起，所以它们的数据会在落后 ADC 输出就绪时一起进行锁存。


B.5.9.3 关断或复位条件下的 $\overline{\text{DR}}$ 脉冲

如果 $\text{DRMODE}<1:0> = 00$ ，则在任一 ADC 或两个 ADC 处于复位或关断状态时，将不会有 $\overline{\text{DR}}$ 脉冲。在模式 00 下， $\overline{\text{DR}}$ 脉冲仅在两个 ADC 都就绪时发生。任何 $\overline{\text{DR}}$ 脉冲都将对应于两个 ADC 上的一个数据。两个 ADC 将链接在一起，就如同只存在一个具有两个 ADC 组合数据的通道。在需要同步获取并处理两个 ADC 通道的数据时（如在电能计量应用中），这种模式是非常实用的。

注： 如果 $\text{DRMODE}<1:0> = 11$ ，用户将仍然可以获取不处于关断或复位状态的 ADC 的 $\overline{\text{DR}}$ 脉冲（即，只需要有一个 ADC 通道处于唤醒状态）。

图 B-13 显示了在应用关断或复位的情况下，使用不同 DRMODE 和 DR_LTY 配置时数据就绪引脚的行为。

图 B-13: 数据就绪行为



PIC18F87J72 系列

B.6 内部寄存器

下面列出了与内部寄存器关联的地址。之后列出了寄存器的详细说明。所有寄存器均为 8 位长，并且可以单独寻址。读模式将定义用于连续读通信或按地址集循环的寄存器的组和类型。

表 B-13: 寄存器映射

地址	名称	位	R/W	说明
0x00	DATA_CH0	24	R	通道 0 ADC 数据 <23:0>，MSB 在前
0x03	DATA_CH1	24	R	通道 1 ADC 数据 <23:0>，MSB 在前
0x06	保留	8	—	保留；忽略读操作，不要进行写操作
0x07	PHASE	8	R/W	相位延时配置寄存器
0x08	GAIN	8	R/W	增益配置寄存器
0x09	STATUS/COM	8	R/W	状态 / 通信寄存器
0x0A	CONFIG1	8	R/W	配置寄存器 1
0x0B	CONFIG2	8	R/W	配置寄存器 2

表 B-14: 连续读模式的寄存器映射分组

功能	地址	READ<1:0>		
		01	10	11
DATA_CH0	0x00	组	类型	循环读取整个寄存器映射
	0x01			
	0x02			
DATA_CH1	0x03	组		
	0x04			
	0x05			
PHASE	0x07	组	类型	
GAIN	0x08			
STATUS/COM	0x09	组		
CONFIG1	0x0A			
CONFIG2	0x0B			

B.6.1 ADC 通道数据输出寄存器

ADC 通道数据输出寄存器总是包含每个通道最新的 A/D 转换数据。这些寄存器是只读的。它们可以作为 3 个 8 位寄存器独立访问，也可以链接在一起（使用 READ<1:0> 位）。

当发生 ADC 读通信时，这些寄存器会被锁存。在读通信期间发生数据就绪事件时，最新 ADC 数据也会被锁存，以避免数据损坏问题。

每个通道的 3 个字节将以 DRCLK 速率同步进行更新。如果需要，3 个字节可以单独进行访问，但它们会同步刷新。

寄存器 B-1: DATA_CHn: 通道输出寄存器
(CH0, 地址为 0x00-0x02 ; CH1, 地址为 0x03-0x05)

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
DATA_CHn <23>	DATA_CHn <22>	DATA_CHn <21>	DATA_CHn <20>	DATA_CHn <19>	DATA_CHn <18>	DATA_CHn <17>	DATA_CHn <16>
bit 23							bit 16

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
DATA_CHn <15>	DATA_CHn <14>	DATA_CHn <13>	DATA_CHn <12>	DATA_CHn <11>	DATA_CHn <10>	DATA_CHn <9>	DATA_CHn <8>
bit 15							bit 8

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
DATA_CHn <7>	DATA_CHn <6>	DATA_CHn <5>	DATA_CHn <4>	DATA_CHn <3>	DATA_CHn <2>	DATA_CHn <1>	DATA_CHn <0>
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

PIC18F87J72 系列

B.6.2 PHASE 寄存器

PHASE 寄存器 (PHASE<7:0>) 的形式为 7 位 + 符号，MSB 在前，并采用二进制补码格式；它指示在通道 0 和通道 1 之间存在多少相位延时。

延时的参考通道为通道 1（在电能计量应用中使用时，通常为电压通道），即当 PHASE 寄存器编码为正时，通道 0 落后于通道 1。

当 PHASE 寄存器编码为负时，通道 0 领先于通道 1。

延时通过以下公式计算：

公式 B-17:

$$\text{延时} = \frac{\text{相位寄存器编码}}{\text{DMCLK}}$$

B.6.2.1 基于 OSR 的相位分辨率

在默认配置下（MCLK = 4 MHz），相位延时的时间分辨率为 1/DMCLK 或 1 μs。PHASE 寄存器编码取决于 OSR 设置，如表 B-15 所示。

表 B-15: 按过采样率列出的相位编码分辨率

过采样率		编码		
OSR <1:0>	值	有效位数	符号位	范围
00	32	7 <6:0>	<7>	-128 至 +127
01	64	6 <5:0>	<6>	-64 至 +63
10	128	5 <4:0>	<5>	-32 至 +31
11	256	4 <3:0>	<4>	-16 至 +15

寄存器 B-2: PHASE: 相位寄存器（地址为 0x07）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PHASE<7>	PHASE<6>	PHASE<5>	PHASE<4>	PHASE<3>	PHASE<2>	PHASE<1>	PHASE<0>
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-0 PHASE<7-0>: CH0 相对于 CH1 的相位延时位
延时 = PHASE 寄存器二进制补码 /DMCLK（默认 PHASE = 0）

B.6.3 增益配置寄存器

该寄存器包含每个通道的 PGA 增益设置，以及每个通道的 BOOST 选项。

寄存器 B-3: GAIN: 增益配置寄存器（地址为 0x08）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PGA_CH1<2>	PGA_CH1<1>	PGA_CH1<0>	BOOST<1>	BOOST<0>	PGA_CH0<2>	PGA_CH0<1>	PGA_CH0<0>
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-5

PGA_CH1<2:0>: 通道 1 的 PGA 设置位
111 = 保留（增益 = 1）
110 = 保留（增益 = 1）
101 = 增益为 32
100 = 增益为 16
011 = 增益为 8
010 = 增益为 4
001 = 增益为 2
000 = 增益为 1
- bit 4-3

BOOST<1:0>: 高速工作时电流调节比例位
11 = 两个通道的电流均乘以 2
10 = 通道 1 的电流乘以 2
01 = 通道 0 的电流乘以 2
00 = 两个通道的电流均不乘以 2
- bit 2-0

PGA_CH0<2:0>: 通道 0 的 PGA 设置位
111 = 保留（增益 = 1）
110 = 保留（增益 = 1）
101 = 增益为 32
100 = 增益为 16
011 = 增益为 8
010 = 增益为 4
001 = 增益为 2
000 = 增益为 1

PIC18F87J72 系列

B.6.4 状态和通信寄存器

该寄存器包含与通信相关的所有设置，包括数据就绪设置，以及状态和读模式设置。

B.6.4.1 数据就绪 ($\overline{DR}$) 延时控制—— DR_LTY

该位决定第一个数据就绪脉冲是对应于来自每个 $SINC^3$ 滤波器的稳定数据还是未稳定数据。对于未稳定数据，将在每个 $DRCLK$ 周期提供 $\overline{DR}$ 脉冲。如果该位置 1，则未稳定数据将等待 3 个 $DRCLK$ 周期，然后再产生 $\overline{DR}$ 脉冲，之后在每个 $DRCLK$ 周期产生 DR 脉冲。

B.6.4.2 数据就绪 ($\overline{DR}$) 引脚高阻态—— DR_HIZN

该位定义数据就绪引脚的无效状态（逻辑 1 或高阻态）。通过该位，用户可以使用同一 $\overline{DR}$ 引脚连接多个芯片（需要连接一个上拉电阻， $DR\_HIZN = 0$ ）或连接单个芯片（无需任何外部元件， $DR\_HIZN = 1$ ）。

B.6.4.3 数据就绪模式—— $DRMODE<1:0>$

如果有一个通道处于复位或关断模式，则只会送出一个数据就绪脉冲，这种情形类似于 $DRMODE = 01$ 或 10 。在 01 、 10 和 11 模式下，要读取的 ADC 通道数据会在开始读取时被锁存，以防止在读取期间发生 $\overline{DR}$ 脉冲时出现错误数据的情况。在这些模式下，两个通道是相互独立的。

当这些位等于 11 、 10 或 01 时，它们将控制哪个 ADC 的数据就绪信号送到 DR 引脚上。当 $DRMODE = 00$ 时，数据就绪引脚输出将与落后 ADC 通道（由 $PHASE$ 寄存器定义）进行同步，并且两个 ADC 将链接在一起。在该模式下，两个 ADC 的输出会在发生 DR 事件的时刻同步锁存。这可以防止两个 ADC 之间发生错误的同步。输出也会在读取开始时锁存，以使之不在读取期间发生更新，不会产生错误的的数据。

该模式对于电能计量应用非常有用，因为来自两个 ADC 的数据可以通过同步处理的单个数据就绪事件获取，即使是在存在很大相位差的情况下。该模式的工作方式就如同只有 1 个 ADC 通道，其数据为 48 位长，并包含两个通道的数据。因此，如果在 $DRMODE = 00$ 时，有一个通道处于复位或关断模式，则不会在输出上送出任何数据就绪脉冲（在该模式下，如果有一个通道未就绪，则认为数据未就绪）。

关于数据就绪引脚行为的更多详细信息，请参见第 B.5.9 节“数据就绪引脚 ($\overline{DR}$)”。

B.6.4.4 DR 状态标志—— $DRSTATUS<1:0>$

这些位分别用于指示两个通道的 $\overline{DR}$ 状态。每次读取 $STATUS/COM$ 寄存器之后，这些标志会设置为逻辑高电平。当相应 ADC 通道上发生 DR 事件时，这些位会清零。写入这些位没有任何作用。

注： 如果有多个器件共用同一 $\overline{DR}$ 输出引脚（ $DR\_HIZN = 0$ ），则这些位对于确定哪个器件发生了 $\overline{DR}$ 事件很有用。该配置可用于全部三相共用同一数据就绪引脚的三相电能计量系统。在 $DRMODE = 00$ （两个 ADC 连接在一起）时，这些数据就绪状态位将在发生同一事件（落后 ADC 已就绪）时同步更新。在不使用 $\overline{DR}$ 引脚以节省 MCU I/O 的系统中，这些位也很有用。

寄存器 B-4: 状态和通信寄存器（地址为 0x09）

R/W-1	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0	R-1	R-1
READ<1>	READ<0>	DR_LTY	DR_HIzN	DRMODE<1>	DRMODE<0>	DRSTATUS<1>	DRSTATUS<0>
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-6 **READ:** 地址循环设置位
11 = 地址计数器按整个寄存器映射进行循环
10 = 地址计数器按寄存器类型进行循环（默认）
01 = 地址计数器按寄存器组进行循环
00 = 地址不递增，连续读取同一寄存器
- bit 5 **DR_LTY:** 数据就绪延时控制位
1 = “无延时”转换，在 3 个 DRCLK 周期之后产生 $\overline{DR}$ 脉冲（默认）
0 = 未稳定数据在每个 DRCLK 周期之后可用
- bit 4 **DR_HIzN:** 数据就绪引脚无效状态控制位
1 = 数据未就绪时，数据就绪引脚的默认状态为逻辑高电平
0 = 数据未就绪时，数据就绪引脚的默认状态为高阻态（默认）
- bit 3-2 **DRMODE<1:0>:** 数据就绪引脚（DR）控制位
11 = 来自 ADC 通道 0 和 ADC 通道 1 的数据就绪脉冲都在 $\overline{DR}$ 引脚上输出
10 = 来自 ADC 通道 1 的数据就绪脉冲在 $\overline{DR}$ 引脚上输出；来自 ADC 通道 0 的 $\overline{DR}$ 不送到引脚上
01 = 来自 ADC 通道 0 的数据就绪脉冲在 $\overline{DR}$ 引脚上输出；来自 ADC 通道 1 的 $\overline{DR}$ 不送到引脚上
00 = 来自两个通道之间落后 ADC 的数据就绪脉冲在 $\overline{DR}$ 引脚上输出；落后 ADC 的选择取决于 PHASE 寄存器和 OSR（默认）
- bit 1-0 **DRSTATUS<1:0>:** 数据就绪状态位
11 = ADC 通道 1 和通道 0 的数据未就绪（默认）
10 = ADC 通道 1 的数据未就绪，ADC 通道 0 的数据已就绪
01 = ADC 通道 0 的数据未就绪，ADC 通道 1 的数据已就绪
00 = ADC 通道 1 和通道 0 的数据已就绪

PIC18F87J72 系列

B.6.5 配置寄存器

配置寄存器包含内部时钟预分频器和过采样率的设置，通道 0 和通道 1 的宽度设置，通道复位和关断的状态，抖动算法控制（用于抑制闲音），以及外部 VREF 和外部 CLK 的控制位。

寄存器 B-5: CONFIG1: 配置寄存器 1: (地址为 0x0A)

R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0	r-0	r-0
PRESCALE<1>	PRESCALE<0>	OSR<1>	OSR<0>	WIDTH<1>	WIDTH<0>	r	r
bit 7						bit 0	

图注:	r = 保留位		
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-6

PRESCALE<1:0>: 内部主时钟（AMCLK）预分频值位
11 = AMCLK = MCLK/8
10 = AMCLK = MCLK/4
01 = AMCLK = MCLK/2
00 = AMCLK = MCLK（默认）
- bit 5-4

OSR<1:0>: Δ - Σ A/D 转换过采样率位（所有通道，DMCLK/DRCLK）
11 = 256
10 = 128
01 = 64（默认）
00 = 32
- bit 3-2

WIDTH<1:0>: ADC 通道输出数据字宽度位
11 = 两个通道上均为 24 位模式
10 = 通道 1 上为 24 位模式，通道 0 上为 16 位模式
01 = 通道 1 上为 16 位模式，通道 0 上为 24 位模式
00 = 两个通道上均为 16 位模式（默认）
- bit 1-0

保留: 保持为 0

寄存器 B-6: **CONFIG2: 配置寄存器 2**（地址为 0x0B）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-0	r-0
RESET_CH1	RESET_CH0	SHUTDOWN<1>	SHUTDOWN<0>	DITHER<1>	DITHER<0>	VREFEXT	r
bit 7							bit 0

图注:	r = 保留位		
R = 可读位	W = 可写位		U = 未实现位, 读为 0
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

- bit 7-6 **RESET<1:0>**: ADC 复位模式设置位
11 = CH0 和 CH1 ADC 均处于复位模式
10 = CH1 ADC 处于复位模式
01 = CH0 ADC 处于复位模式
00 = 两个通道都不处于复位模式（默认）
- bit 5-4 **SHUTDOWN<1:0>**: ADC 关断模式设置位
11 = CH0 和 CH1 ADC 均处于关断模式
10 = CH1 ADC 处于关断模式
01 = CH0 ADC 处于关断模式
00 = 两个通道均不处于关断模式（默认）
- bit 3-2 **DITHER<1:0>**: 抖动电路控制位
11 = CH0 和 CH1 ADC 均应用抖动电路（默认）
10 = 仅对 CH1 ADC 应用抖动电路
01 = 仅对 CH0 ADC 应用抖动电路
00 = 两个通道都不应用抖动电路
- bit 1 **VREFEXT**: 内部参考电压关断控制位
1 = 禁止内部参考电压; 必须在 REFIN+/OUT 和 REFIN- 之间放置一个外部参考电压
0 = 使能内部参考电压（默认）
- bit 0 **保留**: 复位为 0; 在发生任何复位事件之后编程为 1

PIC18F87J72 系列

注:

索引

数字

24 位 A/D。请参见 AFE。

A

A/D

A/D 转换器中断，配置	277
ADCAL 位	281
ADCON0 寄存器	273
ADCON1 寄存器	273
ADCON2 寄存器	273
ADRESH 寄存器	273, 276
ADRESL 寄存器	273
CCP2 触发信号的使用	280
采集要求	278
概述	273
模拟端口引脚，配置	279
配置模块	277
特殊事件触发信号（CCP）	280
相关的寄存器	281
选择和配置自动采集时间	279
在功耗管理模式下的操作	281
转换次数	280
转换器校准	281
转换器特性	421
转换时钟（TAD）	279
转换状态（GO/DONE 位）	276
ACKSTAT	229
ACKSTAT 状态标志	229
ADCAL 位	281
ADCON0 寄存器	273
GO/DONE 位	276
ADCON1 寄存器	273
ADCON2 寄存器	273
ADDFSR	377
ADDLW	340
ADDULNK	377
ADDWF	340
ADDWFC	341
ADRESH 寄存器	273
ADRESL 寄存器	273, 276
AFE	
Δ-Σ ADC 架构	284
框图	444
SINC ³ 滤波器	284, 444
必需的连接	287
参考电压	447
串行接口	286, 449
连续通信	452
串行接口特性	426
电气特性	423 - 425
分辨率	446
寄存器	
CONFIG1	462
CONFIG2	463
DATA_CHn	457
GAIN	459
PHASE	458
STATUS/COM	461
寄存器映射	285, 456
可编程增益放大器	284

框图	435
模拟输入	284
内部参考电压	284, 447
内部寄存器	456
内部时钟链	449
上电复位	447
升压模式	444
使用	288
输出编码	445
输出数据速率（表）	439
数据就绪引脚（DR）	454
术语	438-443
调制器	444
外部参考电压	447
相位延时模块	284, 448
ANDLW	341
ANDWF	342
AUSART	
波特率发生器（BRG）	262
波特率误差，计算	262
波特率，异步模式	263
采样	262
高波特率选择（BRGH 位）	262
相关的寄存器	262
在功耗管理模式下的操作	262
同步从模式	271
发送	271
接收	272
相关的寄存器，发送	271
相关的寄存器，接收	272
同步主模式	268
发送	268
接收	270
相关的寄存器，发送	269
相关的寄存器，接收	270
异步模式	264
发送器	264
接收器	266
设置带有地址检测功能的 9 位模式	266
相关的寄存器，发送	265
相关的寄存器，接收	267

B

BC	342
BCF	343
BF	229
BF 状态标志	229
BN	343
BNC	344
BNN	344
BN OV	345
BNZ	345
BOR。请参见欠压复位。	
BOV	348
BRA	346
BRGH 位	
TXSTA1 寄存器	243
TXSTA2 寄存器	262
BRG。请参见波特率发生器。	
BSF	346
BTFSC	347

PIC18F87J72 系列

BTFS	347	CPFSEQ	351
BTG	348	CPFSGT	352
BZ	349	CPFSLT	352
版本历史	433	CPU 的特殊功能	319
比较 (CCP 模块)	161	C 编译器	
CCPR2 寄存器	161	MPLAB C18	386
CCP 引脚配置	161	参考电压规范	403
Timer1/Timer3 模式选择	161	程序存储器	
软件中断	161	查找表	59
特殊事件触发	137, 280	存储器硬编码向量	56
特殊事件触发器	161	存储器映射	55
相关的寄存器	162	硬编码向量和配置字	56
比较器	293	复位向量	56
参考	295	扩展指令集	73
内部信号	295	闪存配置字	56
外部信号	295	指令	61
复位的影响	296	双字	61
工作原理	295	中断向量	56
模拟输入连接注意事项	297	程序计数器	57
配置	294	PCLATH 和 PCLATU 寄存器	57
输出	295	PCL、PCH 和 PCU 寄存器	57
相关的寄存器	297	程序校验和代码保护	331
响应时间	295	充电时间测量单元 (CTMU)	303
休眠期间的操作	296	操作	
中断	296	休眠和空闲模式期间	314
比较器参考电压	299	测量时间	313
复位的影响	300	产生延时	314
精度和误差	300	复位的影响	314
连接注意事项	300	工作原理	304
配置	299	校准模块	305
相关的寄存器	301	模块初始化	305
休眠期间的操作	300	使用 CTMU 测量电容	311
比较器规范	403	相关的寄存器	317
编程, 器件指令	333	串行时钟, SCK	195
变更通知客户服务	11	串行数据输出 (SDO)	195
表读 / 表写	59	串行数据输入 (SDI)	195
表指针操作 (表)	80	串行外设接口。请参见 SPI 模式。	
波特率发生器	225	从选择 (SS)	195
捕捉 / 比较 / PWM (CCP)	157	存储器编程要求	402
CCP1 和 CCP2 在使用定时器资源方面的		存储器构成	55
相互关系	159	程序存储器	55
CCP 模式和定时器资源	158	数据存储器	61
CCPRxH 寄存器	158		
CCPRxL 寄存器	158	D	
比较模式。请参见比较。		DAW	353
捕捉模式。请参见捕捉。		DCFSNZ	354
互连配置	158	DECf	353
配置	158	DECFSZ	354
捕捉 (CCP 模块)	160	代码保护	319
CCPR2H:CCPR2L 寄存器	160	代码示例	
CCP 引脚配置	160	16 x 16 无符号乘法程序	88
Timer1/Timer3 模式选择	160	16 x 16 有符号乘法程序	88
软件中断	160	8 x 8 无符号乘法程序	87
相关的寄存器	162	8 x 8 有符号乘法程序	87
C		AFE 时钟源和中断配置	290
CALL	349	CTMU 校准设置程序	307
CALLW	378	擦除闪存程序存储器的一行	82
CLKIA	20	初始化 MSSP 模块来使用 AFE	290
CLRF	350	初始化 PORTA	106
CLRWDt	350	初始化 PORTB	108
COMF	351	初始化 PORTC	111
		初始化 PORTD	114

初始化 PORTE	116
初始化 PORTF	118
初始化 PORTG	121
单字写闪存程序存储器	85
电流校准程序	308
电容校准程序	310
读闪存程序存储器的一个字	81
改变捕捉预分频比	160
将 RTCWREN 位置 1	151
将 STATUS、WREG 和 BSR 寄存器的值 保存在 RAM 中	104
快速寄存器堆栈	59
如何使用间接寻址清零 RAM (Bank 1)	71
使用 AFE 的整体结构	289
使用 Timer1 中断服务实现实时时钟	131
使用偏移量值的计算 GOTO	59
通过 MSSP 写入和读取 AFE 寄存器	291
写闪存程序存储器	84
用于电容式触摸开关的程序	312
在中断期间读取来自 AFE 的数据	292
装载 SSPBUF (SSPSR) 寄存器	198
低压检测	327
电气特性	389
读者反馈	12
对标准 PIC18 指令的影响	381
堆栈满 / 下溢复位	59
E	
ENVREG 引脚	327
EUSART	
波特率发生器 (BRG)	243
波特率误差, 计算	243
波特率, 相关的寄存器	243
波特率, 异步模式	244
采样	243
高波特率选择 (BRGH 位)	243
在功耗管理模式下的操作	243
自动波特率检测	246
同步从模式	257
发送	257
接收	258
相关的寄存器, 发送	257
相关的寄存器, 接收	258
同步主模式	254
发送	254
接收	256
相关的寄存器, 发送	255
相关的寄存器, 接收	256
异步模式	248
12 位间隔字符发送和接收	253
发送器	248
接收到同步间隔字符时自动唤醒	252
接收器	250
设置带有地址检测功能的 9 位模式	250
相关的寄存器, 发送	249
相关的寄存器, 接收	251
F	
FSCM。请参见故障保护时钟监视器。	
返回地址堆栈	57
返回堆栈指针 (STKPTR)	58
访问栈顶	57
封装	429

标识	429
详细信息	430
复位	43, 319
MCLR 复位, 功耗管理模式	43
MCLR 复位, 正常工作	43
RESET 指令	43
堆栈满复位	43
堆栈下溢复位	43
看门狗定时器 (WDT) 复位	43
配置不匹配 (CM)	43
欠压复位 (BOR)	43, 319
上电复位 (POR)	43, 319
上电延时定时器 (PWRT)	319
振荡器起振定时器 (OST)	319
G	
GOTO	355
功耗管理模式	35
多条 SLEEP 命令	36
和 SPI 操作	203
汇总 (表)	35
进入	35
空闲模式	39
PRI_IDLE	40
RC_IDLE	41
SEC_IDLE	40
时钟源	35
时钟转换和状态指示	36
退出空闲和休眠模式	41
通过 WDT 超时	41
通过复位	41
通过中断	41
在没有振荡器起振延时的情况下	41
休眠模式	39
OSC1 和 OSC2 引脚的状态	33
选择	35
运行模式	36
PRI_RUN	36
RC_RUN	38
SEC_RUN	36
功耗管理模式对各种时钟源的影响	33
公式	
A/D 采集时间	278
A/D 最小充电时间	278
LCD 静态和动态电流	177
计算所需要的最小采集时间	278
固件指令	333
故障保护时钟监视器	319, 329
POR 或从休眠中唤醒	330
功耗管理模式下的中断	330
退出故障保护工作模式	330
振荡器故障期间的 WDT	329
H	
汇编器	
MPASM 汇编器	386
I	
I/O 端口	105
漏极开路输出	106
上拉配置	106
输出引脚驱动能力	105

PIC18F87J72 系列

输入电压注意事项	105	BAUDCON1 (波特率控制)	242
引脚功能	105	CCPxCON (CCPx 控制)	157
I/O 引脚说明	13	CMCON (比较器控制)	293
I ² C 模式 (MSSP)	204	CONFIG1H (配置 1 高字节)	321
波特率发生器	225	CONFIG1L (配置 1 低字节)	321
串行时钟 (SCK/SCL)	211	CONFIG1 (AFE 配置 1)	462
从模式	209	CONFIG2H (配置 2 高字节)	323
地址掩码	210	CONFIG2L (配置 2 低字节)	322
发送	211	CONFIG2 (AFE 配置 2)	463
接收	211	CONFIG3H (配置 3 高字节)	324
寻址	209	CONFIG3L (配置 3 低字节)	323
读/写位信息 (R/W 位)	209, 211	CTMUCONH (CTMU 控制高字节)	315
多主器件模式	233	CTMUCONL (CTMU 控制低字节)	316
多主器件通信、总线冲突和仲裁	233	CTMUICON (CTMU 电流控制)	317
复位的影响	233	CVRCON (比较器参考电压控制)	299
工作原理	209	DATA_CHn (AFE 通道输出)	457
广播呼叫地址支持	222	DAY (日值)	145
寄存器	204	DEVID1 (器件 ID 寄存器 1)	324
时钟同步和 CKP 位	219	DEVID2 (器件 ID 寄存器 2)	324
时钟延长	218	EECON1 (EEPROM 控制 1)	79
10 位从发送模式	218	GAIN (AFE 增益配置)	459
10 位从接收模式 (SEN = 1)	218	HOURL (小时值)	146
7 位从发送模式	218	INTCON2 (中断控制 2)	92
7 位从接收模式 (SEN = 1)	218	INTCON3 (中断控制 3)	93
时钟仲裁	226	INTCON (中断控制)	91
使用 BRG 的 I ² C 时钟频率	225	IPR1 (外设中断优先级 1)	100
停止条件时序	232	IPR2 (外设中断优先级 2)	101
相关的寄存器	238	IPR3 (外设中断优先级 3)	102
休眠模式下的操作	233	LCDCON (LCD 控制)	168
应答序列时序	232	LCDDATAx (LCD 数据)	171
主模式	223	LCDDPS (LCD 相位)	169
波特率发生器	225	LCDREG (LCD 稳压器控制)	173
重复启动条件时序	228	LCDSEx (LCD 段使能)	170
发送	229	MINUTE (分钟值)	146
工作原理	224	MONTH (月值)	145
接收	229	OSCCON (振荡器控制)	26
启动条件时序	227	OSCTUNE (振荡器调节)	27
总线冲突		PADCFG1 (焊盘配置)	142
重复启动条件期间	236	PIE1 (外设中断允许 1)	97
停止条件期间	237	PIE2 (外设中断允许 2)	98
INCF	355	PIE3 (外设中断允许 3)	99
INCFSZ	356	PIR1 (外设中断请求 (标志) 1)	94
INFSNZ	356	PIR2 (外设中断请求 (标志) 2)	95
INTCON 寄存器		PIR3 (外设中断请求 (标志) 3)	96
RBIF 位	108	RCON (复位控制)	44, 103
INTOSC 和 INTRC。请参见内部振荡器模块。		RCSTA1 (EUSART 接收状态和控制)	241
IORLW	357	RCSTA2 (AUSART 接收状态和控制)	261
IORWF	357	RTCCAL (RTCC 校准)	142
J		RTCCFG (RTCC 配置)	141
寄存器		SECOND (秒值)	146
ADCON0 (A/D 控制 0)	273	SSPCON1 (MSSP 控制 1, I ² C 模式)	206
ADCON1 (A/D 控制 1)	274	SSPCON1 (MSSP 控制 1, SPI 模式)	197
ADCON2 (A/D 控制 2)	275	SSPCON2 (MSSP 控制 2, I ² C 从模式)	208
ALRMCFG (闹钟配置)	143	SSPCON2 (MSSP 控制 2, I ² C 主模式)	207
ALRMDAY (闹钟日值)	147	SSPSTAT (MSSP 状态, I ² C 模式)	205
ALRMHR (闹钟小时值)	148	SSPSTAT (MSSP 状态, SPI 模式)	196
ALRMMIN (闹钟分钟值)	148	STATUS	70
ALRMMNTH (闹钟月值)	147	STATUS/COM (AFE 状态 / 通信)	461
ALRMRPT (闹钟校准)	144	STKPTR (堆栈指针)	58
ALRMSEC (闹钟秒值)	148	T0CON (Timer0 控制)	123
ALRMWD (闹钟星期值)	147		

T1CON (Timer1 控制)	127
T2CON (Timer2 控制)	133
T3CON (Timer3 控制)	135
TXSTA1 (EUSART 发送状态和控制)	240
TXSTA2 (AUSART 发送状态和控制)	260
WDTCON (看门狗定时器控制)	326
WEEKDAY (星期值)	145
YEAR (年份值)	144
保留	144
相位 (AFE 相位延时)	458
寄存器文件	64
寄存器文件汇总	66-69
计算 GOTO	59
间隔字符 (12 位) 发送和接收	253
间接寻址	72
交流 (时序) 特性	404
参数符号体系	404
器件时序规范的负载条件	405
时序条件	405
温度和电压规范	405
晶振 / 陶瓷谐振器	29
绝对最大值	389
K	
开发支持	385
看门狗定时器 (WDT)	319, 325
编程注意事项	325
控制寄存器	325
相关的寄存器	326
振荡器故障期间	329
勘误表	7
客户通知服务	11
客户支持	11
可寻址的通用同步 / 异步收发器 (AUSART)。	
请参见 AUSART。	
快速寄存器堆栈	59
框图	
Δ - Σ ADC (简化)	444
A/D	276
AFE, 必需的连接	287
AUSART 发送	264
AUSART 接收	266
CTMU	303
CTMU 电流源校准电路	306
EUSART 发送	248
EUSART 接收	250
LCD 驱动模块	167
LCD 时钟的产生	172
LCD 稳压器连接 (M0 和 M1)	174
M2 配置的梯形电阻网络连接	175
M3 配置的梯形电阻网络连接	176
MSSP (I ² C 模式)	204
MSSP (I ² C 主模式)	223
MSSP (SPI 模式)	195
PIC18F8XJ72	12
PLL	30
PWM 工作原理 (简化)	163
RTCC	139
SPI 主 / 从器件连接	199
Timer0 (16 位模式)	124
Timer0 (8 位模式)	124

Timer1 (16 位读 / 写模式)	128
Timer1 (8 位模式)	128
Timer2	134
Timer3 (16 位读 / 写模式)	136
Timer3 (8 位模式)	136
比较器工作原理	161
比较器 I/O 工作模式	294
比较器参考电压	300
比较器模拟输入模型	297
比较器输出	296
表读操作	77
表写操作	78
波特率发生器	225
捕捉模式工作原理	160
参考电压输出缓冲示例	301
产生脉冲延时的 CTMU 典型连接和内部配置	314
单比较器	295
读闪存程序存储器	81
对闪存程序存储器的表写操作	83
故障保护时钟监视器 (FSCM)	329
看门狗定时器	325
模拟输入模型	277
片上复位电路	43
片上稳压器连接	327
器件时钟	25
时间测量的 CTMU 典型连接和内部配置	313
双通道 AFE	435
通用 I/O 端口的工作原理	105
外部上电复位电路 (VDD 缓慢上电的情况)	45
中断逻辑	90
扩展指令集	
ADDFSR	377
ADDULNK	377
CALLW	378
MOVSF	378
MOVSS	379
PUSHL	379
SUBFSR	380
SUBULNK	380

L

LCD

LCDCON 寄存器	168
LCDDATA 寄存器	168
LCDPS 寄存器	168
LCDREG 寄存器	168
LCDSE 寄存器	168
波形产生	178
电荷泵	174, 177
段使能	177
复用类型	177
配置模块	192
偏置的产生	173
偏置类型	173
偏置配置	174
M0 和 M1	174
M2	175
M3	176
稳压器	173
时钟源选择	172
相关的寄存器	193

PIC18F87J72 系列

像素控制	177
休眠期间的操作	191
帧频率	178
中断	190
LCDCON 寄存器	168
LCDDATA 寄存器	168
LCDPS 寄存器	168
LCDREG 寄存器	168
LCDSE 寄存器	168
LCD 驱动器	10
LFSR	358
立即数变址模式	381
立即数变址寻址 和标准 PIC18 指令	381

M

Microchip 因特网网站	11
MOVF	358
MOVFF	359
MOVLB	359
MOVLW	360
MOVSF	378
MOVSS	379
MOVWF	360
MPLAB ASM30 汇编器、链接器和库管理器	386
MPLAB PM3 器件编程器	388
MPLAB REAL ICE 在线仿真器系统	387
MPLAB 集成开发环境软件	385
MPLINK 目标链接器 /MPLIB 目标库管理器	386
MSSP	
$\overline{\text{ACK}}$ 脉冲	209, 211
SSPBUF 寄存器	200
SSPSR 寄存器	200
控制寄存器（通用）	195
模块概述	195
MULLW	361
MULWF	361
脉宽调制。请参见 PWM（CCP 模块）。	
默认系统时钟	28
模数转换器。请参见 A/D。	

N

NEGF	362
NOP	362
内部 LCD 稳压器规范	403
内部 RC 振荡器 与 WDT 一起使用	325
内部集成电路。请参见 I ² C 模式。	
内部稳压器规范	403
内部振荡器模块	31
INTIO 模式	31
INTOSC 频率漂移	32
INTOSC 输出频率	32
INTPLL 模式	31
调整	32
内核特性	
存储器选项	9
扩展指令集	9
纳瓦技术	9
易于移植	9
振荡器选项和特性	9

P

PLL	30

HSPLL 和 ECPLL 振荡器模式	30
与 INTOSC 一起使用	30
POP	363
PORTA	
LATA 寄存器	106
PORTA 寄存器	106
TRISA 寄存器	106
相关的寄存器	107
PORTB	
LATB 寄存器	108
PORTB 寄存器	108
RB7:RB4 电平变化中断标志（RBIF 位）	108
TRISB 寄存器	108
相关的寄存器	110

PORTC

LATC 寄存器	111
PORTC 寄存器	111
RC3/SCK/SCL/SEG17 引脚	211
TRISC 寄存器	111
相关的寄存器	113

PORTD

LATD 寄存器	114
PORTD 寄存器	114
TRISD 寄存器	114
相关的寄存器	115

PORTE

LATE 寄存器	116
PORTE 寄存器	116
TRISE 寄存器	116
相关的寄存器	117

PORTF

LATF 寄存器	118
PORTF 寄存器	118
TRISF 寄存器	118
相关的寄存器	120

PORTG

LATG 寄存器	121
PORTG 寄存器	121
TRISG 寄存器	121
相关的寄存器	122

POR。请参见上电复位。

PRI_IDLE 模式	40
PRI_RUN 模式	36
PUSH	363
PUSH 和 POP 指令	58
PUSHL	379

PWM（CCP 模块）

TMR2 到 PR2 匹配	163
频率 / 分辨率示例	164
设置 PWM 操作	165
相关的寄存器	165
占空比	164
周期	163
配置不匹配（CM）	45
配置寄存器保护	331
配置位	319
偏置产生（LCD） 电荷泵设计注意事项	177

Q

Q 时钟	164
器件概述	9

特性 (80 引脚器件)	11
欠压复位 (BOR)	45
和片上稳压器	328
检测	45

R

RAM。请参见数据存储器。

RCALL	364
RC_IDLE 模式	41
RCON 寄存器	
初始化时位的状态	48
RC_RUN 模式	38
RESET	364
RETFIE	365
RETLW	365
RETURN	366
RLCF	366
RLNCF	367
RRCF	367
RRNCF	368
RTCC	
复位	154
器件	154
上电复位 (POR)	154
工作原理	
半进位规则	150
寄存器读写安全窗口	151
寄存器映射	151
ALRMVAL	152
RTCVAL	151
校准	152
闰年	151
时钟源	150
通用功能	151
写锁定	151
寄存器接口	149
寄存器映射	155
控制寄存器	141
闹钟	152
配置	152
掩码设置	153
中断	154
闹钟值寄存器 (ALRMVAL)	147
休眠模式	154
值寄存器 (RTCVAL)	144
RTCEN 位写	149
软件模拟器 (MPLAB SIM)	387

S

SCK	195
SDI	195
SDO	195
SEC_IDLE 模式	40
SEC_RUN 模式	36
SETF	368
SLEEP	369
SPI 模式 (MSSP)	
串行时钟	195
串行数据输出	195
串行数据输入	195
从模式	201
从选择	195
从选择同步	201

典型连接	199
复位的影响	203
工作原理	198
SPI 时钟	200
使能 SPI I/O	199
相关的寄存器	203
在功耗管理模式下的操作	203
主模式	200
总线模式兼容性	203
SS	195
SSPOV	229
SSPOV 状态标志	229
SSPSTAT 寄存器	
R/W 位	209, 211
SUBFSR	380
SUBFWB	369
SUBLW	370
SUBWF	370
SUBWFB	371
SUBULNK	380
SWAPF	371
闪存程序存储器	77
表读与表写	77
表指针	
基于操作的边界	80
表指针边界	80
擦除	82
擦除序列	82
代码保护期间的操作	86
读	81
控制寄存器	78
EECON1 和 EECN2	78
TABLAT (表锁存) 寄存器	80
TBLPTR (表指针) 寄存器	80
相关的寄存器	86
写	83
写校验	86
意外终止	86
写序列	83
写序列 (字编程)	85
闪存配置字	319
上电复位 (POR)	45
上电延时	33
上电延时定时器 (PWRT)	33, 46
延时时序	46
实时时钟和日历	
工作原理	149
寄存器	140
实时时钟和日历 (RTCC)	139
时序图	
1/4 占空比驱动时的 LCD 中断	190
A/D 转换	422
AFE 串行输出	427
AFE 串行输入	427
AFE 读 / 写 (SPI 模式 0,0)	451
AFE 读 / 写 (SPI 模式 1,1)	450
AFE 建议配置序列	453
AFE 具体图形	428
AFE 连续读	452
AFE 数据就绪脉冲	427
AFE 数据就绪行为	455

PIC18F87J72 系列

BRG 溢出序列	247
CLKO 和 I/O	408
EUSART/AUSART 同步发送（主 / 从）	420
EUSART/AUSART 同步接收（主 / 从）	420
I ² C 从模式广播呼叫地址序列 （7 位或 10 位寻址模式）	222
I ² C 从模式（10 位发送）	217
I ² C 从模式（10 位接收，SEN = 0）	215
I ² C 从模式（10 位接收，SEN = 0， ADMSK = 01001）	216
I ² C 从模式（10 位接收，SEN = 1）	221
I ² C 从模式（7 位发送）	214
I ² C 从模式（7 位接收，SEN = 0）	212
I ² C 从模式（7 位接收，SEN = 0， ADMSK = 01011）	213
I ² C 从模式（7 位接收，SEN = 1）	220
I ² C 停止条件接收或发送模式	232
I ² C 主模式（7 位或 10 位发送）	230
I ² C 主模式（7 位接收）	231
I ² C 总线启动位 / 停止位	416
I ² C 总线数据	417
MSSP I ² C 总线启动位 / 停止位	418
MSSP I ² C 总线数据	418
PWM 输出	163
SPI 从模式示例（CKE = 0）	414
SPI 从模式示例（CKE = 1）	415
SPI 模式（从模式，CKE = 0）	202
SPI 模式（从模式，CKE = 1）	202
SPI 模式（主模式）	200
SPI 主模式示例（CKE = 0）	412
SPI 主模式示例（CKE = 1）	413
Timer0 和 Timer1 外部时钟	410
捕捉 / 比较 / PWM	411
重复启动条件	228
重复启动条件期间的总线冲突（情形 1）	236
重复启动条件期间的总线冲突（情形 2）	236
从 RC_RUN 模式到 PRI_RUN 模式的转换	38
从 SEC_RUN 模式到 PRI_RUN 模式的转换（HSPLL）	37
从空闲模式唤醒进入运行模式的转换	40
从同步	201
从休眠模式唤醒的转换（HSPLL）	39
带有时钟仲裁的波特率发生器	226
当 SLPEN = 1 或 CS1:CS0 = 00 时进入 / 退出 LCD 休眠模式	191
到 RC_RUN 模式的转换	38
第一个启动位时序	227
定时器脉冲的产生	154
发送和应答时的总线冲突	233
发送间隔字符序列	253
复位、看门狗定时器（WDT）、振荡器起振定时器 （OST）和上电延时定时器（PWRT）	409
故障保护时钟监视器（FSCM）	330
缓慢上升时间（MCLR 连接到 VDD， VDD 电压上升时间 > TPWRT）	47
进入 SEC_RUN 模式的转换	37
进入空闲模式的转换	40
进入休眠模式的转换	39
启动条件期间的总线冲突（SCL = 0）	235
启动条件期间的总线冲突（仅用于 SDA）	234

启动条件期间由 SDA 仲裁引起的 BRG 复位	235
上电延时时序（MCLR 连接到 VDD， VDD 电压上升时间 TPWRT）	46
上电延时时序（MCLR 未连接到 VDD），情形 1	46
上电延时时序（MCLR 未连接到 VDD），情形 2	47
时钟 / 指令周期	60
时钟同步	219
双速启动转换（从 INTRC 切换到 HSPLL）	328
停止条件期间的总线冲突（情形 1）	237
停止条件期间的总线冲突（情形 2）	237
同步发送	254, 268
同步发送（由 TXEN 位控制）	255, 269
同步接收（主模式，SREN）	256, 270
外部时钟	406
休眠时的自动唤醒位（WUE）	252
异步发送	249, 265
异步发送（背对背）	249, 265
异步接收	251, 267
应答序列	232
在 1/2 复用、1/2 偏置驱动时的 A 型	180
在 1/2 复用、1/2 偏置驱动时的 B 型	181
在 1/2 复用、1/3 偏置驱动时的 A 型	182
在 1/2 复用、1/3 偏置驱动时的 B 型	183
在 1/3 复用、1/2 偏置驱动时的 A 型	184
在 1/3 复用、1/2 偏置驱动时的 B 型	185
在 1/3 复用、1/3 偏置驱动时的 A 型	186
在 1/3 复用、1/3 偏置驱动时的 B 型	187
在 1/4 复用、1/3 偏置驱动时的 A 型	188
在 1/4 复用、1/3 偏置驱动时的 B 型	189
在静态驱动时的 A/B 型	179
正常操作时的自动唤醒位（WUE）	252
自动波特率计算	247
时序图和规范	
A/D 转换要求	422
CLKO 和 I/O 要求	408
EUSART/AUSART 同步发送要求	420
EUSART/AUSART 同步接收要求	420
I ² C 总线启动位 / 停止位要求（从模式）	416
I ² C 总线数据要求（从模式）	417
MSSP I ² C 总线启动位 / 停止位要求	418
MSSP I ² C 总线数据要求	419
PLL 时钟	407
SPI 从模式要求示例（CKE = 1）	415
SPI 模式要求示例（从模式，CKE = 0）	414
SPI 模式要求示例（主模式，CKE = 0）	412
SPI 模式要求示例（主模式，CKE = 1）	413
Timer0 和 Timer1 外部时钟要求	410
捕捉 / 比较 / PWM 要求	411
复位、看门狗定时器、振荡器起振定时器、 上电延时定时器和欠压复位要求	409
内部 RC 精度（INTOSC 和 INTRC）	407
外部时钟要求	406
时钟源	27
复位时的默认系统时钟	28
使用 OSCCON 寄存器选择	28
数据存储	61
存储器映射	
PIC18F86J72/87J72 器件	63
特殊功能寄存器	65
存储区选择寄存器（BSR）	62

快速操作存储区	64
扩展指令集	74
特殊功能寄存器	65
通用寄存器	64
数据寻址模式	71
固有和立即数	71
间接寻址	71
立即数变址寻址	74
BSR	76
受影响的指令	74
映射快速操作存储区	76
使能了扩展指令集的寻址模式对比	75
直接寻址	71
双速启动	319, 328
双通道模拟前端 (AFE)	434
双通道模拟前端 (AFE)。请参见 AFE。	
双字指令	
示例情形	61
所有寄存器的初始化状态	49-54

T

TBLRD	372
TBLWT	373
Timer0	123
16 位模式下的读写操作	124
工作原理	124
时钟源边沿选择 (T0SE 位)	124
时钟源选择 (T0CS 位)	124
相关的寄存器	125
溢出中断	125
预分频比选择 (T0PS2:T0PS0 位)	125
预分频器	125
切换分配	125
预分频器分配 (PSA 位)	125
预分频器。请参见预分频器, Timer0。	
Timer1	127
16 位读 / 写模式	129
TMR1H 寄存器	127
TMR1L 寄存器	127
复位, 使用 CCP 特殊事件触发信号	130
工作原理	128
相关的寄存器	131
用作实时时钟	130
振荡器	127, 129
布线注意事项	130
振荡器, 作为辅助时钟	27
中断	130
作为时钟源	129
Timer2	133
PR2 寄存器	163
TMR2 到 PR2 匹配中断	163
工作原理	133
输出	134
相关的寄存器	134
中断	134
Timer3	135
16 位读 / 写模式	137
TMR3H 寄存器	135
TMR3L 寄存器	135
工作原理	136
特殊事件触发信号 (CCP)	137

相关的寄存器	137
溢出中断	137
振荡器	135, 137
TSTFSZ	374
特殊事件触发器。请参见比较 (CCP 模块)。	

V

VDDCORE/VCAP 引脚	327

W

WCOL	227, 228, 229, 232
WCOL 状态标志	227, 228, 229, 232
WWW 地址	11
WWW, 在线支持	7
外部振荡器模式	
HS	29
时钟输入 (EC 和 ECPLL 模式)	30
稳压器 (片上)	327
低压检测 (LVD)	327
欠压复位 (BOR)	328
上电要求	328
休眠模式下的操作	328

X

XORLW	374
XORWF	375
系列中各器件的详细说明	11

Y

液晶显示 (LCD) 驱动模块	167
引脚功能	
AVDD	19
AVss	19
CH0+/CH0-	20
CH1+/CH1-	20
CSA	20
DR	20
ENVREG	19
MCLR	13
OSC1/CLKI/RA7	13
OSC2/CLKO/RA6	13
RA0/AN0	13
RA1/AN1/SEG18	13
RA2/AN2/VREF-	13
RA3/AN3/VREF+	13
RA4/T0CKI/SEG14	13
RA5/AN4/SEG15	13
RB0/INT0/SEG30	14
RB1/INT1/SEG8	14
RB2/INT2/SEG9/CTED1	14
RB3/INT3/SEG10/CTED2	14
RB4/KBI0/SEG11	14
RB5/KBI1/SEG29	14
RB6/KBI2/PGC	14
RB7/KBI3/PGD	14
RC0/T1OSO/T13CKI	15
RC1/T1OSI/CCP2/SEG32	15
RC2/CCP1/SEG13	15
RC3/SCK/SCL/SEG17	15
RC4/SDI/SDA/SEG16	15
RC5/SDO/SEG12	15
RC6/TX1/CK1/SEG27	15

PIC18F87J72 系列

RC7/RX1/DT1/SEG28	15	INTIO2	25
RD0/SEG0/CTPLS	16	INTPLL1	25
RD0/SEG1	16	INTPLL2	25
RD2/SEG2	16	内部振荡器模块	31
RD3/SEG3	16	振荡器起振定时器 (OST)	33
RD4/SEG4	16	振荡器切换	27
RD5/SEG5	16	振荡器选择	319
RD6/SEG6	16	振荡器转换	28
RD7/SEG7	16	振荡器, Timer1	127, 137
RE0/LCDBIAS1	17	振荡器, Timer3	135
RE1/LCDBIAS2	17	直接寻址	72
RE2/LCDBIAS3	17	指令集	333
RE3/COM0	17	ADDLW	340
RE4/COM1	17	ADDWF	340
RE5/COM2	17	ADDWFC	341
RE6/COM3	17	ADDWF (立即数变址寻址模式)	382
RE7/CCP2/SEG31	17	ANDLW	341
REFIN-	20	ANDWF	342
REFIN+/OUT	20	BC	342
RESET	20	BCF	343
RF1/AN6/C2OUT/SEG19	18	BN	343
RF2/AN7/C1OUT/SEG20	18	BNC	344
RF3/AN8/SEG21/C2INB	18	BNN	344
RF4/AN9/SEG22/C2INA	18	BN OV	345
RF5/AN10/CVREF/SEG23/C1INB	18	BNZ	345
RF6/AN11/SEG24/C1INA	18	BOV	348
RF7/AN5/SS/SEG25	18	BRA	346
RG0/LCDBIAS0	19	BSF	346
RG1/TX2/CK2	19	BSF (立即数变址寻址模式)	382
RG2/RX2/DT2/VLCAP1	19	BTFSF	347
RG3/VLCAP2	19	BTFSF	347
RG4/SEG26/RTCC	19	BTG	348
SAVDD	20	BZ	349
SAVSS	20	CALL	349
SCKA	20	CLRF	350
SDIA	20	CLRWDT	350
SDOA	20	COMF	351
SVDD	20	CPFSEQ	351
SVSS	20	CPFSGT	352
VDD	19	CPFSLT	352
VDDCORE/VCAP	19	DAW	353
VSS	19	DCFSNZ	354
因特网地址	11	DECF	353
硬件乘法器	87	DECFSZ	354
8 x 8 乘法算法	87	GOTO	355
工作原理	87	INCF	355
性能比较 (表)	87	INCFSZ	356
预分频器, Timer0	125	INFSNZ	356
预分频器, Timer2	164	IORLW	357
预分频器, 捕捉	160	IORWF	357
Z		LFSR	358
在线串行编程 (ICSP)	319, 331	MOVF	358
在线调试器	331	MOVFF	359
增强型通用同步 / 异步收发器 (EUSART)。请参见 EUSART。		MOVLB	359
振荡器配置	25	MOVLW	360
EC	25	MOVWF	360
ECPLL	25	MULLW	361
HS	25	MULWF	361
HSPLL	25	NEGF	362
INTIO1	25	NOP	362

POP	363
PUSH	363
RCALL	364
RESET	364
RETFIE	365
RETLW	365
RETURN	366
RLCF	366
RLNCF	367
RRCF	367
RRNCF	368
SETF	368
SETF (立即数变址寻址模式)	382
SLEEP	369
SWAPF	371
SUBFWB	369
SUBLW	370
SUBWF	370
SUBWFB	371
TBLRD	372
TBLWT	373
TSTFSZ	374
XORLW	374
XORWF	375
标准指令	333
操作码字段说明	334
扩展指令	376
使能时的注意事项	381
使用 MPLAB IDE 工具	383
语法	376
通用格式	336
指令周期	60
时钟机制	60
指令流 / 流水线	60
直流特性	400
掉电和供电电流	392
供电电压	391
中断	89
INTx 引脚	104
PORTB, 电平变化中断	104
TMR0	104
电平变化中断 (RB7:RB4) 标志 (RBIF 位)	108
期间, 现场保护	104
中断源	319
A/D 转换完成	277
TMR0 溢出	125
TMR2 到 PR2 匹配 (PWM)	163
TMR3 溢出	137
比较完成 (CCP)	161
捕捉完成 (CCP)	160
电平变化中断 (RB7:RB4)	108
主复位 (MCLR)	45
主同步串行口 (MSSP)。请参见 MSSP。	

PIC18F87J72 系列

注:

MICROCHIP 网站

Microchip 网站 (www.microchip.com) 为客户提供在线支持。客户可通过该网站方便地获取文件和信息。只要使用常用的因特网浏览器即可访问。网站提供以下信息：

- **产品支持**——数据手册和勘误表、应用笔记和示例程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及存档软件
- **一般技术支持**——常见问题 (FAQ)、技术支持请求、在线讨论组以及 Microchip 顾问计划成员名单
- **Microchip 业务**——产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的变更通知客户服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣的某个产品系列或开发工具发生变更、更新、发布新版本或勘误表时，收到电子邮件通知。

欲注册，请登录 Microchip 网站 www.microchip.com。在“支持”(Support)下，点击“变更通知客户”(Customer Change Notification)服务后按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助：

- 代理商或代表
- 当地销售办事处
- 应用工程师 (FAE)
- 技术支持

客户应联系其代理商、代表或应用工程师 (FAE) 寻求支持。当地销售办事处也可为客户提供帮助。本文档后附有销售办事处的联系方式。

也可通过 <http://microchip.com/support> 获得网上技术支持。

PIC18F87J72 系列

读者反馈表

我们努力为您提供最佳文档，以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助于提高文档质量的方面有任何意见或建议，请填写本反馈表并传真给我公司 TRC 经理，传真号码为 86-21-5407-5066。请填写以下信息，并从下面各方面提出您对本文档的意见。

致： TRC 经理

关于： 读者反馈

发自： 姓名 _____
公司 _____
地址 _____
国家 / 省份 / 城市 / 邮编 _____
电话： (_____) _____ - _____

总页数 _____

传真： (_____) _____ - _____

应用 (选填):

您希望收到回复吗? 是 ____ 否 ____

器件: PIC18F87J72 系列

文献编号: DS39979A_CN

问题:

1. 本文档中哪些部分最有特色?

2. 本文档是否满足了您的软硬件开发要求? 如何满足的?

3. 您认为本文档的组织结构便于理解吗? 如果不便于理解, 那么问题何在?

4. 您认为本文档应该添加哪些内容以改善其结构和主题?

5. 您认为本文档中可以删减哪些内容, 而又不会影响整体使用效果?

6. 本文档中是否存在错误或误导信息? 如果存在, 请指出是什么信息及其具体页数。

7. 您认为本文档还有哪些方面有待改进?

产品标识体系

欲订货，或获取价格、交货等信息，请与我公司生产厂或各销售办事处联系。

部件编号	X	IXX	XXX
器件	温度范围	封装	定制编号
器件 (1,2)	PIC18F86J72 和 PIC18F86J72T PIC18F87J72 和 PIC18F87J72T		
温度范围	I = -40°C 至 +85°C （工业级）		
封装	PT = TQFP （薄型四方扁平封装）		
定制编号	QTP、SQTP、编码或特殊要求 （其它情况均为空白）		

示例：

a) PIC18F87J72-I/PT 301 = 工业级温度，TQFP 封装，QTP 的定制编号为 #301。

b) PIC18F87J72T-I/PT = 卷带式，工业级温度，TQFP 封装。

注 1: F = 标准电压范围

2: T = 卷带式

全球销售及服务中心

美洲

公司总部 **Corporate Office**
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 1-480-792-7200
Fax: 1-480-792-7277

技术支持:
<http://www.microchip.com/support>

网址: www.microchip.com

亚特兰大 Atlanta
Duluth, GA
Tel: 1-678-957-9614
Fax: 1-678-957-1455

波士顿 Boston
Westborough, MA
Tel: 1-774-760-0087
Fax: 1-774-760-0088

芝加哥 Chicago
Itasca, IL
Tel: 1-630-285-0071
Fax: 1-630-285-0075

克里夫兰 Cleveland
Independence, OH
Tel: 1-216-447-0464
Fax: 1-216-447-0643

达拉斯 Dallas
Addison, TX
Tel: 1-972-818-7423
Fax: 1-972-818-2924

底特律 Detroit
Farmington Hills, MI
Tel: 1-248-538-2250
Fax: 1-248-538-2260

印第安纳波利斯 Indianapolis
Noblesville, IN
Tel: 1-317-773-8323
Fax: 1-317-773-5453

洛杉矶 Los Angeles
Mission Viejo, CA
Tel: 1-949-462-9523
Fax: 1-949-462-9608

圣克拉拉 Santa Clara
Santa Clara, CA
Tel: 1-408-961-6444
Fax: 1-408-961-6445

加拿大多伦多 Toronto
Mississauga, Ontario, Canada
Tel: 1-905-673-0699
Fax: 1-905-673-6509

亚太地区

亚太总部 **Asia Pacific Office**
Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 北京
Tel: 86-10-8569-7000
Fax: 86-10-8528-2104

中国 - 成都
Tel: 86-28-8665-5511
Fax: 86-28-8665-7889

中国 - 重庆
Tel: 86-23-8980-9588
Fax: 86-23-8980-9500

中国 - 杭州
Tel: 86-571-2819-3187
Fax: 86-571-2819-3189

中国 - 香港特别行政区
Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 南京
Tel: 86-25-8473-2460
Fax: 86-25-8473-2470

中国 - 青岛
Tel: 86-532-8502-7355
Fax: 86-532-8502-7205

中国 - 上海
Tel: 86-21-5407-5533
Fax: 86-21-5407-5066

中国 - 沈阳
Tel: 86-24-2334-2829
Fax: 86-24-2334-2393

中国 - 深圳
Tel: 86-755-8203-2660
Fax: 86-755-8203-1760

中国 - 武汉
Tel: 86-27-5980-5300
Fax: 86-27-5980-5118

中国 - 西安
Tel: 86-29-8833-7252
Fax: 86-29-8833-7256

中国 - 厦门
Tel: 86-592-238-8138
Fax: 86-592-238-8130

中国 - 珠海
Tel: 86-756-321-0040
Fax: 86-756-321-0049

亚太地区

台湾地区 - 高雄
Tel: 886-7-536-4818
Fax: 886-7-330-9305

台湾地区 - 台北
Tel: 886-2-2500-6610
Fax: 886-2-2508-0102

台湾地区 - 新竹
Tel: 886-3-5778-366
Fax: 886-3-5770-955

澳大利亚 Australia - Sydney
Tel: 61-2-9868-6733
Fax: 61-2-9868-6755

印度 India - Bangalore
Tel: 91-80-3090-4444
Fax: 91-80-3090-4123

印度 India - New Delhi
Tel: 91-11-4160-8631
Fax: 91-11-4160-8632

印度 India - Pune
Tel: 91-20-2566-1512
Fax: 91-20-2566-1513

日本 Japan - Osaka
Tel: 81-66-152-7160
Fax: 81-66-152-9310

日本 Japan - Yokohama
Tel: 81-45-471-6166
Fax: 81-45-471-6122

韩国 Korea - Daegu
Tel: 82-53-744-4301
Fax: 82-53-744-4302

韩国 Korea - Seoul
Tel: 82-2-554-7200
Fax: 82-2-558-5932 或
82-2-558-5934

马来西亚 Malaysia - Kuala Lumpur
Tel: 60-3-6201-9857
Fax: 60-3-6201-9859

马来西亚 Malaysia - Penang
Tel: 60-4-227-8870
Fax: 60-4-227-4068

菲律宾 Philippines - Manila
Tel: 63-2-634-9065
Fax: 63-2-634-9069

新加坡 Singapore
Tel: 65-6334-8870
Fax: 65-6334-8850

泰国 Thailand - Bangkok
Tel: 66-2-694-1351
Fax: 66-2-694-1350

欧洲

奥地利 Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

丹麦 Denmark-Copenhagen
Tel: 45-4450-2828
Fax: 45-4485-2829

法国 France - Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

德国 Germany - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

意大利 Italy - Milan
Tel: 39-0331-742611
Fax: 39-0331-466781

荷兰 Netherlands - Drunen
Tel: 31-416-690399
Fax: 31-416-690340

西班牙 Spain - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

英国 UK - Wokingham
Tel: 44-118-921-5869
Fax: 44-118-921-5820

11/29/11