

# 695 MHz至2700 MHz正交解调器, 集成小数N分频PLL和VCO

# **ADRF6820**

### 产品特性

集成小数N分频PLL的I/Q解调器 RF输入频率范围: 695 MHz至2700 MHz 内部LO频率范围: 356.25 MHz至2850 MHz 输入P1dB: 14.5 dBm (1900 MHz RF) 输入IP3: 35 dBm (1900 MHz RF) 可编程HD3/IP3调整 单刀双掷(SPDT) RF输入开关 RF数字步进衰减范围: 0 dB至15 dB 集成式RF可调谐巴伦,支持单端50 Ω输入 多核集成式VCO 解调1 dB带宽: 600 MHz 4个可选基带增益和带宽模式 数字可编程LO相位失调和直流零点 可通过三线式串行端口接口(SPI)进行编程 40引脚、6 mm x 6 mm LFCSP封装

#### 应用

蜂窝W-CDMA/GSM/LTE 数字预失真(DPD)接收器 微波点对点无线电

### 概述

ADRF6820是一款高度集成的解调器和频率合成器,非常 适合用于下一代通信系统中。该器件功能丰富,内置一个 高线性度宽带I/Q解调器、一个集成式小数N分频锁相环 (PLL),以及一个低相位噪声多核压控振荡器(VCO)。此外, ADRF6820还集成了2:1 RF开关、一个片内可调谐RF巴伦、 一个可编程RF衰减器和两个低压差(LDO)稳压器。该高度 集成的器件适用于6 mm x 6 mm小尺寸解决方案。

高隔离度的2:1 RF开关和片内可调谐RF巴伦使ADRF6820支 持两个单端50 Ω端接RF输入。可编程衰减器确保高线性度 解调器内核具有最佳的差分RF输入电平。集成式衰减器提 供的衰减范围为0 dB至15 dB,步进为1 dB。

ADRF6820提供两种产生差分本振(LO)输入信号选择方式:从外部通过高频低相位噪声LO信号产生,或从内部通过片内小数N分频频率合成器。集成式频率合成器的连续

LO覆盖范围为356.25 MHz至2850 MHz。由于参考频率值在 传递至鉴频鉴相器(PFD)之前能够通过除法或乘法模块将 其增加或减少至期望值,因此PLL参考源输入可支持较宽 的频率范围。

选定后,内部小数N分频频率合成器的输出施加到2分频正 交分相器。1×LO信号可从外部LO路径施加到内置的多相 滤波器,或者2分频正交分相器采用2×LO信号产生正交LO 输入信号,用于混频器。

ADRF6820采用先进的硅锗BiCMOS工艺制造,提供40引脚、裸露焊盘、符合RoHS标准的6mmx6mmLFCSP封装。额定温度范围为-40°C至+85°C。



**Document Feedback** 

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com

ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册。



# 目录

产品特性1
应用1
功能框图1
概述1
修订历史2
技术规格3
系统规格3
动态性能3
频率合成器/PLL规格5
数字逻辑规格6
绝对最大额定值7
热阻7
ESD警告7
引脚配置和功能描述8
典型性能参数
工作原理14
RF输入开关14
可调谐巴伦14

	RF衰减器	15
	LO生成模块	15
	有源混频器	17
	基带缓冲器	17
	串行端口接口(SPI)	17
应	用信息	18
	基本连接	18
	RF巴伦插入损耗优化	20
	带宽选择模式	22
	IP3和噪声系数优化	24
	I/Q输出负载	26
	镜像抑制	27
	I/Q极性	28
	布局布线	29
寄	存器映射	30
	寄存器地址描述	31
外	形尺寸	45
	订购指南	45

# 修订历史

# 2014年3月—修订版0至修订版A

更改"产品特性"部分	1
表1增加LO谐波抑制参数和DSA衰减精度参数	
更改表2	
更改表3	5
更改图5和图8	9
更改图21和图22	12
更改表17	
增加"地址:0x44;复位:0x0000;	
名称: DIV_SM_CTL"部分和表36, 重新排序	
更改"地址: 0x45; 复位: 0x0000;	
名称: VCO_CTL2"部分和表37	
增加"地址:0x46;复位:0x0000;	
名称: VCO_RB"部分和表38	

# 2013年12月—修订版0:初始版

# **技术规格** <sup>系统规格</sup>

VPOS\_5V=5V, VPOS\_3P3=3.3V, 环境温度(T<sub>A</sub>)=25°C, 高端LO注入, 内部LO模式, RF衰减范围=0dB, 输入IP2/输入IP3 信号音间隔=5 MHz且每信号音-5 dBm, BWSEL=0时f<sub>IF</sub>=40 MHz, BWSEL=2时f<sub>IF</sub>=200 MHz。

表1.					
参数	测试条件/注释	最小值	典型值	最大值	单位
RF输入					MHz
RF频率范围		695		2700	MHz
回损			15		dB
输入阻抗			50		Ω
输入功率				18	dBm
LO内部频率					MHz
LO内部频率范围		356.25		2850	MHz
外部LO频率范围		350		6000	MHz
LO输入电平		-6		+6	dBm
LO输入阻抗			50		Ω
LO谐波抑制 <sup>1</sup>	输出端2xLO或外部LO (LO = 1900 MHz)		-30		dBc
电源电压					V
VPOS_3P3		3.1	3.3	3.5	V
VPOS_5V		4.7	5.0	5.25	V
RF衰减范围	步长 = 1 dB	0		15	dB
数字步进衰减器(DSA)	两个相邻DSA代码之间的步进误差		±0.5		dB
	衰减精度		±1.0		dB
IF输出					
增益平坦度	任意20 MHz带宽范围		0.2		dB
正交相位误差	不应用校正		1		度
I/Q幅度不平衡	不应用校正		0.1		dB
输出直流失调	不应用校正		20		mV
输出共模		1.5		2.4	V
I/Q输出阻抗	差分		50		Ω
总功耗					
	外部LO,多相滤波器LO路径		1100		mW
	内部PLL/VCO, 2xLO路径		1400		mW

1在标称电源和温度下用标称器件测量。

# 动态性能

表2.

		BWSEL0 <sup>1</sup>	BWSEL2 <sup>1</sup>	
参数	测试条件/注释	最小值 典型值 最大值	最小值 典型值 最大值	单位
解调带宽	1 dB带宽,f <sub>LO</sub> =2100 MHz	240	600	MHz
	3 dB带宽,f <sub>LO</sub> = 2100 MHz	480	1400	MHz
$f_{RF} = 900 \text{ MHz}$				
转换增益	电压增益	+3.5	-2.5	dB
输入P1dB		11	14	dBm
输入IP3		34	38	dBm
输入IP2		65	61	dBm
噪声系数	内部LO	17	19	dB
	外部LO	16	18.5	dB
LO至RF泄露		-82	-82	dBm
RF至LO泄漏		-67	-67	dBm
LO至IF泄漏	相对于-5dBm RF输入功率	-78.5	-78.5	dBc

	BWSEL0 <sup>1</sup> BWSEL2 <sup>1</sup>			
参数	测试条件/注释	最小值 典型值 最大值	最小值 典型值 最大值	单位
RF至IF泄漏	相对于-5dBm RF输入功率	-49	-49	dBc
隔离 <sup>2</sup>	RFIN0与RFIN1之间的隔离	-55	-55	dBc
	RFIN1与RFIN0之间的隔离	-55	-55	dBc
$f_{RF} = 1900 \text{ MHz}$				
转换增益	电压增益	+3	-3	dB
输入P1dB		12	14.5	dBm
输入IP3		33	35	dBm
输入IP2		58	57	dBm
噪声系数	内部LO	18	20	dB
	外部LO	17.5	19.5	dB
LO至RF泄露		-75	-75	dBm
RF至LO泄露		-64	-64	dBm
LO至IF泄露	相对于-5dBm RF输入功率	-64.5	-64.5	dBc
RF至IF泄漏	相对于-5dBm RF输入功率	-43.5	-43.5	dBc
隔离 <sup>2</sup>	RFIN0与RFIN1之间的隔离	-51	-51	dBc
	RFIN1与RFIN0之间的隔离	-39	-39	dBc
$f_{RF} = 2100 \text{ MHz}$				
转换增益	电压增益	+2.5	-3	dB
输入P1dB		12	15.5	dBm
输入IP3		37	34	dBm
输入IP2		58	55	dBm
噪声系数	内部LO	18	20.5	dB
	外部LO	18	20	dB
LO至RF泄露		-72.5	-72.5	dBm
RF至LO泄露		-62	-62	dBm
LO至IF泄露	相对于-5 dBm RF输入功率	-71	-71	dBc
RF至IF泄漏	相对于-5dBm RF输入功率	-45	-45	dBc
隔离 <sup>2</sup>	RFIN0与RFIN1之间的隔离	-48.5	-48.5	dBc
	RFIN1与RFIN0之间的隔离	-36.5	-36.5	dBc
$f_{RF} = 2650 \text{ MHz}$				
转换增益	电压增益	+1.5	-4	dB
输入P1dB		13	16.5	dBm
输入IP3		33	33	dBm
输入IP2		64	55	dBm
噪声系数	内部LO	19.5	22	dB
	外部LO	19.5	21.5	dB
LO至RF泄露		-70	-70	dBm
RF至LO泄露		-57	-57	dBm
LO至IF泄露	相对于-5 dBm RF输入功率	-76	-76	dBc
RF至IF泄漏	相对于-5 dBm RF输入功率	-46	-46	dBc
隔离2	RFIN0与RFIN1之间的隔离	-40.5	-40.5	dBc
	RFIN1与RFIN0之间的隔离	-33	-33	dBc

1参见表15。

<sup>2</sup> 这是RF输入之间的隔离。输入信号施加于RFIN0, RFIN1则用50 Ω电阻端接。IF信号幅度在基带输出端测量。然后配置RFIN1的内部开关,馈通用相对于基波的 变化来衡量。该差异即为RFIN0与RFIN1之间的隔离。

### 频率合成器/PLL规格

VPOS\_5V = 5 V, VPOS\_3P3 = 3.3 V, 环境温度(T<sub>A</sub>) = 25°C,  $f_{REF}$  = 153.6 MHz,  $f_{REF}$  功率 = 4 dBm,  $f_{PFD}$  = 38.4 MHz, 环路滤波器 带宽 = 20 kHz, 在LO输出端测量。

表3.

参数	测试条件/注释	最小值	典型值	最大值	单位
PLL参考					
频率		12		320	MHz
幅度			4	14	dBm
PLL步长 <sup>1</sup>	PFD = 30.72 MHz	468.76			Hz
PLL锁定时间 <sup>2</sup>	PFD = 30.72 MHz, 电荷泵 = 500 µA, 环路带宽 = 40 kHz, 反		5		ms
	冲防回差延迟=0.5 ns, 电荷泵渗漏电流=78.125 μA以下				
PFD频率		24		40	MHz
内部VCO范围		2850		5700	MHz
参考杂散	$f_{REF} = 153.6 \text{ MHz}, f_{PFD} = 38.4 \text{ MHz}, f_{LO} = 1809.6 \text{ MHz}$				
	f <sub>PFD</sub> /4		<-100		dBc
	fpfd/2		<-100		dBc
	f <sub>PFD</sub> × 1		-90.67		dBc
	f <sub>PFD</sub> × 2		-95		dBc
	fpfd × 3		-97		dBc
	$f_{PFD} \times 4$		<-100		dBc
	f <sub>PFD</sub> × 5		<-100		dBc
积分相位噪声3	1 kHz至40 MHz积分带宽,PFD = 38.4 MHz,f <sub>REF</sub> = 153.6 MHz,		0.6		°rms
	4分频, 电荷泵 = 250 μA, 环路带宽 = 20 kHz, 反冲防回差				
	$ 延迟 = 0 \text{ ns}, 电荷泵渗漏电流 = 46.8 \muA以下, LO频率 =$				
የብ ተፖ.አቲ. ራክ	1502.5 MHZ				
冈小性肥 20-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1	10 = 1809.0, IREF = 153.0 MIHZ, IPFD = 38.4 MIHZ		047		dDc/Uz
20 КП2小路滤波器			-94.7		
	20 KП2/価格		-95.0		
	100 四月 100 8021 100 8		1224		
			-122.4 126 F		
	000 K円21/冊1多 1 M山>/白珍		-130.5		
	「WITL/畑/タ   10 MU-/白我		-141.5		
	IUWITZ]細侈		-155.5		
	40 MHZ1偏移		-154.6		arc/Hz

<sup>1</sup> 最小PLL步长是PFD的函数。显示的值基于PFD=30.72 MHz、LO\_DIV=2和公式f<sub>PFD</sub>/65535×2/LO\_DIV。

<sup>2</sup> 锁定时间定义为从更改频率的寄存器写操作结束到输出频率处于目标频率500 Hz范围内所需的时间。

<sup>3</sup> 在标称电源和温度下用标称器件测量。

# 数字逻辑规格

表4.				
参数	测试条件/注释	最小值典	型值 最大值	单位
输入高电压V <sub>II</sub>		1.4		V
输入低电压V <sub>L</sub>			0.70	۷
输出高电压V <sub>OH</sub>	І <sub>он</sub> = −100 μА	2.3		V
输出低电压V <sub>ol</sub>	$I_{OL} = 100 \ \mu A$	0.2		۷
串行时钟周期	tsclk	38		ns
数据与SCLK上升沿之间的建立时间	t <sub>DS</sub>	8		ns
数据与SCLK上升沿之间的保持时间	t <sub>DH</sub>	8		ns
<u>CS</u> 下降沿与SCLK之间的建立时间	ts	10		ns
CS上升沿与SCLK之间的保持时间	t <sub>H</sub>	10		ns
处于逻辑高电平状态的最短周期SCLK	tніgн	10		ns
处于逻辑低电平状态的最短周期SCLK	t <sub>LOW</sub>	10	231	As
读操作的SCLK下降沿与输出数据有效之间的最大延迟时间	t <sub>ACCESS</sub>			
	tz		5	ns







# 绝对最大额定值

# 表5.

参数	额定值
VPOS_5V	0.5 V至+5.5 V
VPOS_3P3	–0.3 V至+3.6 V
VOCM	0.3 V至+3.6 V
CS、SCLK、SDIO	0.3 V至+3.6 V
RFSW	0.3 V至+3.6 V
RFINO、RFIN1	2.5 V峰值,交流耦合
ENBL	–0.3 V至+3.6 V
VTUNE	0.3 V至+3.6 V
LOIN-、LOIN+	16dBm,差分
REFIN	0.3 V至+3.6 V
工作温度范围	-40℃至+85℃
存储温度范围	65℃至+150℃
最高结温	150°C

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,并不能以这些条件或者在任何其他 超出本技术规范操作章节中所示规格的条件下,推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。

# 热阻

 $\theta_{IA}$ 针对最差条件,即焊接在电路板上的器件为表贴封装。

# 表6. 热阻

封装类型	θ <sub>JA</sub>	θ」	单位
40引脚 LFCSP	31.93	1.12	°C/W

### ESD警告



#### ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路,但在遇到高能量 ESD时,器件可能会损坏。因此,应当采取适当的ESD 防范措施,以避免器件性能下降或功能丧失。

# 引脚配置和功能描述



### 表7.引脚功能描述

引脚编号	引脚名称	说明
1, 19, 30, 31, 36	VPOS_3P3	3.3 V电源。
2, 3, 8, 9, 23, 25, 26, 28, 38	GND	地。
4, 5	l+, I–	差分基带输出,I通道。
6, 7	Q-, Q+	差分基带输出,Q通道。
10	DECL1	混频器负载去耦。在DECL1和GND之间连接一个0.22μF电容。
11, 21	VPOS_5V	5 V电源。
12	VOCM	基准电压输入。此引脚设置输出共模电平。
13	SDIO	SPI数据。
14	SCLK	SPI时钟。
15	CS	片选,低电平有效。
16	MUXOUT	多路复用器输出。该输出引脚提供PLL参考信号或PLL锁定检测信号。
17, 18	LOOUT+, LOOUT-	差分LO输出。
20	RFSW	RF开关选择。选择RFIN0或RFIN1。
22, 29	RFIN1, RFIN0	RF输入。单刀双掷开关输入。
24	ENBL	使能,高电平有效。
27, 33	DECL2, DECL3	VCOLDO去耦。
32	VTUNE	VCO调谐电压输入。
34, 35	LOIN-, LOIN+	差分LO输入。
37	СР	PLL电荷泵输出。
39	REFIN	PLL参考输入。
40	DECL4	2.5 V LDO去耦。
	EPAD	裸露焊盘。裸露焊盘必须与低热阻的接地层相连。

# 典型性能参数

除非另有说明, VPOS\_5V=5V, VPOS\_3P3=3.3V, RFDSA\_SEL=0, RFSW=0(RFIN0), 高端LO, 每信号音-5dB, 双音测量, 信号音间隔5MHz。对于BWSEL0, f<sub>IF</sub>=40MHz, 对于BWSEL2, f<sub>IF</sub>=200MHz。关于BAL\_CIN、BAL\_COUT、MIX\_BIAS、DEMOD\_RDAC和DEMOD\_CDAC, 请参阅表16。







图8. 全温度范围内输入IP3 (IIP3)和输入IP2 (IIP2)与LO频率的关系, BWSEL = 2















图15. 增益与共模电压(VCM)的关系, f<sub>RF</sub> = 900 MHz、1900 MHz、 2100 MHz、2650 MHz, BWSEL = 0、2



图16. 输入P1dB (IP1dB)与共模电压(VCM)的关系, f<sub>RF</sub> = 900 MHz、 1900 MHz、2100 MHz、2650 MHz



图17. 功耗( $I_{cc}$ )与共模电压( $V_{cM}$ )的关系,内部和外部LO, $f_{RF}$  = 900 MHz、1900 MHz、2100 MHz、2650 MHz



图18. 开环相位噪声, 1 kHz、10 kHz、50 kHz、1 MHz和10 MHz偏移



图19. 开环相位噪声, 100 kHz、500 kHz、800 kHz和40 MHz偏移



图20. 闭环相位噪声与LO频率的关系, 20 kHz带宽环路滤波器, 在DIV4\_EN = 1(2分频)下测量





图22.2x PFD杂散与LO频率的关系,在DIV4\_EN = 1(2分频)下测量















# 工作原理

ADRF6820集成了许多用于高带宽正交解调器和接收器, 尤其是用于蜂窝基站数字预失真的反馈下变频器路径的基本构建模块。主要特性包括一个单刀双掷(SPDT) RF输入开 关、一个可变RF衰减器、一个可调谐巴伦、一对有源混频 器和两个基带缓冲器。此外,混频器的本振(LO)信号由小 数N分频频率合成器和多核压控振荡器(VCO)产生,具有 倍频程范围和低相位噪声。一对正反器随后将LO频率二分 频,产生同相且正交相位LO信号以驱动混频器。频率合成 器利用小数N分频锁相环(PLL)和附加分频器来实现356.25 MHz 到2850 MHz的连续LO覆盖。此外,也可利用一个多相分相 器从外部LO源产生正交LO信号。

将ADRF6820的所有构建模块放在一起,器件中的信号路 径从输入多路复用器选择的一路RF输入(共有两路)开始, 通过可调谐巴伦将其转换为差分信号。差分RF信号由数字 步进衰减器衰减到最佳输入电平,它具有15 dB的衰减范围, 步进为1 dB。然后,一个吉尔伯特单元混频器将该RF信号与 LO信号混频,降低至中频(IF)或基带。射极跟随器利用可 调输出共模电平进一步缓冲混频器的输出。

ADRF6820的不同部分通过串行端口接口(SPI)可编程的寄存器控制。

# RF输入开关

ADRF6820集成一个SPDT开关,用于选择两路RF输入中的 一路。所需RF输入的选择是通过外部控制引脚或对SPI的 串行寄存器写操作实现的。与串行写操作方法相比,引脚 控制可以更快速地切换RF输入。采用RFSW引脚(引脚20), RF输入可在100 ns内完成切换。使用串行端口控制时,切换 时间以SPI编程的延迟为主,对于10 MHz串行时钟,该延迟 时间至少为2.4 μs。

RFSW\_MUX位(寄存器0x23的位11)选择RF输入开关是由外 部引脚控制,还是由SPI控制(参见表8)。上电时,器件默 认配置是引脚控制。RFSW连接到GND即选择RFIN0, RFSW连接到VPOS\_3P3即选择RFIN1。在串行模式控制 下,写入RFSW\_SEL位(寄存器0x23的位9)便可选择两路RF 输入中的一路。如果仅使用一个RFINx端口,不使用的RF 输入必须妥善端接以提高隔离性能。RFIN0/REFIN1端口内 部端接50 Ω电阻,直流电平为2.5 V。为避免中断直流电平, 建议使用接GND的隔直电容进行端接。图30给出了仅选择 RFIN0时的推荐配置。



### 可调谐巴伦

ADRF6820集成了一个可编程巴伦,其工作频率范围是 695 MHz到2700 MHz。可调谐巴伦有利于从单端50 Ω RF输 入驱动,集成巴伦的单端到差分转换可提供额外的共模噪 声抑制。



图31. 集成可调谐巴伦

为实现RF巴伦调谐,应写入寄存器0x30来开关原边和副边 上的并联电容。增加的电容(与巴伦的感性绕组并联)将改 变电感电容(LC)谐振器的谐振频率。因此,选择BAL\_CIN (寄存器0x30的位[3:1])和BAL\_COUT(寄存器0x30的位[7:5]) 的适当组合,便可设置所需的频率并优化增益。大多数情 况下,输入和输出电容一并进行调谐,不过有时出于匹配 方面的考虑,对它们单独进行调谐可能更好。

#### 表8. RF输入选择表

RFSW_MUX(寄存器地址0x23的位11)	RFSW_SEL SPI控制(寄存器地址0x23的位9)	RFSW引脚控制(引脚20)	RF输入
0	0	X <sup>1</sup>	<b>RFIN0</b>
0	1	X <sup>1</sup>	RFIN1
1	X <sup>1</sup>	0	<b>RFIN0</b>
1	X <sup>1</sup>	1	RFIN1

<sup>1</sup>X=无关位。

### RF衰减器

可调谐巴伦之后是RF数字步进衰减器(RFDSA),其衰减范 围为0 dB至15 dB,步进为1 dB。DGA\_CTL寄存器中的RFDSA\_ SEL位(寄存器0x23的位[8:5])决定RFDSA的设置。

### LO生成模块

ADRF6820的混频器可使用内部或外部LO信号。内部LO由 片内VCO产生,可在2850 MHz至5700 MHz的倍频程频率范 围内调谐。VCO的输出通过小数N分频PLL锁相至外部参 考时钟,小数N分频PLL可通过SPI控制寄存器编程。为产 生356.25至2850 MHz频率范围内的同相且正交相位LO信号 以驱动混频器,应通过分频器组合来控制VCO输出,如图 32所示。

或者,也可以将外部信号与分频器或多相分相器一起使用 来产生正交LO信号以驱动混频器。在要求最低相位噪声的 苛刻应用中,可能需要从外部提供LO信号。正交LO产生 的不同方法和所需的控制寄存器编程参见表9。

### 内部LO模式

在内部LO模式下,ADRF6820利用片内PLL和VCO来合成 LO信号的频率。如图32所示,PLL由参考路径、鉴频鉴相 器(PFD)、电荷泵和带预分频器的可编程整数分频器组成。 参考路径接收参考时钟,将其2/4/8分频或1/2倍频后送至 PFD。PFD将该信号与VCO的分频信号进行比较。根据所 选的PFD极性,如果VCO信号比参考频率慢/快,PFD将向 电荷泵发送升/降信号。电荷泵发送一个电流脉冲到片外环 路滤波器,从而提高或降低调谐电压(VTUNE)。

ADRF6820集成了四个VCO内核,覆盖从2.85 GHz到5.7 GHz 的倍频程范围。

表9列出了各VCO覆盖的频率范围。所需VCO可通过 VCO\_SEL位(寄存器0x22的位[2:0])选择。



#### 表9. LO模式选择

LO选择	f <sub>vco</sub> 或f <sub>ext</sub> (GHz)	正交产生	QUAD_DIV_EN,, 寄存器0x01[9]	LO Enables,寄存器 0x01[6:0]	VCO_SEL, 寄存器0x22[2:0]
内部(VCO)	2.85至3.5	2分频	1	111 111X	011
	3.5至4.02	2分频	1	111 111X	010
	4.02至4.6	2分频	1	111 111X	001
	4.6至5.7	2分频	1	111 111X	000
外部(2x LO)	0.7至6.0	2分频	1	101 000X	1XX
外部(1x LO)	0.35至3.5	2分频	0	000 000X	XXX

### LO频率和分频器

来自VCO或外部LO输入的信号经过一系列分频器后进行缓冲,以驱动有源混频器。输入信号的频率由两个可编程2 分频级进行1/2/4分频,然后送入正交分频器,由后者再次 2分频,以产生混频器所用的同相且正交相位LO信号。选 择不同LO频率范围所需的控制位(寄存器0x22的位[4:3])参 见表10。

### 表10. LO频率和分频器

LO频率范围 (MHz)	fvco/fLo或 f <sub>EXTLO</sub> /fLo	DIV8_EN (寄存器0x22的 位4)	DIV4_EN (寄存器0x22的 位3)
1425至2850	2	0	0
712.5至1425	4	0	1
356.25至712.5	8	1	1

### PLL频率编程

N分频器将差分VCO信号分频至PFD频率。N分频器可通 过设置DIV\_MODE位(寄存器0x02的位11)而配置为小数模 式或整数模式。默认配置是小数模式。N值和PLL频率可 利用以下公式来确定:

$$\begin{split} f_{PFD} &= \frac{f_{VCO}}{2 \times N} \\ N &= INT + \frac{FRAC}{MOD} \\ f_{LO} &= \frac{f_{PFD} \times 2 \times N}{LO\_DIVIDER} \end{split}$$

其中:

 $f_{PPD}$ 是鉴频鉴相器频率。  $f_{VCO}$ 是VCO频率。 N是小数分频比(INT + FRAC/MOD)。 INT是寄存器0x02编程设置的整数分频比。 FRAC是寄存器0x03编程设置的小数分频比。 MOD是寄存器0x04编程设置的模数分频比。  $f_{LO}$ 是环路锁定时进入混频器内核的LO频率。  $LO_DIVIDER$ 表示最终分频比,它将VCO或外部LO信号的 频率2/4/8分频后送入混频器(参见表10)。

### PLL锁定时间

写入最后一个寄存器后,锁定PLL所需的时间分为两部分: VCO频段校准和环路建立。

写入最后一个寄存器后,PLL自动执行VCO频段校准以选 择正确的VCO频段。此校准需要大约94,208个PFD周期。 对于40 MHz f<sub>PFD</sub>,这相当于2.36 ms。校准完成后,PLL的反馈 操作使VCO最终锁定正确的频率。锁定发生的速度取决于 非线性周跳行为和环路的小信号建立时间。要准确估计锁 定时间,请下载ADIsimPLL工具,它能正确捕捉这些效 应。一般而言,高带宽环路的锁定速度快于低带宽环路。

锁定检测信号作为可选输出之一,通过MUXOUT引脚提供,逻辑高电平表示环路已锁定。MUXOUT引脚由 REF\_MUX\_SEL位(寄存器0x21的位[6:4])控制,默认配置是 PLL锁定检测。

### 缓冲LO输出

内部LO信号的缓冲版本以差分形式在LOOUT+和LOOUT-引脚(引脚17和引脚18)提供。利用正交分频器产生正交LO 信号时,输出信号的频率是混频器LO信号频率的2倍或1倍。 输出驱动电平由LO\_DRV\_LVL位(寄存器0x22的位[7:6])设 置,如表11所示。

LO信号的存在使得许多器件可以通过菊花链形式同步连接。一个ADRF6820用作主器件并提供LO信号,后续从器件共享该LO输出信号。这种灵活性可大幅简化需要多个LO的系统的LO要求。

### 表11.LO输出电平

LO_DRV_LVL(寄存器0x22的 位[7:6])	幅度(dBm)	直流电平(V)
00	-5	3.0
01	-1	2.85
10	+2	2.7
11	+4	2.5

### 外部LO模式

利用VCO\_SEL位(寄存器0x22的位[2:0])选择外部或内部LO 模式。要配置外部LO模式,应将寄存器0x22的位[2:0]设为 4(十进制),并将差分LO信号施加于引脚34 (LOIN-)和引脚 35 (LOIN+)。外部LO频率范围是350 MHz至6 GHz。当选择 多相分相器时,有源混频器需要一个1xLO信号,或将一个 2xLO信号与内部正交分频器一起使用,如表9所示。

LOIN+和LOIN-输入引脚必须交流耦合,不用时应断开。

### 要求的PLL/VCO设置和寄存器写操作序列

除了写入相应的寄存器以配置PLL和VCO的所需LO频率和 相位噪声性能,还必须写入表12所列的寄存器。

为确保PLL锁定所需的频率,应遵守PLL寄存器的适当写操 作顺序。PLL寄存器必须相应地进行配置以实现所需的频 率,最后的写操作必须是写入寄存器0x02 (INT\_DIV)、寄存 器0x03 (FRAC\_DIV)或寄存器0x04 (MOD\_DIV)。写入其寄 存器0x02、寄存器0x03和寄存器0x04时,会启动内部VCO 校准,这是锁定PLL的最后一步。

#### 表12. 要求的PLL/VCO寄存器写操作

地址[位]	位名称	设置	说明
0x21[3]	PFD_POLARITY	0x1	负极性
0x49[15:0]	RESERVED,	0x14B4	内部设置
	SET_1, SET_0		

### 有源混频器

来自RFDSA的信号被分解以驱动一对双平衡吉尔伯特单元 有源混频器,从而由LO信号下变频至基带。通过更改 MIX\_BIAS位(寄存器0x31的位[12:10])的值以设置混频器的 电流,实现输出噪声与线性度的平衡。

有源混频器利用失真校正电路来消除混频器的三阶失真。 校正信号的幅度和相位由控制寄存器域DEMOD\_RDAC和 DEMOD\_CDAC(分别是寄存器0x31的位[8:5]和寄存器0x31 的位[3:0])的组合确定。更多信息参见"IP3和噪声系数优 化"部分。

解调器增益和带宽由混频器负载中的电阻和电容设置,受 BWSEL位(寄存器0x34的位[9:8])控制,如表15所示。更多 信息参见"带宽选择模式"部分。

### 基带缓冲器

射极跟随器缓冲混频器负载处的信号,并驱动基带输出引 脚(I+、I-、Q-和Q+)。射极跟随器的偏置电流由BB\_BIAS 位(寄存器0x34的位[11:10])控制,如表13所示。应根据所 需的负载驱动能力设置偏置电流:对于额定200 Ω负载,BB\_ BIAS = 1;对于50 Ω或100 Ω负载,建议设置BB\_BIAS = 2。 基带输出的差分阻抗为50 Ω,但是,为了优化线性度性能, ADRF6820输出负载必须较高(即200 Ω)。相关支持数据参见 "I/Q输出负载"部分。

#### 表13.基带缓冲器偏置

BB_BIAS(寄存器0x34的位[11:10])	偏置电流(mA)
00	0
01	4.5
10	9
11	13.5

### 串行端口接口(SPI)

ADRF6820 SPI允许用户利用芯片内部的一个结构化寄存器 空间来配置器件,以满足特定功能或操作的需要。此接口 为用户提供了额外的灵活性和自定义途径。通过串行端口 接口可访问及读写地址。

串行端口接口由三条控制线组成:SCLK、SDIO和CS。 SCLK(串行时钟)是串行移位时钟,用来同步串行接口的读 写操作。SDIO是串行数据输入或输出,取决于发送的指令 和时序帧中的相对位置。CS(片选引脚信号)是低电平有效 控制,用来选通读写周期。CS的下降沿与SCLK的上升沿 共同决定帧的开始。当CS为高电平时,所有SCLK和SDIO 活动都被忽略。串行时序及其定义参见表4。

ADRF6820协议由7个寄存器地址位、读/写位和16个数据位 组成。地址和数据域均是按最高有效位(MSB)优先方式来 组织,最后是最低有效位(LSB)。

在一个写周期中,最多可移入16位的串行写数据(MSB到 LSB)。如果CS上升沿出现在串行数据的LSB锁存之前,则 只有已经锁存的位会被写入器件。如果移入16个以上的数 据位,则只将最近的16位写入器件。ADRF6820写周期的 输入逻辑电平支持低至1.8 V的接口。

在一个读周期中,最多可移出16位的串行读数据(MSB优 先)。16位后移出的数据未做定义。给定寄存器地址的回读 内容不一定与该地址的写入数据一致。读周期的输出逻辑 电平是2.5 V。

= 1 4



衣14.			
引脚编号	引脚名称	说明	基本连接
5 V电源			
11	VPOS_5V	混频器电源	通过100 pF和0.1 µF电容将此电源引脚去耦至地。确保去 耦电容靠近该引脚放置。
21	VPOS_5V	RF前端电源	通过100 pF和10 μF (0805)电容将此电源引脚去耦至地。 确保去耦电容靠近该引脚放置。
3.3 V电源			
1	VPOS_3P3V	数字电源	通过100 pF和0.1 μF电容将此引脚去耦至地。
19	VPOS_3P3V	LO电源	通过100 pF和0.1 μF电容将此引脚去耦至地。
30	VPOS_3P3V	LO电源	通过100 pF和0.1 μF电容将此引脚去耦至地。
31	VPOS_3P3V	VCO电源	通过100 pF和10 μF电容将此引脚去耦至地。
36	VPOS_3P3V	PLL电源	通过100 pF和0.1 μF电容将此引脚去耦至地。

引脚编号	引脚名称	说明	基本连接
PLL/VCO			
37	СР	频率合成器电荷泵输出电压	通过环路滤波器连接到VTUNE引脚。
39	REFIN	频率合成器参考频率输入	标称输入电平为1Vp-p。输入范围为12 MHz至320 MHz。 此引脚内部偏置到VPOS_3P3V/2,必须交流耦合。
17, 18	LOOUT+, LOOUT-	差分LO输出	差分输出阻抗为50Ω。这些引脚内部偏置,必须交流耦合。直流电平随LO输出驱动电平而变化。参见表11。
34, 35	LOIN-, LOIN+	差分LO输入	差分输入阻抗为50Ω。这些引脚内部偏置,必须交流 耦合。
16	MUXOUT	PLL多路复用器输出	该输出引脚提供PLL参考信号或PLL锁定检测信号。
32	VTUNE	VCO调谐电压	此引脚由环路滤波器的输出驱动,标称输入电压范围 是1 V到2.8 V。
RF输入			
22, 29	RFIN1, RFINO	RF输入	单端RF输入具有50 Ω输入阻抗。这些引脚内部偏置到 VPOS_5V/2。应交流耦合RF输入。为了改善通道间隔 离,请参见"布局布线"部分中的建议印刷电路板(PCB) 布局。未使用的RF输入应当用接GND的隔直电容端接 以改善隔离性能。
20	RFSW	RF输入的引脚控制	对于RFINO,将RFSW设置为逻辑低电平;对于RFIN1, 应将RFSW设置为逻辑高电平。如需逻辑高电平,将此 引脚连接到2.5 V电压。
解调器输出			
4, 5, 6, 7	l+, I–, Q–, Q+	I和Q通道混频器基带输出	I和Q混频器输出具有50Ω差分输出阻抗(每个引脚25Ω)。 VOCM引脚设置输出共模电平。
12	VOCM	混频器输出共模电压	该输入引脚设置I和Q复数输出的共模电压。VOCM需要1.5 V至2.4 V范围内的干净电压源。当该电压不在此范围内时,线性度性能会下降。
使能 24	ENBL	外部使能引脚控制	此引脚设为高电平可使能内部模块,设为低电平则关 断内部模块。要指定内部模块,请写入寄存器0x10以 设置关断屏蔽。
串行端口接口 13	SDIO	SPI数据输入/输出	3.3 V兼容逻辑电平。
14	SCLK	SPI时钟	3.3 V兼容逻辑电平。
15	CS	SPI片选	低电平有效。3.3 V兼容逻辑电平。
LDO去耦			
10	DECL1	混频器LDO去耦	通过0.22 μF电容将此引脚去耦至地。确保去耦电容靠近 该引脚放置。
27	DECL2	VCO2 LDO去耦	通过100 pF和10 μF (0805)电容将此电源引脚去耦至地。 确保去耦由容靠近该引脚放置。
33	DECL3	VCOLDO去耦	通过100 pF和10 μF (0805)电容将此电源引脚去耦至地。 确保去耦由容靠近该引脚放置
40	DECL4	2.5V LDO去耦	通过100 pF和10 μF电容将此电源引脚去耦至地。确保 去耦电容靠近该引脚放置。
GND			
2, 3, 8, 9, 23, 25, 26, 28, 38	GND	地	这些引脚连接到PCB的GND。
(EPAD)		裸露焊盘(EPAD)	裸露散热焊盘位于封装的底部。裸露焊盘应焊接到地。

# RF巴伦插入损耗优化

如图34至图37所示, ADRF6820混频器的增益已针对 BAL\_CIN和BAL\_COUT(寄存器0x30的位[7:0])的每种组合 进行测定。可以利用BAL\_CIN和BAL\_COUT的各种值来优 化ADRF6820的增益。优化的值不随温度而变化。选定值 后,绝对增益随温度而变化,但BAL\_CIN和BAL\_COUT值 的签名保持不变。



输入频率较低时,需要更大的电容。这可通过将更大的代 码写入BAL\_CIN和BAL\_COUT来实现。高频时需要的电容 较小,使用较小的BAL\_CIN和BAL\_COUT代码是合适的。 对于各种BAL\_CIN和BAL\_COUT代码,图38显示了增益随 频率的变化。图34至图38只能用作指南,切勿在绝对意义 上解读它们,因为具体应用和PCB设计各有不同。为实现 最大增益,可能需要再进行微调。表16列出了不同RF频率 的推荐BAL\_CIN和BAL\_COUT设置。



图37. 增益与BAL\_CIN和BAL\_COUT的关系(f<sub>RF</sub> = 2600 MHz)



图38. 不同BAL\_CIN和BAL\_COUT代码下增益与RF频率的关系

### 带宽选择模式

ADRF6820提供四种带宽选择模式,如表15所示。带宽选 择模式包括高增益、低带宽或低增益、高带宽。混频器负 载中的电阻和电容的选择决定IF增益和带宽。利用寄存器 0x34的位[9:8]选择四种模式中的一种。

高增益模式BWSEL0和BWSEL1在增益、噪声系数和线性度 方面的性能相当。类似地,低增益模式BWSEL2和BWSEL3 也具有相同的性能规格。区分不同模式的因素是IF带宽。 图39至图42显示了不同LO频率下各种带宽模式的电压增 益、通带平坦度和1dB带宽。表15总结了图39至图42的结果。

表15. 混频器增益和带宽选择模式1

BWSEL (寄存器0x34[9:8])	模式	电压增益 (dB)	1 dB带宽 (MHz)	3 dB带宽 (MHz)
00	BWSEL0	+2	240	480
01	BWSEL1	+2	180	340
10	BWSEL2	-3	600	1400
11	BWSEL3	-3	500	900

<sup>1</sup> f<sub>LO</sub> = 2100 MHz,高端LO注入。



图39. 电压增益与IF频率的关系, BWSEL=0, LO固定且RF扫描

LO频率设置为1800 MHz、2100 MHz和2700 MHz,RF频率 则是扫过。利用这种测量方法,图39至图42显示了RF和IF 滚降的效应。RF滚降由集成RF巴伦决定,IF滚降由带宽选 择模式设置。在最宽带宽模式(BWSEL2)下,RF滚降和IF滚 降的效应最明显,如图41所示。图41显示,当LO频率为 2700 MHz时,带宽最平坦且最宽,因为RF频率离集成RF巴 伦的滚降最远。在f<sub>LO</sub>=1800 MHz和f<sub>LO</sub>=2100 MHz扫描中, RF巴伦的影响变得明显起来,导致1 dB带宽变窄。

精确测量ADRF6820的电压增益平坦度是非常困难的,因为信号发生器和频谱分析仪会引入其自身的幅度误差。此外,在高频时,板走线的匹配度降低,导致信号反射。由于测量结果包括信号发生器和频谱分析仪的幅度误差,因此ADRF6820的增益平坦度约为0.3 dB(对于任意100 MHz带宽)或0.2 dB(对于任意20 MHz带宽)。设计上,ADRF6820的增益平坦度远远优于此值,不过由于测量方法受限,我们只能如实提供上述结果。

图39至图42同时显示了正和负IF频率的数据。正IF频率代表低端LO注入,负IF频率代表高端LO注入。



图40. 电压增益与IF频率的关系, BWSEL = 1, LO固定且RF扫描





LO = 1800MHz LO = 2100MHz LO = 2700MHz

0

-0.5 -1.0

图41. 电压增益与IF频率的关系, BWSEL = 2, LO固定且RF扫描

图42. 电压增益与IF频率的关系, BWSEL = 3, LO固定且RF扫描

### IP3和噪声系数优化

ADRF6820可以根据不同的目的进行配置:提高性能抑或 降低功耗。在性能至关重要的应用中,ADRF6820提供IP3 或噪声系数优化功能。然而,如果功耗是优先考虑因素, 则可降低混频器偏置电流以节省整体功耗,不过性能会降 低。无论具体应用的需求是什么,ADRF6820都能提供性 能与功耗兼顾的配置。

调整混频器偏置设置对性能和功耗的影响最大。因此,首先应调整混频器偏置。ADRF6820的有源混频器内核是线性化跨导体。偏置电流越大,跨导体线性度越高,因而IP3越高。不过,IP3的提高是以降低噪声系数和提高功耗为代价。混频器偏置(MIX\_BIAS,寄存器0x31的位[12:10])每改变1位,混频器总电流便提高8 mA。

毫无疑问,偏置电流的提高有一个限度,一旦超过该限度,线性度提高所带来的好处便不再大于功耗和噪声提高 所带来的坏处。混频器内核会达到一个饱和点,在该点继 续提高偏置电流不会改善线性度性能。达到该点时,应将 偏置电流降至实现所需性能的水平。根据客户的系统要 求,可以获得线性度、噪声系数和功耗的平衡。 除了偏置优化以外,ADRF6820还有可配置失真抵消电路。ADRF6820的线性化跨导体输入端由主路径和辅助路径组成。通过调整辅助路径的幅度和相位,可以抵消主路径产生的失真,从而改善IP3性能。幅度和相位调整位于以下串行接口位:DEMOD\_RDAC(寄存器0x31的位[8:5])和DEMOD\_CDAC(寄存器0x31的位[3:0])。

图43至图46显示了DEMOD\_RDAC、DEMOD\_CDAC和 MIX\_BIAS所有组合的输入IP3和噪声系数扫描图。输入IP3 与DEMOD\_RDAC和DEMOD\_CDAC的关系图在一幅图中 同时显示了表面和轮廓曲线。轮廓曲线位于表面曲线下 方。读懂这些图的最佳方法是找到表面曲线上表示最大输 入IP3的峰值,然后在轮廓曲线上找到相同的颜色图案, 从而确定优化的DEMOD\_RDAC和DEMOD\_CDAC值。输 入IP3曲线的整体形状不随MIX\_BIAS设置而变,因此仅显 示MIX\_BIAS = 011的情形。表16列出了不同RF频率的推荐 MIX\_BIAS、DEMOD\_RDAC和DEMOD\_CDAC设置。表16 和图43至图46只能用作指南,切勿在绝对意义上解读它 们,因为具体应用和输入信号各有不同。



 $(MIX\_BIAS = 3, f_{p_E} = 900 \text{ MHz})$ 



图44. IIP3与DEMOD\_RDAC和DEMOD\_CDAC的关系 (MIX\_BIAS = 2,  $f_{RF} = 1900 \text{ MHz}$ )





 $(MIX\_BIAS = 2, f_{RF} = 2700 \text{ MHz})$ 

## BAL\_CIN、BAL\_COUT、MIX\_BIAS、DEMOD\_RDAC和 DEMOD\_CDAC的推荐设置

#### 表16.推荐设置

<b>BW/SEI</b>	f <sub>RF</sub> (MHz)	BAL_		MIX_	DEMOD_	DEMOD_	BWSEI	f <sub>RF</sub> (MHz)	BAL_		MIX_ BIAS	DEMOD_ RDAC	DEMOD_
O	(IVI 12)	7	7	2	0	10	2	500	7	7	2	5	7
0	500	7	7	2	9	10	2	500	7	7	2	5	7
0	600	/	/	2	9	10	2	600	/	/	3	5	/
0	700	7	7	2	8	11	2	700	7	7	2	4	9
0	800	7	3	2	9	4	2	800	7	3	3	8	4
0	900	6	2	1	8	7	2	900	6	2	3	9	5
0	1000	5	1	1	8	9	2	1000	5	1	3	7	7
0	1100	3	2	1	9	6	2	1100	3	2	2	6	9
0	1200	3	1	1	8	8	2	1200	3	1	2	8	9
0	1300	2	1	2	8	7	2	1300	2	1	2	3	9
0	1400	2	1	2	9	3	2	1400	2	1	3	8	5
0	1500	1	1	2	9	4	2	1500	1	1	3	8	6
0	1600	1	1	1	8	5	2	1600	1	1	2	8	5
0	1700	1	0	1	8	5	2	1700	1	0	2	8	5
0	1800	1	1	1	8	6	2	1800	1	1	2	8	7
0	1900	1	0	1	8	5	2	1900	1	0	2	5	6
0	2000	1	0	2	8	4	2	2000	1	0	3	5	7
0	2100	1	0	2	8	4	2	2100	1	0	2	4	6
0	2200	1	0	2	9	2	2	2200	1	0	2	4	6
0	2300	1	0	2	9	3	2	2300	1	0	3	8	6
0	2400	1	0	2	7	3	2	2400	1	0	3	8	6
0	2500	1	0	2	7	3	2	2500	1	0	3	9	6
0	2600	1	0	2	7	3	2	2600	1	0	3	9	6
0	2700	1	0	1	8	4	2	2700	1	0	2	8	5
0	2800	1	0	1	8	4	2	2800	1	0	2	8	5

### I/Q输出负载

ADRF6820的I和Q基带输出具有50 Ω差分阻抗。然而,电压 增益和线性度性能在使用200 Ω差分负载时最佳。这可能不 是所有应用的最有利端接阻抗,因此,针对较低的输出负 载,可在一定程度上降低功能。

差分I/Q输出端的输出负载对电压增益有直接影响;负载 越小,则增益越低。ADRF6820的50 Ω差分源阻抗(R<sub>s</sub>)与外部 负载电阻(R<sub>L</sub>)一起形成一个分压器。ADRF6820的性能针对 200 Ω的差分负载端接进行了优化,并在该负载下进行测定。 对于200 Ω差分负载端接,分压比计算如下:

 $V_{OUT}/V_{IN} = R_L/(R_L + R_S)$ 

其中,  $R_s = 50 \Omega_o$ 

不同负载阻抗引起的增益变化由下式计算:

$$\frac{Gain(R_{L2})}{Gain(R_{L1})} = \frac{\frac{R_{L2}}{(R_{L2} + R_s)}}{\frac{R_{L1}}{(R_{L1} + R_s)}}$$

其中:

 $R_{L1} = 200 \ \Omega_{\circ}$ 

R<sub>12</sub>为新的负载阻抗。

 $f_{RF}$  = 2100 MHz且 $f_{IF}$  = 200 MHz时, ADRF6820的转换增益为 -3.2 dB。在相同测试条件和100 Ω负载下,增益降低20log (5/6) = -1.58 dB,此时电压增益为-4.6 dB。图47显示了 $f_{LO}$  = 1840 MHz、BWSEL = 2及常见输出负载下的电压增益与IF 频率的关系。



图47. 电压增益与IF频率的关系, LO = 1840 MHz且BWSEL = 2

除了转换增益降低以外,较低输出负载阻抗还会降低线性 度性能。这是因为混频器之后的射极跟随器缓冲器需要输 送更多负载电流,因而会在更靠近非线性区域的地方工 作。为了改善较低负载(如50 Ω)下的性能,可增大BB\_BIAS (寄存器0x34的位[11:10])以将射极跟随器的偏置电流提高 到最大值13.5 mA。偏置电流设置参见表13。



图48. IIP3和IIP2与IF频率的关系,  $f_{LO} = 1840 \text{ MHz} \_BWSEL = 2$ 

图48显示了50 Ω、100 Ω和200 Ω负载下输入IP3和输入IP2性 能与IF频率的关系。对于100 Ω和200 Ω负载阻抗,偏置电流 配置为默认值9 mA,而对于50 Ω负载,偏置电流则提高到 最大值以实现与较高输出负载相同的输入IP3性能水平。

### 镜像抑制

基带I和Q路径的幅度和相位失配直接表现为镜像抑制性能 下降,而对于直接变频系统,镜像抑制性能最大化是实现 高性能和优化带宽的关键。ADRF6820提供独立的I/Q路径 相位调整,支持正交校正。要使用正交校正,对于I路径校 正,应写入寄存器0x32的位[3:0],对于Q路径校正,应写 入寄存器0x32的位[7:4]。图49显示了各种LO频率下可用的 校正范围。





增益和正交相位失配与镜像抑制比(IRR)性能的换算公式为:

$$IRR(dB) = 10 \log \frac{|1 + A_e^2 + 2A_e \cos(\varphi_e)|}{|1 + A_e^2 - 2A_e \cos(\varphi_e)|}$$

其中:

 $A_e$ 为幅度误差。  $\varphi_e$ 为相位误差。

系统中的一个主要相位误差源来自LO信号发生正交分相的 解调器。图50至图52显示了ADRF6820在不同扫描参数且 不应用校正时可实现的镜像抑制水平。



图51. 镜像抑制与RF信号电平的关系, IF = 200 MHz, 高端LO注入时  $f_{LO} = 2000 \text{ MHz} \qquad \text{Hz} \qquad f_{RF} = 1800 \text{ MHz}, 低端注入时则相反$ 



### I/Q极性

ADRF6820可以灵活地指定I/Q输出的极性,I可以先于Q,反之亦然。通过设置POLI(寄存器0x32的位[9:8])或POLQ(寄存器0x32的位[11:10]),I和Q输出均可变为与默认配置相反的配置。当I和Q输出在复数域I+jQ中进行同步处理时,这种指定极性的灵活性很重要。

上电时,依据采用的是高端还是低端LO频率注入,I通道 可以领先或落后于Q通道90°。当RF频率大于LO频率(低端 LO注入)时,I通道领先于Q通道(参见图53)。相反,如果 RF频率小于LO频率(高端LO注入)时,则Q通道领先于I通 道90°(参见图54)。



图53. POLI = 1, POLQ = 2, I通道正常极性,Q通道正常极性,  $f_{RF}$  = 2040 MHz,  $f_{LO}$  = 1840 MHz





通过写入POLI(寄存器0x32的位[9:8])或POLQ(寄存器0x32 的位[11:10]), I和Q通道均可反转以实现所需的极性,如图 55至图57所示。



图55. POLI = 2, POLQ = 2, I通道反转极性,Q通道正常极性,  $f_{pp}$  = 2040 MHz,  $f_{pq}$  = 2240 MHz



图56. POLI = 1, POLQ = 1, I通道正常极性,Q通道反转极性, $f_{\rm RF}$  = 2040 MHz,  $f_{\rm LO}$  = 2240 MHz



图57. POLI = 2, POLQ = 1, I通道反转极性,Q通道反转极性, $f_{\rm RF}$  = 2040 MHz,  $f_{\rm LO}$  = 2240 MHz

### 布局布线

为优化性能并降低杂散寄生效应,必须精心设计 ADRF6820的布局布线。ADRF6820支持两路RF输入,RF部 分的布局布线对于实现各通道之间的隔离至关重要。图58 显示了RF输入的推荐布局。各路RF输入(RFIN0和RFIN1) 在接地引脚之间隔离,最佳布局方法是让走线短且直。为 此,应将这些引脚直接连到ADRF6820裸露焊盘的中央接 地焊盘。这种方法可使走线电感最小,并提高通道之间的 隔离度。此外,为改善隔离性能,不要将RFIN0和RFIN1 走线彼此平行布线,而应在离开引脚后立即将走线分散。 这些走线相互之间应尽可能远离,防止交叉耦合。

RF输入端的输入阻抗为50Ω,通往该引脚的走线也必须具有 50Ω特征阻抗。未使用的RF输入应当用接地隔直电容端接。



11990-0

图58. 建议RF输入布局

# 寄存器映射

表17.

十六			位15	位14	位13	位12	位11	位10	位9	位8		
进制 地址	名称	位	位7	位6	位5	位4	位3	位2	位1	位0	复位	RW
00	SOFT_RESET	[15:8]				R	ESERVED		<u>.</u>		0x0000	W
		[7:0]				RESERVED				SOFT_RESET		
01	Enables	[15:8]			RESERVED			DMOD_EN	QUAD_DIV_EN	LO_DRV2X_EN	0xFE7F	RW
		[7:0]	LO_DRV1X_EN	VCO_MUX_ EN	REF_BUF_EN	VCO_EN	DIV_EN	CP_EN	VCO_LDO_EN	RESERVED		
02	INT_DIV	[15:8]		RESER	VED		DIV_MODE		INT_DIV		0x002C	RW
		[7:0]				I	NT_DIV					
03	FRAC_DIV	[15:8]				FI	RAC_DIV				0x0128	RW
		[7:0]				FI	RAC_DIV					
04	MOD_DIV	[15:8]				N	10D_DIV				0x0600	RW
		[7:0]		MOD_DIV								
10	PWRDWN_ MASK	[15:8]		RESERVED DMOD_ QUAD_DIV_ LO_DRV2X_ MASK MASK MASK					LO_DRV2X_ MASK	0xFE7F	RW	
		[7:0]	LO_DRV1X_ MASK	VCO_MUX_ MASK	REF_BUF_ MASK	VCO_ MASK	DIV_MASK	CP_MASK	VCO_LDO_ MASK	RESERVED		
20	CP_CTL	[15:8]	RESERVED	CPSEL		CS	CALE		RES	ERVED	0x0C26	RW
		[7:0]	RESERV	/ED			В	BLEED				
21	PFD_CTL	[15:8]				RI	ESERVED			0x0003	RW	
		[7:0]	RESERVED		REF_MUX_SEL	_	PFD_POLARITY	r				
22	VCO_CTL	[15:8]		RESER	VED			R		0x2A03 R		
		[7:0]	LO_DRV	_LVL	DRVDIV2_EN	DIV8_EN	DIV4_EN		-			
23	DGA_CTL	[15:8]	RESERVED RESER					RFDSA_SEL	0x0000 F	RW		
		[7:0]	I	RFDSA_SEL				RESERV				
30	BALUN_CTL	[15:8]				RI	ESERVED					RW
		[7:0]		BAL_COUT		RESERVED		BAL_CIN RESERVED				
31	MIXER_CTL	[15:8]		RESERVED			MIX_BIAS		RESERVED	DEMOD_RDAC	0x1101 RV	RW
		[7:0]	DE	MOD_RDAC		RESERVED		DEN	/OD_CDAC			
32	MOD_CTL0	[15:8]		RESER	VED		POLO	Q	F	POLI	0x0900	RW
		[7:0]		QLO	0				ILO			
33	MOD_CTL1	[15:8]					DCOFFI				0x0000	RW
		[7:0]				0	DCOFFQ					
34	MOD_CTL2	[15:8]		RESER	VED		BB_BI	AS	B	WSEL	0x0B00	RW
		[7:0]		RESER	VED			R	ESERVED			
40	PFD_CTL2	[15:8]		1		RI	ESERVED		1		0x0010	RW
		[7:0]	RESERVED	ABI	LDLY		CPCTRL		CLI	KEDGE		
42	DITH_CTL1	[15:8]				R	ESERVED	1		1	0x000E	RW
		[7:0]		RESER	VED		DITH_EN	DIT	TH_MAG	DITH_VAL		
43	DITH_CTL2	[15:8]				D	ITH_VAL				0x0001	RW
		[7:0]				D	ITH_VAL					
44	DIV_SM_	[15:8]				RI	ESERVED				0x0000	RW
		[7:0]				RESERVED				BANDCAL_ DIVD_CLR		
45	VCO_CTL2	[15:8]				R	ESERVED				0x0000	RW
		[7:0]	VCO_BAND_SRC				BAND				1	<u> </u>
46	VCO_RB	[15:8]			1	RI	ESERVED				0x0000	R
		[7:0]	RESER	/ED			VCC	)_BAND				
49	VCO_CTL3	[15:8]	RESERV	/ED			SET_1			SET_0	0x16BD	RW
		[7:0]					SET_0				1	1

### 寄存器地址描述

### 地址: 0x00; 复位: 0x0000; 名称: SOFT\_RESET



#### 表18. SOFT\_RESET的位功能描述

位	位名称	设置	说明	复位	访问类型
0	SOFT_RESET		软复位	0x0000	R

#### 地址: 0x01; 复位: 0xFE7F; 名称: Enables



#### 表19. Enables的位功能描述

位	位名称	设置	说明	复位	访问类型
10	DMOD_EN		DMOD使能	0x1	RW
9	QUAD_DIV_EN		正交分频器路径使能(2x/4x/8x LO)	0x1	RW
8	LO_DRV2X_EN		外部2x LO分频器使能一正交分频器之前	0x0	RW
7	LO_DRV1X_EN		外部1xLO分频器使能一正交分频器之后	0x0	RW
6	VCO_MUX_EN		VCO多路复用器使能	0x1	RW
5	REF_BUF_EN		参考缓冲器使能	0x1	RW
4	VCO_EN		VCO上电	0x1	RW
3	DIV_EN		分频器上电	0x1	RW
2	CP_EN		电荷泵上电	0x1	RW
1	VCO_LDO_EN		VCOLDO上电	0x1	RW

### 地址: 0x02; 复位: 0x002C; 名称: INT\_DIV



#### 表20.INT\_DIV的位功能描述

位	位名称	设置	说明	复位	访问类型
11	DIV_MODE		分频模式	0x0	RW
		0	小数		
		1	整数		
[10:0]	INT_DIV		设置分频器INT值	0x2C	RW
			整数模式范围: 21至123		
			小数模式范围: 24至119		

### 地址: 0x03; 复位: 0x0128; 名称: FRAC\_DIV

#### B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 Β4 B3 B2 В1 В0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0

[15:0] FRAC\_DIV (RW) Set divider FRAC value

#### 表21.FRAC\_DIV的位功能描述

位	位名称	设置	说明	复位	访问类型
[15:0]	FRAC_DIV		置分频器FRAC值	0x128	RW

#### 地址: 0x04; 复位: 0x0600; 名称: MOD\_DIV



[15:0] MOD\_DIV (RW) Set divider MOD value

#### 表22. MOD\_DIV的位功能描述

位	位名称	设置	明 [1]		访问类型
[15:0]	MOD_DIV		设置分频器MOD值	0x600	RW

### 地址: 0x10; 复位: 0xFE7F; 名称: PWRDWN\_MASK



### 表23. PWRDWN\_MASK的位功能描述

位	位名称	设置	说明	复位	访问类型
10	DMOD_MASK		解调器(DMOD)使能	0x1	RW
9	QUAD_DIV_MASK		正交分频器路径使能(2x/4x/8x LO)	0x1	RW
8	LO_DRV2X_MASK		外部2xLO分频器使能一正交分频器之前	0x0	RW
7	LO_DRV1X_MASK		外部1xLO分频器使能一正交分频器之后	0x0	RW
6	VCO_MUX_MASK		VCO多路复用器使能	0x1	RW
5	REF_BUF_MASK		参考缓冲器使能	0x1	RW
4	VCO_MASK		VCO上电	0x1	RW
3	DIV_MASK		分频器上电	0x1	RW
2	CP_MASK		电荷泵上电	0x1	RW
1	VCO_LDO_MASK		VCOLDO上电	0x1	RW

### 地址: 0x20; 复位: 0x0C26; 名称: CP\_CTL



#### 表24. CP\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
14	CPSEL		电荷泵基准电流选择	0x0	RW
		0	内部电荷泵		
		1	外部电荷泵		
[13:10]	CSCALE		电荷泵粗调电流	0x3	RW
		0001	250 μΑ		
		0011	500 μΑ		
		0111	750 μΑ		
1111 1000 µA					
[5:0]	BLEED		电荷泵渗漏	0x26	RW
		000000	0 μΑ		
		000001	15.625 μA吸电流		
		000010	31.25 μA吸电流		
		000011	46.875 μA吸电流		
		011111	484.375 μA吸电流		
		100000	0 μΑ		
		100001	15.625 μA源电流		
		100010	31.25 μA源电流		
		100011	46.875 μA源电流		
		111111	484.375 μA源电流		

### 地址: 0x21; 复位: 0x0003; 名称: PFD\_CTL



### 表25. PFD\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
[6:4]	REF_MUX_SEL		参考(REF)复用选择	0x0	RW
		000	LOCK_DET		
		001	VPTAT		
		010	REFCLK		
		011	REFCLK/2		
		100	REFCLK × 2		
		101	REFCLK/8		
		110	REFCLK/4		
		111	SCAN		
3	PFD_POLARITY		设置PFD极性	0x0	RW
		0	正		
		1	负		
[2:0]	REFSEL		设置REF输入倍频/分频比	0x3	RW
		000	×2		
		001	×1		
		010	2分频		
		011	4分频		
		100	8分频		

### 地址: 0x22; 复位: 0x2A03; 名称: VCO\_CTL



#### 表26. VCO\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
[7:6]	LO_DRV_LVL		外部LO幅度	0x0	RW
		00	–5 dBm		
		01	–1 dBm		
		10	+2 dBm		
		11	+4 dBm		
5	DRVDIV2_EN		外部LO驱动器的2分频使能	0x0	RW
		0	禁用		
		1	使能		
4	DIV8_EN		LO路径2分频,总共8分频	0x0	RW
		0	禁用		
		1	使能		
3	DIV4_EN		LO路径2分频,总共4分频	0x0	RW
		0	禁用		
		1	使能		
[2:0]	VCO_SEL		选择VCO内核/外部LO	0x3	RW
		000	4.6 GHz至5.7 GHz		
		001	4.02 GHz至4.6 GHz		
		010	3.5 GHz至4.02 GHz		
		011	2.85 GHz至3.5 GHz		
		100	外部LO/VCO		

### 地址: 0x23; 复位: 0x0000; 名称: DGA\_CTL



#### 表27.DGA\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
11	RFSW_MUX		RF开关复用	0x0	RW
		0	引脚控制(CNTRL)		
		1	信号控制(CNTRL)		
9	RFSW_SEL		RF开关选择	0x0	RW
		0	RFINO		
		1	RFIN1		
[8:5]	RFDSA_SEL		RFDSA选择	0x0	RW
		0000	0 dB		
		0001	1 dB		
		0010	2 dB		
		0011	3 dB		
		0100	4 dB		
		0101	5 dB		
		0110	6 dB		
		0111	7 dB		
		1000	8 dB		
		1001	9 dB		
		1010	10 dB		
		1011	11 dB		
		1100	12 dB		
		1101	13 dB		
		1110	14 dB		
		1111	15 dB		

### 地址: 0x30; 复位: 0x0000; 名称: BALUN\_CTL



### 表28. BALUN\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
[7:5]	BAL_COUT		巴伦输出电容	0x0	RW
		000	最小电容值		
		111	最大电容值		
[3:1]	BAL_CIN		巴伦输入电容	0x0	RW
		000	最小电容值		
		111	最大电容值		

#### 地址: 0x31; 复位: 0x1101; 名称: MIXER\_CTL



#### 表29. MIXER\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
[12:10]	MIX_BIAS		解调器偏置值	0x4	RW
[8:5]	DEMOD_RDAC		解调器线性化器RDAC值	0x8	RW
[3:0]	DEMOD_CDAC		解调器线性化器CDAC值	0x1	RW

### 地址: 0x32; 复位: 0x0900; 名称: MOD\_CTL0



#### 表30. MOD\_CTL0的位功能描述

位	位名称	设置	说明	复位	访问类型
[11:10]	POLQ		正交极性开关,Q通道	0x2	RW
		01	反转Q通道极性		
		10	正常极性		
[9:8]	POLI		正交极性开关,l通道	0x1	RW
		01	正常极性		
		10	反转l通道		
[7:4]	QLO		上端频段调零,Q通道	0x0	RW
[3:0]	ILO		上端频段调零,I通道	0x0	RW

### 地址: 0x33; 复位: 0x0000; 名称: MOD\_CTL1



### 表31. MOD\_CTL1的位功能描述

位	位名称	设置	说明	复位	访问类型
[15:8]	DCOFFI		基带直流零点,l通道	0x00	RW
		00000000	0 μΑ		
		00000001	+5 μΑ		
		00000010	+10 μΑ		
		00000011	+15 μΑ		
		01111110	+94.5 μΑ		
		01111111	+95.25 μΑ		
		1000000	0 μΑ		
		10000001	–5 μΑ		
		10000010	–10 μΑ		
		10000011	–15 μΑ		
		11111110	–94.5 μA		
		11111111	–95.25 μΑ		
[7:0]	DCOFFQ		基带直流零点,Q通道	0x00	RW
		00000000	0 μΑ		
		00000001	+5 μΑ		
		00000010	+10 μΑ		
		00000011	+15 μΑ		
		01111110	+94.5 μΑ		
		01111111	+95.25 μΑ		
		1000000	0 μΑ		
		10000001	–5 μΑ		
		10000010	–10 μΑ		
		10000011	–15 μΑ		
		11111110	–94.5 μA		
		11111111	–95.25 μA		

### 地址: 0x34; 复位: 0x0B00; 名称: MOD\_CTL2



#### 表32. MOD\_CTL2的位功能描述

位	位名称	设置	说明	复位	访问类型
[11:10]	BB_BIAS		基带偏置选择	0x2	RW
		00	0 mA		
		01	4.5 mA		
		10	9 mA		
		11	13.5 mA		
[9:8]	BWSEL		基带增益和带宽选择	0x3	RW
		00	高增益、高带宽(参见表15)		
		01	高增益、低带宽(参见表15)		
		10	低增益、高带宽(参见表15)		
		11	低增益、低带宽(参见表15)		

### 地址: 0x40; 复位: 0x0010; 名称: PFD\_CTL2



### 表33. PFD\_CTL2的位功能描述

位	位名称	设置	说明	复位	访问类型
[6:5]	ABLDLY		设置反冲防回差延迟	0x0	RW
		00	0 ns		
		01	0.5 ns		
		10	0.75 ns		
		11	0.9 ns		
[4:2]	CPCTRL		设置电荷泵控制	0x4	RW
		000	均使能		
		001	放电		-
		010	充电		
		011	三态		
		100	PFD		
[1:0]	CLKEDGE		设置PFD边沿敏感性	0x0	RW
		00	Div和REF下降沿		
		01	Div下降沿,REF上升沿		
		10	Div上升沿,REF下降沿		
		11	Div和REF上升沿		

### 地址: 0x42; 复位: 0x000E; 名称: DITH\_CTL1



#### 表34. DITH\_CTL1的位功能描述

位	位名称	设置	说明	复位	访问类型
3	DITH_EN		设置扰动使能	0x1	RW
		0	禁用		
		1	使能		
[2:1]	DITH_MAG		设置扰动幅度	0x3	RW
0	DITH_VAL		设置扰动值	0x0	RW

### 地址: 0x43; 复位: 0x0001; 名称: DITH\_CTL2



[15:0] DITH\_VAL (RW) Set dither value

#### 表35. DITH\_CTL2的位功能描述

位	位名称	设置	说明	复位	访问类型
[15:0]	DITH_VAL		设置扰动值	0x1	RW

#### 地址: 0x44; 复位: 0x0000; 名称: DIV\_SM\_CTL



[15:1] RESERVED

### 表36. DIV\_SM\_CTL的位功能描述

位	位名称	设置	说明	复位	访问类型
0	BANDCAL_DIVD_CLR		设为1即禁用自动校准	0x0	RW

### 地址: 0x45; 复位: 0x0000; 名称: VCO\_CTL2



### 表37.VCO\_CTL2的位功能描述

位	位名称	设置	说明	复位	访问类型
7	VCO_BAND_SRC		VCO频段源(SIF或BANDCAL算法)	0x0	RW
[6:0]	BAND		VCO频段选择	0x00	RW

### 地址: 0x46; 复位: 0x0000; 名称: VCO\_RB



#### 表38. VCO\_RB的位功能描述

位	位名称	设置	说明	复位	访问类型
[5:0]	VCO_BAND		回读BANDCAL多路复用器的输出	0x00	R

### 地址: 0x49; 复位: 0x16BD; 名称: VCO\_CTL3



### 表39. VCO\_CTL3的位功能描述

位	位名称	设置	说明	复位	访问类型
[13:9]	SET_1		内部设置(参见"要求的PLL/VCO设置和寄存器写操作序列"部分)	0xB	RW
[8:0]	SET_0		内部设置(参见"要求的PLL/VCO设置和寄存器写操作序列"部分)	0xBD	RW

# 外形尺寸



订购指南					
型号 <sup>1</sup>	温度范围	封装描述	封装选项		
ADRF6820ACPZ-R7	-40℃至+85℃	40引脚引线框芯片级封装[LFCSP_WQ]	CP-40-7		
ADRF6820-EVALZ		评估板			

<sup>1</sup> Z=符合RoHS标准的器件。

注释

# 注释

注释



www.analog.com

©2013–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11990sc-0-3/14(A)

Rev. A | Page 48 of 48