

isoPower器件的辐射控制建议

作者: Mark Cantrell

简介

集成隔离电源(isoPower[®])的*iCoupler*[®]数字隔离器采用开关电流约为700 mA、频率高达300 MHz的DC-DC转换器，以如此高的开关频率工作自然会引起人们关于辐射和传导噪声的担忧。对于含有isoPower器件的应用的辐射和噪声控制，PCB布局与结构是非常重要的。本应用笔记将阐明相关辐射机制，并提供解决辐射问题的具体建议。

关于辐射的标准有多种。在美国，联邦通信委员会(FCC)管理着辐射标准及测试方法。在欧洲，国际电工委员会(IEC)制定标准，采用CISPR测试方法来评估辐射。这两种标准规定的测试方法及合格/不合格界定稍有不同。虽然本应用笔记是参照FCC标准撰写的，但所有结果对这两种标准均适用。

只要设计选择得当，isoPower器件很容易满足FCC Part 15、Subpart B的A类(FCC Class A)辐射标准。如果考虑周详，这些产品甚至能满足无屏蔽环境下的FCC Part 15、Subpart B的B类(FCC Class B)标准。本应用笔记将考察与PCB相关的抗电磁辐射技术，包括电路板布局和堆叠问题。信号电缆的辐射控制和机壳屏蔽技术不在本文讨论范围内。

isoPower概述

ADuM5xxx产品系列将隔离技术向前推进了一大步。ADI公司利用其在微变压器设计方面的经验，开发出了芯片级DC-DC功率转换器，这些功率转换器整合到ADI公司的信号隔离产品中。它可以提供最高0.5 W的功率，输出电压范围从3.3 V至15 V。isoPower常用来驱动*iCoupler*数据通道的副边，以及为片外负载供电。

ADI公司应用了数种电源架构来实现隔离电源的设计目标，如高效率、小尺寸或高输出电压等(参见图1)。这些架构有三个共同元件：一个是变压器，用来将电源耦合至*iCoupler*的副边；另一个是振荡器储能电路，它以最佳频率开关流入变压器的电流，以实现高效率传输；第三个是整流器，它在*iCoupler*的副边上重建直流电平。这些产品采用了多种调节方法。

变压器的物理学特性要求振荡器电路以180 MHz至300 MHz的频率开关流入变压器的电流。副边上的整流器在整流过程中将此频率翻倍。这些功能在开关电源中很常见，但其工作频率比标准DC-DC转换器高三个数量级，使转换器工作所产生的噪声落在30 MHz至1 GHz范围内，因而产生辐射问题。




图1 isoPower架构

07541-001

目录

简介	1	满足隔离标准	7
<i>isoPower</i> 概述	1	示例板	7
辐射源	3	结论	8
传导噪声源	4	附录A—设计示例	9
抗电磁辐射技术	7	参考资料	10
设计规程建议	7		

辐射源

在使用isoPower的PCB中，有两种辐射源：边缘辐射和输入至输出的偶极子辐射。

边缘辐射

当非预期的电流达到接地层和电源层的边缘时，便发生边缘辐射。这些非预期的电流可能源自：

- 电源旁路不充分所产生的接地和电源噪声。
- 感性过孔所产生的圆柱形辐射磁场，它在电路板各层之间辐射，最终在电路板边缘会合。
- 承载高频信号的带状线镜像电荷电流与电路板边缘靠得太近。

当各种来源产生的差分噪声在电路板边缘会合而产生偶极子时，便会产生边缘辐射(图2)。电路板层以边缘辐射为主。




图2. 接地电源对产生的边缘辐射

输入至输出偶极子辐射

当驱动电流源通过接地层之间的间隙时，便会产生输入至输出的偶极子辐射。这是isoPower应用辐射的主要机制。根据其自身特性，隔离电源需要驱动电流通过接地层之间的间隙。与电源信号相关的高频镜像电荷无法跨越边界，导致间隙上出现差分信号，从而形成偶极子天线。在许多情况下，这是一个非常大的偶极子，如图3所示。当高频信号线路跨过接地层和电源层中的间隙时，类似的机制也会导致它产生辐射。这类辐射多数是与接地层垂直。




图3. 输入与输出之间的偶极子辐射

以ADuM540x器件为例可以很好地说明辐射产生与抑制问题。ADuM540x中的振荡器储能电路以大约180 MHz频率工作。在副边上的一个引脚控制下，它可以将其输出电压调节为5 V或3.3 V。输入电压可以在3 V至5 V范围内。最高功率工作模式为5 V输入与5 V输出，本应用笔记将考察这一配置。

当在100 mA输出负载条件下工作时，平均输入电流约为290 mA。这意味着储能电路中的峰值电流大于开关频率为180 MHz时该值的两倍。

该元件的旁路电容应当能提供这一高频电流。对于旁路电容而言，这是相当大的电流。该电容必须提供很大的电荷储存能力，同时在180 MHz时必须具有非常低的串联电阻。即使在引脚附近使用多个低ESR电容，感性限制的旁路也会产生电压瞬变，噪声将进入接地层和电源层。

功率传输到输出端，在输出端整流为直流。整流过程使振荡频率翻倍，变成360 MHz。输入至输出辐射主要由整流频率造成，振荡频率和较高频率谐波也有一些影响。图4为一个两层评估板的近场辐射数据。




图4. 两层评估板产生的近场辐射

具有如图4所示的近场辐射而无机壳屏蔽的电路板将不能达到FCC B类辐射标准，在360 MHz峰值频率时与标准要求相差大约40 dB。

传导噪声源

大电流和高频率也会在接地层和电源层上产生传导噪声。这一问题可以与辐射问题一同解决，因为通过采用相关的PCB接地和电源结构，这两类电磁干扰都可以得到改善。

V_{DD} 噪声的产生原因是旁路电容和接地层/电源层无力向isoPower DC-DC转换器提供足够的电流。DC-DC转换器在2.5 ns突发脉冲内开关电源，振幅约为700 mA。数微法拉的理想旁路电容应当足以提供这一电流。问题在于，旁路电容不是理想电容，它们会通过感性过孔与至少一个电源层相连。此外，接地层和电源层之间的较大距离会在其间产生较大电感，限制接地层/电源层快速提供电流的能力。这些因素都会导致 V_{DD} 层上出现高频噪声，占了1单位噪声的很大一部分。

抗电磁辐射技术

有许多抗电磁辐射技术可供设计师参考，本节将说明几种可以直接应用于isoPower器件的技术。如何解决强电磁辐射问题以使设计符合FCC辐射标准，取决于设计要求以及成本与性能的权衡考虑。最容易实现的抗电磁辐射技术是将PCB放在接地机壳中，并在电缆屏蔽层上使用滤波元件限制噪声散播。本应用笔记不讨论这一技术，但应注意，当PCB相关技术不可行或不实用时，就可以使用这种方法。

抗电磁辐射实践依赖于具有相对连续的接地层和电源层，并且能够指定它们在堆叠中的相对位置和距离。这就决定了总层数至少为三层：接地层、电源层和信号层。

在电路板制造中，从实用角度考虑，四层电路板为最小堆叠。可以设计更多层，只要它们不干扰中心接地层和电源层。

下列技术可以有效降低电磁辐射和板上噪声：

- 输入至输出接地层拼接
- 边缘防护
- 埋入式容性旁路
- 功率控制

为了利用ADuM540x评估以上每种抗电磁辐射技术，我们准备了具有测试结构的电路板。每块电路板布局的差异应尽可能小，以使结果具有可比性。测试是根据FCC B类标准认证条件，在一家电磁辐射测试机构执行的。与预期一样，在电磁辐射测试期间，发现振荡频率(180 MHz)时的辐射主要位于电路板层中，表明主要辐射机制为PCB边缘辐射。整流辐射(360 MHz)主要是与电路板垂直，表明其辐射机制为输入至输出偶极子辐射。

输入至输出拼接

当电流沿PCB走线流动时，镜像电荷也会沿走线下方的接地层随之移动。如果走线跨过接地层中的间隙，镜像电荷将无法跟随。这就在PCB中产生差分电流和电压，导致辐射和传导噪声。解决办法是提供一条通路，使镜像电荷能跟随信号移动。标准做法是在信号跨过接地层中的间隙附近放置一个拼接电容(参见“参考资料”部分)。这一技术也可用来将由于isoPower工作而在接地层之间产生的辐射降至最低。

可以用PCB上的铜皮构建一个拼接电容。图5显示了一个建立在埋入式电源层上的金属图形。接地层在图5中显示为虚框，它与浮动的金属结构交叠，从而在 GND_1 和 GND_{iso} 之间创建一个电感极低的容性桥。在实际应用中，接地层的外周应与电源层相同，不过在这里为了突出其形状而显示得稍大。这些结构应构建在PCB内层上，以保证PCB表面上间隙距离的统一性。现在，高频镜像电荷可以耦合至副边，从而大大降低偶极子辐射。




图5. 输入至输出容性拼接

当在输入层与输出层之间增加不同容值的电容时，360 MHz及以上频率的偶极子辐射大幅度降低。图6显示了输入至输出电容为不同值时的测试结果。请注意，当拼接电容约为100 pF时，辐射降幅最大。这是可能的，因为靠近ADuM540x的电容能最有效地降低辐射。这些容性结构离ADuM540x越远，则降低辐射效果越差。100 pF的拼接结构使辐射降低25 dB。利用下式很容易估算电容。为使耦合达到最大，此方程式假设浮空结构与接地层之间的交叠面积在PCB间隙两侧上是相等的。

$$C = \frac{(A_0 \epsilon \times \epsilon_r)}{4d} \quad (1)$$

其中：

C 为输入端与输出端之间的耦合电容。 A 为埋入式金属结构与隔离栅两侧上的局部接地层之间的总交叠面积(m^2)。

$\epsilon_r = 8.854 \times 10^{-12}$ F/m.

ϵ_r 为PCB材料的介电常数。

d 为接地层与埋入式结构之间的间距(m)。




图6. 360 MHz整流峰值时的辐射vs.拼接电容

边缘防护

到达电路板边缘的电源层与接地层上的噪声可以像图2所示那样辐射。如果采用屏蔽结构对边缘进行处理，则噪声将反射回内层空间中(参见“参考资料”部分)。这会增加这些层上的电压噪声，但边缘辐射得到降低。

可以在PCB上进行固体导电边缘处理，但成本较高。成本较低且效果不错的方案是采用保护环结构处理电路板边缘，保护环结构通过过孔联系在一起。在ADuM540x测试板中，过孔间隔为2 mm。图7和图8显示了这一结构。




图7. 过孔护栏结构侧视图




图8. 显示在电源层上的过孔护栏与保护环

边缘处理预期对储能电路在180 MHz时的边缘辐射具有最突出的效果。图9显示了振荡频率峰值的测量结果；增加拼接电容后，振荡频率辐射降低。图中曲线相对较平坦，说明了振荡频率辐射不是输入至输出偶极子辐射的主要成分。不过，当同一类型电路板增加一个2 mm过孔护栏后，辐射减少近10 dB。这确认了边缘处理可以显著降低边缘辐射。




图9. 180 MHz振荡频率时的辐射VS.拼接电容

埋入式电容旁路

埋入式电容旁路技术旨在通过改善高频时的旁路完整性来降低电路板的传导噪声和辐射。它有两个优点：第一，缩短高频噪声在接地层-电源层对中的扩散距离；第二，通过提供在300 MHz至1 GHz频率范围有效的旁路电容，降低进入电源接地层中的初始噪声(参见“参考资料”部分)。电源和接地噪声的降低可以为靠近isoPower器件的噪声敏感元件提供更好的工作环境。辐射和传导噪声的降低均与电源和接地噪声的降低成比例。辐射降低不如拼接或边缘防护技术那样显著，但它仍可明显改善电路板的电源环境。

抗电磁辐射测试版所用的堆叠形式为G-P-S-S-G-S，如图10所示。一个4 mil核心层用于顶部的电源层和接地层。这些紧密耦合层提供埋入式电容层。让接地层位于顶层上可以使isoPower器件将其接地引脚直接耦合至铜层，以便封装能更好地散热。




图10. PCB堆叠提供埋入式电容

测试结果(参见图11)比较了三种堆叠方式的 V_{DD} 噪声。最上面的图形显示的是一个无连续电源层的两层板。高频噪声非常大，接近0.5 V p-p。中间图形显示的是采用常见S-G-S-S-P-S堆叠的六层板，接地层与电源层之间的间隔约为24 mil。噪声降低为原来的大约四分之一。最下面的图形显示的是采用埋入式电容配置的六层堆叠板，电源层与接地层之间的间隔约为4 mil。这使噪声峰值振幅降低至约为60 mV。

让接地层和电源层紧密耦合还有一个好处，即可以改善用于减轻偶极子辐射的拼接电容的效能。 V_{DD} 与GND之间的4-mil核心层使得在较小面积上可以放置大得多的拼接电容。




图11. 不同堆叠方式的 V_{DD} 电压噪声

降低功耗

在具有有源反馈或可控PWM控制架构的isoPower器件中，可以通过使储能电路尽可能保持关闭的方式来降低辐射。对于ADuM540x而言，isoPower以较低负载运行时可以实现这一点。

此外，ADuM540x等器件可以采用3.3 V输入和输出工作。以较低电压范围工作可以减少噪声及辐射的产生。图12和图13分别显示了在振荡频率和整流频率时辐射如何随负载与电源电压而变化。振荡频率辐射几乎与负载电流成线性，而整流辐射在负载非常低时显著降低。同时采用低负载和低输出电压时，振荡辐射和整流辐射可以降低达20 dB。




图12. 采用不同负载和护栏时的振荡频率辐射




图13. 采用不同负载和电压配置时的整流频率辐射

设计规程建议

可以考虑下列常规做法：

- 电源线上的所有过孔应尽可能大。小过孔电感较大，且会产生噪声。使用多个小过孔在降低过孔电感方面不如一个大过孔有效，因为即使存在多条路径，大部分电流仍只会通过距离最近的过孔。
- 布线时务必要考虑信号的参考层。保证镜像电荷路径至关重要，以使镜像电荷不必迂回绕行甚至与另一层上的原始信号会合。
- 切勿将高速信号布线靠近PCB边缘排放。
- 数据或电源线路离开电路板时，特别是通过电缆离开电路板时，会引起额外的辐射问题。可以利用穿心滤波电容或类似的滤波器结构使电缆辐射降至最低程度。

满足隔离标准

除埋入式拼接电容技术外，本应用笔记讨论的大多数技术不会影响电路板隔离。拼接电容结构允许交流瞬变跨越隔离栅耦合。此外，如果要求隔离栅提供强化隔离，则有关PCB层厚与间隔的特殊规则需要被运用。

当布局以在隔离间隙上提供埋入式拼接电容时，必须特别小心。功能性隔离或基本隔离标准对印刷电路板中的隔离并没有最小“隔离距离”要求，因此工程师在电路板布局方面享有很大的自由度。


如果要求强化隔离，则沿焊接表面的绝缘，例如内部PCB层上铜皮之间的间隙或直接穿过层间绝缘的间隙，必须保证0.4 mm(约16 mil)的最小绝缘距离。虽然满足这一要求需要对电路板进行精心设计，但如果从设计一开始便予以考虑，则并不麻烦。

隔离栅上的容性耦合会造成交流泄漏及瞬变从一个接地层耦合至另一个接地层。100 pF电容看似很小，但高压高速瞬变通过此电容可以将大量电流注入。如果应用将在这些环境下使用，则必须考虑这一点。

示例板

精心选择PCB结构与技术的组合可以实现要求的系统抗电磁辐射目标。本例中，可以创建一个基于ADuM540x的系统，该系统在无机壳屏蔽情况下可通过FCC Class B认证。

本例的出发点是一个两层PCB板，地线填充在信号层/电源层上。所有电磁辐射降低均是相对于这一两层电路板所产生的辐射和噪声而言。两个最大辐射峰值分别出现在180 MHz和360 MHz时。参考图14，按照归一化3 m天线距离计算，这些频率上的辐射必须低于43.5 dB μ V/m(180 MHz)和46 dB μ V/m(360 MHz)。为了达到这些辐射要求，必须运用多项抗电磁辐射技术。



如表1所示，作为参考的两层电路板的360 MHz峰值辐射必须降低39 dB。不过，180 MHz峰值辐射只需降低18.5 dB。

表1. Class B辐射限值

要求	180 MHz	360 MHz
两层PCB板的辐射	62 dB	85 dB
Class B限值	43.5 dB	46 dB
电磁辐射要求降幅	18.5 dB	39 dB

表2显示了运用每种抗电磁辐射技术(共四种)可获得的电磁辐射降低幅度。虽然这些技术在180 MHz峰值时实现的噪声降幅较小，但所需降幅仅为18.5 dB。达到这一频率的辐射要求不需要使用全部四种技术。例如，可以省去原边上的边缘护栏，但仍能达到目标。添加大量过孔以创建护栏会增加电路板成本，不使用这一技术可以节省最多成本。

表2. 用来降低辐射的技术

技术	180 MHz	360 MHz
添加300 pF拼接电容	-10 dB	-29 dB
将V _{DD1} 降至3.3 V	-5 dB	-5 dB
将负载减至40 mA	-5 dB	-5 dB
添加护栏和保护环	-10 dB	0 dB
电磁辐射总降幅	-30 dB	-39 dB

从180 MHz峰值开始，原边上的辐射取决于原边接地层的大小，以及接地层与电源层之间的间隔。距离电路板边缘较远，以及接地层与电源层之间的间隔较近，均会限制电磁辐射。对于较小的原边接地层，过孔护栏和埋入式电容可能仍然是必需的。

为在360 MHz峰值时实现39 dB降幅以达到Class B辐射要求，要求使用副边可用的所有辐射降低技术。如果需要更多余量，可以减小负载，以进一步降低总电磁辐射。

Class A容许的辐射水平比Class B高出约10 dB，这使设计人员在选择抗电磁辐射技术时有更大的灵活性。采用该示例板，只需添加较大的拼接电容便可满足Class A要求。

图15显示了PCB相关技术。它是一个剖视图，为了更清楚地显示底层结构，某些结构已被移除。此图清楚显示了如何实施拼接电容和原边护栏技术。它没有显示埋入式电容旁路技术，因为这种结构太精细，无法显示在此图中。

图中显示拼接电容与电源共用一层。这是一种精致而紧凑的解决方案，但它会限制可用来创建电容的空间，因为它削除了电源层。如果此层上的空间不足以用来创建足够大的电容，可以将拼接结构移至其自己的板层，或使拼接结构与信号层共用一层。如果使用信号层，必须注意不能在拼接结构中创建孤岛。无论使用哪一层，拼接电容均应靠近isoPower器件。




图15. 容性拼接和过孔护栏技术

关于在ADuM540x评估板上实现PCB结构的说明，请参考“附录A—设计示例”。附录说明了此处讨论的结构图，以及所实现的耦合与旁路电容值。

结论

本应用笔记所概述的每种方法可以用于特定辐射源，并可以与所介绍的其它技术合并使用，以根据需要降低相关辐射。在无外部屏蔽情况下，利用埋入式拼接电容和边缘防护，测试板很容易符合FCC A类标准。此外，在接地层和电源层中使用埋入式去耦电容可以为精密测量应用提供非常安静的环境。

虽然本应用笔记所依赖的数据是在ADuM540x器件上收集到的，但这些技术适用于全部isoPower产品线。所有isoPower产品均含有类似的储能电路和整流电路。器件原边上流过的电流最大，从辐射角度看，这些器件是相似的。

在医疗等要求低交流泄漏的应用中，拼接电容可能不是一个可行的方案。为使辐射降至最小，接地金属机壳可能是这些应用的最可行方案。

附录A—设计示例

本附录以ADuM540x评估板为设计示例。布局中包括了拼接电容和一个埋入式容性层。图16显示嵌入在电源层中的拼接电容结构。图17至图19分别是接地层、电源层和顶端信号层的特写图。接地层和电源层建立在一个0.1 mm厚核心层之上，相邻层是刚性的(0.6 mm厚)。虽然本布局同时含有埋入式电容和拼接电容，但设计中并未使用边缘护栏。FR4材料的相对电介质常数 ϵ_r 约为4.7。测得交叠面积后，便可计算原电源层的埋入式电容值以及输入与输出之间的拼接电容值。

方程式2计算评估板原边上的埋入式电容。应用PCB原边上的接地层和电源层彼此非常靠近，因而形成该电容。本例中，28 cm²的接地层与电源层构成一个1.16 nF的低电感电容。为利用这一旁路，器件焊盘与电源层之间的过孔连接必须尽可能大，使得器件与埋入式电容之间的寄生电感最小。

$$C_{BURIED} = \frac{A_{PRIMARY}(\epsilon_0 \times \epsilon_r)}{d} \quad (2)$$

$$C_{BURIED} = \frac{2.8 \times 10^{-3} m^2 (8.854 \times 10^{-12} F/m \times 4.7)}{0.1 \times 10^{-3} m} \quad (3)$$

$$C_{BURIED} = 1.17 \text{ nF} \quad (4)$$

方程式5计算此评估板中的拼接电容大小。拼接电容结构与间隙两侧上的接地层之间的总交叠面积在输入与输出之间提供了约40 pF的低电感电容。图6显示这一电容大小可将整流峰值辐射降低10 dB多一点。希望达到Class B要求的大多数设计需要三倍于上述大小的电容才能实现最佳辐射降幅。

$$C_{STITCHING} = \frac{A_{TOTAL}(\epsilon_0 \times \epsilon_r)}{4d} \quad (5)$$

$$C_{STITCHING} = \frac{0.4 \times 10^{-3} m^2 (8.854 \times 10^{-12} F/m \times 4.7)}{4 \times 0.1 \times 10^{-3} m} \quad (6)$$

$$C_{STITCHING} = 42 \text{ pF} \quad (7)$$

为了得到更大的电容，交叠面积需要更大。在许多设计中，只需增大拼接结构便可解决问题；但在因电路板面积有限而使电源层不连续或形状不规则的情况下，可以考虑将拼接电容移至信号层，保持电源层不受影响。请记住，拼接电容应位于内层，避免涉及到板表面的电气间隙和爬电距离问题。




图16. ADuM540x评估板结构




图17. 拼接结构跨过隔离栅的V_{DD}层




图18. GND层与拼接结构交叠




图19. 信号层满足表面电气间隙要求

参考资料

Archambeault, Bruce R. and James Drewniak. 2002. PCB Design for Real-World EMI Control. Boston: Kluwer Academic Publishers.

注释

注释