Static Timing Analysis

Project : Garfield5f-1
Build Time : 08/18/17 13:50:14
Device : CYBLE-222014-01
Temperature : -40C - 85C
VDDA : 2.00
VDDA_CTB : 2.00
VDDD_0 : 2.00
VDDIO_0 : 2.00
VDDIO_1 : 2.00
VDDIO_2 : 2.00
VDDR_BGLS : 2.00
VDDR_HF : 2.00
VDDR_HLS : 2.00
VDDR_LF : 2.00
VDDR_SYN : 2.00
Voltage : 2
Expand All | Collapse All | Show All Paths | Hide All Paths
+ Timing Violation Section
No Timing Violations
+ Clock Summary Section
Clock Domain Nominal Frequency Required Frequency Maximum Frequency Violation
ADC_SAR_Seq_1_intClock(FFB) ADC_SAR_Seq_1_intClock(FFB) 1.000 MHz 1.000 MHz N/A
Clock_1(FFB) Clock_1(FFB) 32.000 kHz 32.000 kHz N/A
CyECO CyECO 24.000 MHz 24.000 MHz N/A
CyHFCLK CyHFCLK 48.000 MHz 48.000 MHz N/A
SCB_1_SCBCLK CyHFCLK 16.000 MHz 16.000 MHz N/A
SCB_2_SCBCLK CyHFCLK 1.371 MHz 1.371 MHz N/A
ADC_SAR_Seq_1_intClock CyHFCLK 1.000 MHz 1.000 MHz N/A
Clock_1 CyHFCLK 32.000 kHz 32.000 kHz N/A
CyILO CyILO 32.000 kHz 32.000 kHz N/A
CyIMO CyIMO 48.000 MHz 48.000 MHz N/A
CyLFCLK CyLFCLK 32.768 kHz 32.768 kHz N/A
CyRouted1 CyRouted1 48.000 MHz 48.000 MHz N/A
CySYSCLK CySYSCLK 48.000 MHz 48.000 MHz N/A
CyWCO CyWCO 32.768 kHz 32.768 kHz N/A
SCB_1_SCBCLK(FFB) SCB_1_SCBCLK(FFB) 16.000 MHz 16.000 MHz N/A
SCB_2_SCBCLK(FFB) SCB_2_SCBCLK(FFB) 1.371 MHz 1.371 MHz N/A