

集成DC/DC转换器的 四通道隔离器

ADuM5401/ADuM5402/ADuM5403/ADuM5404

特性

集成isoPower的隔离式DC/DC转换器 3.3 V或5.0 V稳压输出 最高500 mW输出功率 四个DC-25 Mbps(NRZ)信号隔离通道 施密特触发器输入 16引脚SOIC封装,爬电距离 大于8.0 mm 工作温度最高可达105°C

高共模瞬变抗扰度: >25 kV/μs

安全和法规认证

UL认证

2500 V rms(1分钟),符合UL 1577标准 CSA元件验收通知#5A(申请中) 符合VDE标准证书(申请中) DIN V VDE V 0884-10 (VDE V 0884-10):2006-12

V_{IORM} = 560 V峰值

应用

RS-232/RS-422/RS-485收发器 工业现场总线隔离 电源启动偏置和栅极驱动 隔离传感器接口 工业PLC

概述

ADuM5401/ADuM5402/ADuM5403/ADuM54041均为集成 isoPower®隔离式DC/DC转换器的四通道数字隔离器。该DC-DC转换器基于ADI公司的iCoupler®技术.采用5.0 V(5.0V输入电源)或3.3 V电压(3.3V电源)时,可提供最高500 mW调节隔离功率,从而在低功耗隔离设计中,无需使用单独的隔离DC-DC转换器。利用iCoupler芯片级变压器技术,能够同时隔离逻辑信号和DC/DC转换器的磁性元件,因此可提供小尺寸、完全隔离的解决方案。

ADuM5401/ADuM5402/ADuM5403/ADuM5404隔离器提供 4个独立的隔离通道,支持多种不同的通道配置和数据速率(更多信息请参考"订购指南")。

isoPower利用高频开关元件,通过其变压器传输功率。设计印刷电路板(PCB)布局时应特别小心,必须符合相关辐射标准。关于电路板布局考量因素的详细信息,请参考应用笔记AN-0971。

「受美国专利第5,952,849号、6,873,065号、6,903,578号和7,075,329号保护, 其它专利正在申请中。

Rev. A

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.






图1. ADuM5401/ADuM5402/ADuM5403/ADuM5404




图2. ADuM5401




图4. ADuM5403




图5. ADuM5404

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com
Fax: 781.461.3113 ©2008 Analog Devices, Inc. All rights reserved.

目录
特性1
应用1
概述1
功能框图1
修订历史2
技术规格3
电气特性—5 V原边输入电源/
5 V副边隔离电源3
电气特性—3.3 V原边输入电源/
3.3 V副边隔离电源5
封装特性7
法规认证7
隔离和安全相关特性7
DIN V VDE V 0884-10(VDE V 0884-10)
隔离特性8
建议工作条件8
绝对最大额定值9
ESD警告9
修订历史
2008年11月—修订版0至修订版A
更改图1和概述部分1
更改表13
更改表25
更改表47
更改表6和表78
更改表8和表99
更改图7和表1010
更改图8和表1111
更改图9和表1212
更改图10和表1313
移动真值表部分13
更改应用信息部分和PCB布局部分17
更改直流正确性和磁场抗扰度部分18
更改电源考虑部分20
增加"提高可用功率"部分 表15和表16

引脚配置和功能描述	10
真值表	13
典型工作特性	14
术语	16
应用信息	17
PCB布局	17
热分析	18
EMI考虑	18
传播延迟相关参数	18
直流正确性和磁场抗扰度	18
功耗	19
电源考虑	20
提高可用功率	20
隔离寿命	
外形尺寸	22
订购指南	22

2008年5月—修订版0:初始版

技术规格

电气特性—5 V原边输入电源/5 V副边隔离电源

 $4.5~V \le V_{DD1} \le 5.5~V,~V_{SEL} = V_{ISO}$; 各电压均参照其各自的地。除非另有说明,所有最小值/最大值规格适用于整个推荐的工作范围。所有的典型值规格在 $T_A = 25^{\circ}C,~V_{DD1} = 5.0~V,~V_{SEL} = V_{ISO}$ 条件下测得。

表1

<u>表1</u> 参数	符号	最小值	典型值	最大值	单位	测试条件/注释
DC/DC转换器电源						
设定点	V _{ISO}	4.7	5.0	5.4	V	I _{ISO} = 0 mA
电压调整率	V _{ISO(LINE)}		1		mV/V	I _{ISO} = 50 mA,V _{DD1} = 4.5 V至5.5 V
负载调整率	$V_{ISO(LOAD)}$		1	5	%	I _{ISO} = 10 mA至90 mA
输出纹波	V _{ISO(RIP)}		75		mV p-p	20 MHz带宽,C _{во} = 0.1 μF 10 μF,
输出噪声	V _{ISO(N)}		200		mV p-p	$I_{ISO} = 90 \text{ mA}$ $C_{RO} = 0.1 \mu\text{F} \parallel 10 \mu\text{F}, I_{ISO} = 90 \text{ mA}$
开关频率	fosc		180		MHz	BO 1 11 1 120=
脉宽调制频率	f _{PWM}		625		kHz	
DC至2 Mbps数据速率 ¹						
最大输出电源电流2	I _{ISO(MAX)}	100			mA	V _{ISO} > 4.5 V,DC至1 MHz
E I the deal. Mart. Name I ble Nobe?						逻辑信号频率
最大输出电源电流时的效率 ³			34		%	I _{ISO} = 100 mA,DC至1 MHz
1 克斯克尔 工厂 在土	1.		19	30	mA	逻辑信号频率
I _{dd} 电源电流,无V _{iso} 负载	I _{DD1(Q)}		19	30	IIIA	I _{iso} = 0 mA,DC至1 MHz
I _{nn1} 电源电流,满V _{iso} 负载	I _{DD1(MAX)}		290		mA	逻辑信号频率
I _{DD1} 电源电流,例V _{ISO} 贝戈	IDDI(WAX)		250		1	C= 0 pF, DC至1 MHz逻辑信号频率, V _{DD} =4.5 V, I _{ISO} =100 mA
25 Mbps数据速率(仅CRWZ级)						+, v _{DD} - 1.3 v, 1 _{ISO} - 100 111/1
I _{DD1} 电源电流,无V _{ISO} 负载	I _{DD1(D)}					
ADuM5401			68		mA	I _{Iso} = 0 mA,CL= 15 pF,12.5 MHz 逻辑信号频率
ADuM5402			71		mA	I _{ISO} = 0 mA, CL= 15 pF, 12.5 MHz
AD ME402			75		mA	逻辑信号频率
ADuM5403			/3		IIIA	I _{so} = 0 mA,CL= 15 pF,12.5 MHz 逻辑信号频率
ADuM5404			78		mA	I _{ISO} = 0 mA, CL= 15 pF, 12.5 MHz
						逻辑信号频率
可用V _{ISO} 电源电流⁴	ISO(LOAD)					
A.DM.5.401			87		mA	C _L = 15 pF,12.5 MHz逻辑信号频率
ADuM5401			0.5		Л	
ADuM5402			85		mA	C _L = 15 pF,12.5 MHz逻辑信号频率
ADuM5403			83		mA	C _L = 15 pF,12.5 MHz逻辑信号频率
ADuM5404			81		mA	 C _i = 15 pF,12.5 MHz逻辑信号频率
欠压闭锁, V _{DD1} 、V _{DD1} 和V _{ISO} 电源						
趋正阈值						
趋负阈值	$V_{\text{UV+}}$		2.7		V	
迟滞	$V_{\text{UV}-}$		2.4		V	
	V _{UVH}		0.3		V	

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
iCOUPLER数据通道						
I/O输入电流	I _{IA} , I _{IB} , I _{IC} , I _{ID}	-20	+0.01	+20	μΑ	
逻辑高电平输入阈值	V _{IH}	$0.7 \times V_{ISO}$, $0.7 \times V_{IDD1}$			V	
逻辑低电平输入阈值	V _{IL}			$0.3 \times V_{ISO}, \\ 0.3 \times V_{IDD1}$	V	
逻辑高电平输出电压	RC _{OUT} , V _{OAH} , V _{OBH} , V _{OCH} , V _{ODH}	$V_{DD1}-0.3$ $V_{ISO}-0.3$, 5.0		V	$I_{OX} = -20 \mu A, V_{Ix} = V_{IxH}$
	,	$\begin{array}{c} V_{DD1}-0.5 \\ V_{ISO}-0.5 \end{array}$, 4.8		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
逻辑低电平输出电压	RCOUT, VOAL, VOBL, VOCL, VODL		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
	,		0.0	0.4	V	I_{ox} = 4 mA, V_{ix} = V_{ixL}
交流规格						
仅ARWZ级						
最小脉冲宽度	PW			1000	ns	C _L = 15 pF,CMOS信号电平
最大数据速率		1			Mbps	C _L = 15 pF,CMOS信号电平
传播延迟	t _{PHL} , t _{PLH}		55	100	ns	C _L = 15 pF, CMOS信号电平
脉冲宽度失真, t _{plH} -t _{pHI}	PWD			40	ns	C ₌ 15 pF, CMOS信号电平
传播延迟偏斜	t PSK			50	ns	C_= 15 pF,CMOS信号电平
通道间匹配	t _{PSKCD} /t _{PSKOD}			50	ns	C _L = 15 pF,CMOS信号电平
仅CRWZ级	PW			40	ns	C _i =15 pF, CMOS信号电平
最小脉冲宽度	' ' ' '	25		40	Mbps	C _i = 15 pF, CMOS信号电平
最大数据速率	t _{PHL} , t _{PLH}	23	45	60	ns	C _i =15 pF, CMOS信号电平
传播延迟	PWD			6	ns	C ₌ 15 pF, CMOS信号电平
脉冲宽度失真, t _{pin} t _{pin}			5		ps/°C	C ₌ 15 pF, CMOS信号电平
温度变化率	t _{PSK}			15	ns	C = 15 pF, CMOS信号电平
传播延迟偏斜	t PSKCD			6	ns	C = 15 pF,CMOS信号电平
通道间匹配,同向通道						
通道问匹配,问问通道	t PSKOD			15	ns	C _L = 15 pF,CMOS信号电平
所有型号						
〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 			2.5			C _i =15 pF, CMOS信号电平
	t _R /t _F	25	2.5 35		ns kV//us	
逻辑高电平输出时的共模瞬变抗扰度	CM _H				kV/μs	$V_{lx} = V_{DD}$ 或 V_{ISO} , $V_{CM} = 1000 V$, 瞬变幅度 = 800 V
逻辑低电平输出时的共模瞬变抗扰度	CM _L	25	35		kV/μs	V _{Ix} = 0 V,V _{CM} = 1000 V,瞬变幅度 = 800 V
刷新速率	fr		1.0		Mbps	

¹ 所有四个通道的电源电流值贡献以相同数据速率合并。

² 当所有数据速率均低于2 Mbps时, V_{iso} 电源电流可供外部使用。当数据速率高于2 Mbps时,数据I/O通道汲取与数据速率成正比的额外电流。以给定数据速率工作的各通道所消耗的额外电源电流可按照功耗部分所述进行计算。必须将动态I/O通道负载视作外部负载,并包括在 V_{iso} 功耗预算中。

³数据通道静态工作的功耗需求不能与电源部分分开。效率要考虑I/O通道的静态功耗,它是内部功耗的一部分。

⁴ 此电流可用于驱动 $V_{\rm Iso}$ 引脚上的外部负载。同时以25 Mbps的最大数据速率驱动所有通道,满容性负载表示最大动态负载条件。有关低于最大数据速率时的可用电流计算,请参考功耗部分。

电气特性—3.3 V原边输入电源/3.3 V副边隔离电源

 $3.0~{\rm V} \le {\rm V}_{\rm DD1} \le 3.6~{\rm V},~{\rm V}_{\rm SEL} = {\rm GND}_{\rm ISO};$ 各电压均参照其各自的地。除非另有说明,所有最小值/最大值规格适用于整个推荐的工作范围。所有的典型值规格在T_A = 25°C、V_DD1 = 3.3 V、V_ISO = 3.3 V、V_SEL = GND_ISO条件下测得。

表2

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
DC/DC转换器电源						
设定点	V_{ISO}	3.0	3.3	3.6	V	$I_{ISO} = 0 \text{ mA}$
电压调整率	V _{ISO(LINE)}		1		mV/V	$I_{ISO} = 30 \text{ mA}, \ V_{DD1} = 3.0 \text{ V} \underline{\text{3}.6 \text{ V}}$
负载调整率	$V_{ISO(LOAD)}$		1	5	%	I _{ISO} = 6 mA至54 mA
输出纹波	V _{ISO(RIP)}		50		mV p-p	20 MHz带宽,C _{BO} = 0.1 μF 10 μF, I _{ISO} = 54 mA
输出噪声	$V_{ISO(N)}$		130		mV p-p	$C_{BO} = 0.1 \mu F 10 \mu F, I_{ISO} = 54 \text{mA}$
开关频率	fosc		180		MHz	
脉宽调制频率	f _{PWM}		625		kHz	
DC至2 Mbps数据速率 ¹						
最大输出电源电流 ²	I _{ISO(MAX)}	60			mA	V _{Iso} > 3.0 V,DC至1 MHz 逻辑信号频率
最大输出电源电流时的效率3			36		%	I _{Iso} = 60 mA,DC至1 MHz
I _{DD1} 电源电流,无V _{ISO} 负载	I _{DD1(Q)}		14	20	mA	逻辑信号频率 I _{so} = 0 mA,DC至1 MHz
I _{DD1} 电源电流,满V _{ISO} 负载	I _{DD1(MAX)}		175		mA	逻辑信号频率 C _i = 0 pF, DC至1 MHz逻辑信号#
25 Mbps数据速率时的功耗						率, $V_{DD} = 3.0 \text{ V}$, $I_{ISO} = 60 \text{ mA}$
25 Mbps数据速率(仅CRWZ级)						
IDD1电源电流,无V _{ISO} 负载	I _{DD1(D)}					
150	וטטו(ט)		44		mA	$I_{ISO} = 0 \text{ mA}, C_{I} = 15 \text{ pF}, 12.5 \text{ MHz}$
ADuM5401			• • •		111/1	逻辑信号频率
ADuM5402			46		mA	I _{Iso} = 0 mA, C _L = 15 pF, 12.5 MHz 逻辑信号频率
ADuM5403			47		mA	I _{Iso} = 0 mA, C _L = 15 pF, 12.5 MHz 逻辑信号频率
ADuM5404			51		mA	U _{Iso} =0 mA, C _L =15 pF, 12.5 MHz 逻辑信号频率
可用V _{iso} 电源电流⁴						这种信号频率
ADuM5401	I _{ISO(LOAD)}		42		mA	C _L = 15 pF, 12.5 MHz逻辑信号频率
ADuM5402	I _{ISO(LOAD)}		41		mA	C _L = 15 pF,12.5 MHz逻辑信号频率
ADuM5403	I _{ISO(LOAD)}		39		mA	C _L = 15 pF,12.5 MHz逻辑信号频率
ADuM5404	I _{ISO(LOAD)}		38		mA	C _L = 15 pF, 12.5 MHz逻辑信号频率
등 등 가지 사 기 기 기 기 기 기 기 기 기 기 기 기 기 기 기 기 기 기						
欠压闭锁,V _{DD1} 、V _{DDL} 和V _{ISO} 电源			_		1	
趋正阈值	V_{UV+}		2.7		V	
趋负阈值	V_{UV-}		2.4		V	
迟滞	V _{UVH}		0.3		V	

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
iCOUPLER数据通道						
I/O输入电流	I _{IA} , I _{IB} , I _{IC} , I _{ID} ,	-10	+0.01	+10	μΑ	
逻辑高电平输入阈值	V_{IH}	$0.7 \times V_{ISO}$			V	
		$0.7 \times V_{IDD1}$				
逻辑低电平输入阈值	VIL			$0.3 \times V_{ISO}$, $0.3 \times V_{IDD1}$	V	
逻辑高电平输出电压	RC _{OUT} ,	V _{DD1} – 0.3,	3.3	U.3 X VIDD1	V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
逻辑尚电平 撤出电压	VOAH, VOBH,	V _{ISO} – 0.3	3.3		•	Ox 20 km², I _X I _X H
	V_{OCH} , V_{ODH}					I = A m A V = V
		$V_{DD1} - 0.5$,	3.1		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
		$V_{1SO} - 0.5$.,	
逻辑低电平输出电压	RC _{OUT} , V _{OAL} , V _{OBL} ,		0.0	0.1	V	$I_{Ox} = 20 \mu A$, $V_{Ix} = V_{IxL}$
	VOAL, VOBL,					
			0.0	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
交流规格						
仅ARWZ级						
最小脉冲宽度	PW			1000	ns	C _i =15 pF, CMOS信号电平
最大数据速率		1			Mbps	C _i = 15 pF, CMOS信号电平
传播延迟	t _{PHL} , t _{PLH}		60	100	ns	C = 15 pF, CMOS信号电平
脉冲宽度失真, t,,,-t,,	PWD			40	ns	C _L = 15 pF,CMOS信号电平
传播延迟偏斜	t _{PSK}			50	ns	C _L = 15 pF,CMOS信号电平
通道间匹配	t _{PSKCD} /t _{PSKOD}			50	ns	C _L = 15 pF,CMOS信号电平
仅CRWZ级	PW			40	ns	C 15 - CMOCE B th T
最小脉冲宽度	F VV	25		40	Mbps	C _L = 15 pF,CMOS信号电平 C _L = 15 pF,CMOS信号电平
最大数据速率	t _{PHL} , t _{PLH}	23	45	60	ns	C _L =15 pF, CMOS信号电平
传播延迟	PWD		.5	6	ns	C _i =15 pF, CMOS信号电平
脉冲宽度失真, t _{plH} -t _{pH}			5		ps/°C	C _i =15 pF,CMOS信号电平
温度变化率	t _{PSK}			45	ns	C _i = 15 pF,CMOS信号电平
传播延迟偏斜	t _{PSKCD}			6	ns	C = 15 pF, CMOS信号电平
通道间匹配,同向通道						-
通道间匹配,反向通道	t _{PSKOD}			15	ns	C _L = 15 pF,CMOS信号电平
所有型号						
输出上升/下降时间(10%至90%)	t _R /t _F		2.5		ns	C _i = 15 pF,CMOS信号电平
逻辑高电平输出时的共模瞬变	CM _H	25	2. <i>3</i> 35		kV/μs	$V_{lx} = V_{DD} \vec{\otimes} V_{lSO}, V_{CM} = 1000 V, $
抗扰度	CIVIN	23	33		κν/μ3	· 变幅度=800V
逻辑低电平输出时的共模瞬变	CM _L	25	35		kV/μs	V _V = 0 V,V _{CM} = 1000 V,瞬变幅度 =
抗扰度					-	800 V
刷新速率	f _r		1.0		Mbps	

¹ 所有四个通道的电源电流值贡献以相同数据速率合并。

² 当所有数据速率均低于2 Mbps时, V_{iso} 电源电流可供外部使用。当数据速率高于2 Mbps时,数据I/O通道汲取与数据速率成正比的额外电流。以给定数据速率工作的各通道所消耗的额外电源电流可按照功耗部分所述进行计算。必须将动态I/O通道负载视作外部负载,并包括在 V_{iso} 功耗预算中。

³数据通道静态工作的功耗需求不能与电源部分分开。效率要考虑I/O通道的静态功耗,它是内部功耗的一部分。

⁴ 此电流可用于驱动 $V_{\rm ISO}$ 引脚上的外部负载。同时以25 Mbps的最大数据速率驱动所有通道,满容性负载表示最大动态负载条件。有关低于最大数据速率时的可用电流计算,请参考功耗部分。

封装特性

表3

参数	符号	典型值	单位	测试条件
电阻(输入至输出)1	R _{I-O}	1012	Ω	
电容(输入至输出)1	C _{I-O}	2.2	рF	f = 1 MHz
输入电容2	Cı	4.0	рF	
IC结至环境热阻	θ_{JA}	45	°C/W	热电偶位于封装底部中心,利用细走线的4层电路 板进行测试3

¹假设器件为双端器件:引脚1与引脚8短路,引脚9与引脚16短路。 ²输入电容是从任意输入数据引脚到地的容值。 ³热模型定义见热分析部分。

法规认证

表4

UL	CSA(申请中)	VDE(申请中)
UL1577器件认可程序认可1	CSA元件验收通知#5A批准	DIN V VDE V 0884-10(VDE V 0884-
单一保护, 2500 V rms隔离电压	 加强绝缘符合CSA 60950-1-03和IEC 60950-1标准,	10):2006-12认证2
		加强绝缘,560 V峰值
文件E214100	文件205078	文件2471900-4880-0001

¹ 依据UL1577, 每个ADuM5401/ADuM5402/ADuM5403/ADuM5404器件都经过1秒钟绝缘测试电压≥3000 V rms的验证测试(漏电流检测限值为10 μA)。

隔离和安全相关特性

表5

1K3				
参数	符号	值	单位	测试条件/注释
额定电介质隔离电压		2500	V rms	持续1分钟
最小外部气隙(间隙)	L(I01)	>8.0	mm	测量输入端至输出端,空气最短距离
最小外部爬电距离	L(I02)	>8.0	mm	测量输入端至输出端,沿壳体最短距离
最小内部间隙		0.017	目 J /dr	隔离距离
漏电特性(相对漏电指数)	СТІ	0.017 >175	mm 最小值 V	DIN IEC 112/VDE 0303, Part 1
隔离组	C.,	Illa		材料组(DIN VDE 0110, 1/89, 表1)

² 依据DIN V VDE V 0884-10, 每个ADuM5401/ADuM5402/ADuM5403/ADuM5404器件都经过1秒钟绝缘测试电压≥1050 V峰值的验证测试(局部放电检测限值为5 pC)。 器件标识中的星号(*)表示通过DIN V VDE V 0884-10认证。

DIN V VDE V 0884-10 (VDE V 0884-10)隔离特性

这些隔离器适合安全限制数据范围内的加强电气隔离。通过保护电路保持安全数据。封装上的星号(*)标志表示通过DIN V VDE V 0884-10认证。

表6

条件	符号	特性	单位
		I to IV	
		l to III	
		l to II	
		40/105/21	
		2	
	V_{IORM}	560	V峰值
V _{IORM} × 1.875 = V _{PR} ,100%生产测试,t _m = 1秒, 局部放电< 5 pC	V_{PR}	1050	Ⅴ峰值
	V_{PR}		
V _{IORM} × 1.6 = V _{PR} ,t _m = 60秒,局部放电< 5 pC		896	V峰值
$V_{IORM} \times 1.2 = V_{PR}, t_{m} = 60$ 秒,局部放电< 5 pC		672	V峰值
瞬变讨压,t= 10秒	V_{TR}	4000	V峰值
出现故障时允许的最大值(见图6)			
	т.	150	°C
	1.		mA
V = 500 V	-·		Ω
	V _{IORM} ×1.875 = V _{PR} , 100%生产测试, t _m =1秒, 局部放电<5 pC V _{IORM} ×1.6 = V _{PR} , t _m =60秒, 局部放电<5 pC V _{IORM} ×1.2 = V _{PR} , t _m =60秒, 局部放电<5 pC W _{IORM} ×1.2 = V _{PR} , t _m =60秒, 局部放电<5 pC	V _{IORM} ×1.875 = V _{PR} , 100%生产测试, t _m =1秒, 局部放电<5 pC	Ito IV Ito III Ito III 40/105/21 2 V _{IORM} 560 V _{PR} 560 V _{PR} 1050 V _{PR} 1050 V _{PR} V _{IORM} 1.6 = V _{PR} , t _m = 60秒, 局部放电 < 5 pC V _{IORM} × 1.2 = V _{PR} , t _m = 60秒, 局部放电 < 5 pC 896 672 Fraction 672 F




图6. 热减额曲线,依据DIN EN 60747-5-2获得的安全限值与壳温的关系

建议工作条件

表7

参数	符号	最小值	最大值	单位
工作温度1	T _A	-40	+85	°C
电源电压2				
$V_{DD1} @ V_{SEL} = 0 V$	V_{DD1}	3.0	3.6	V
V_{DD1} @ $V_{SEL} = V_{ISO}$	V_{DD1}	4.5	5.5	V
最小负载3	l _{iso(Min)}	10		mA

¹在105℃工作时需要降低最大负载电流,如表8所示。

² 所有电压均参照其各自的地。

³ 如果外部负载小于额定值,电源PWM可能会产生过大的开关噪声,从而造成数据完整性问题。

绝对最大额定值

除非另有说明, T₄ = 25°C。

表8

额定值
-55°C至+150°C
-40℃至+105℃
-0.5 V至+7.0 V
100 mA
60 mA
-0.5 V至VDDI + 0.5 V
-0.5 V至VDDO + 0.5 V
-10 mA至+10 mA
-100 kV/μs至+100 kV/μs

1 所有电压均参照其各自的地。

2 $V_{\rm iso}$ 提供 $V_{\rm iso}$ I/O通道上的直流和动态负载电流。确定总 $V_{\rm iso}$ 电源电流时,必须包括此电流。当环境温度为85°C至105°C时,须降低最大允许电流。

- 3 V_{DDI}和V_{DDO}分别指给定通道的输入端和输出端的电源电压。参见PCB布局部分。
- 4不同温度下的最大额定电流值参见图6。
- 5 指隔离栅上的共模瞬变。超过绝对最大额定值的共模瞬变可能导致闩锁或永久损坏。

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下,器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏。因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失。

表9. 支持最短50年寿命的最大连续工作电压1

参数	最大值	单位	参考标准
交流电压			
加强绝缘	424	V峰值	所有认证工作电压
单极性交流电压			
基本绝缘	600	V峰值	IEC 60950-1工作电压
加强绝缘	560	V峰值	VDE V 0884-10工作电压
直流电压			
基本绝缘	600	V峰值	IEC 60950-1工作电压
加强绝缘	560	V峰值	VDE V 0884-10工作电压

¹ 指隔离栅上的连续电压幅度。详情见隔离寿命部分。

引脚配置和功能描述




图7. ADuM5401引脚配置

表10. ADuM5401引脚功能描述

引脚编号	引脚名称	描述
1	V _{DD1}	原边电源电压, 3.0 V至5.5 V。
2, 8	GND ₁	地1。隔离器原边的参考地。引脚2与引脚8内部互连。建议将这两个引脚连接到公共地。
3	VIA	逻辑输入A。
4	V_{IB}	逻辑输入B。
5	V _{IC}	逻辑输入C。
6	V_{OD}	逻辑输出D。
7	RC _{OUT}	调节控制输出。此引脚连接到isoPower从机的RC _N ,以便ADuM5401能控制从机的调节功能。
9, 15	GND _{ISO}	隔离器第2侧的参考地。引脚9与引脚15内部互连。建议将这两个引脚连接到公共地。
		输出电压选择。V _{sel} =V _{iso} 时, V _{iso} 设定点为5.0 V。V _{sel} =GND _{iso} 时, V _{iso} 设定点为3.3 V。
10	V_{SEL}	逻辑输入D。
11	V_{ID}	逻辑输出C。
12	Voc	
13	V_{OB}	逻辑输出B。
14	Voa	逻辑输出A。
16	V _{ISO}	用于数据通道和外部负载的副边电源电压输出。




图8. ADuM5402引脚配置

表11. ADuM5402引脚功能描述

引脚编号	引脚名称	描述
1	V_{DD1}	原边电源 电压,3.0V至5.5V。
2, 8	GND₁	地1。隔离器原边的参考地。引脚2与引脚8内部互连。建议将这两个引脚连接到公共地。
3	VIA	逻辑输入A。
4	V _{IB}	逻辑输入B。
5	Voc	逻辑输出C。
6	V _{OD}	逻辑输出D。
7	RCout	调节控制输出。此引脚连接到isoPower从机的R _{CIN} ,以便ADuM5402能控制从机的调节功能。
9, 15	GND _{ISO}	隔离器第2侧的参考地。引脚9与引脚15内部互连。建议将这两个引脚连接到公共地。
,		输出电压选择。 $V_{sri} = V_{iso}$ 时, V_{iso} 设定点为5.0 V。 $V_{sri} = GND^{iso}$ 时, V_{iso} 设定点为3.3V。
10	V _{SEL}	逻辑输入D。
11	V _{ID}	逻辑输入C。
12	V _{IC}	
13	V _{OB}	逻辑输出B。
14	V _{OA}	逻辑输出A。
16	V _{ISO}	用于数据通道和外部负载的副边电源电压输出。




图9. ADuM5403引脚配置

表12. ADuM5403引脚功能描述

	1	
引脚编号	引脚名称	描述
1	V_{DD1}	原边电源 电压,3.0 V至5.5 V。
2, 8	GND₁	地1。隔离器原边的参考地。引脚2与引脚8内部互连。建议将这两个引脚连接到公共地。
3	V _{IA}	逻辑输入A。
4	V _{OB}	逻辑输出B。
5	Voc	逻辑输出C。
6	V _{OD}	逻辑输出D。
7	RC _{OUT}	调节控制输出。此引脚连接到isoPower从机的RCIN,以便ADuM5403能控制从机的调节功能。
9, 15	GNDiso	隔离器第2侧的参考地。引脚9与引脚15内部互连。建议将这两个引脚连接到公共地。
2,	GIVDISO	输出电压选择。V _{sti} = V _{iso} 时,V _{iso} 设定点为5.0 V。V _{sti} = GND _{iso} 时,V _{iso} 设定点为3.3 V。
10	V_{SEL}	逻辑输入D。
11	V _{ID}	逻辑输入C。
12	V _{IC}	逻辑输入B。
13	V _{IB}	
14	V _{OA}	逻辑输出A。
16	V _{ISO}	用于数据通道和外部负载的副边电源电压输出。




图10. ADuM5404引脚配置

表13. ADuM5404引脚功能描述

引脚编号	引脚名称	描述
1	V_{DD1}	原边电源 电压, 3.0 V至5.5 V。
2, 8	GND₁	地1。隔离器原边的参考地。引脚2与引脚8内部互连。建议将这两个引脚连接到公共地。
3	VOA	逻辑输出A。
4	V _{OB}	逻辑输出B。
5	Voc	逻辑输出C。
6	V_{OD}	逻辑输出D。
7	RCout	调节控制输出。此引脚连接到isoPower从机的RCIN,以便ADuM5404能控制从机的调节功能。
9, 15	GND _{ISO}	隔离器第2侧的参考地。引脚9与引脚15内部互连。建议将这两个引脚连接到公共地。
2, .3	0.12130	输出电压选择。V _{sel} = V _{iso} 时,V _{iso} 设定点为5.0 V。V _{sel} = GND _{iso} 时,V _{iso} 设定点为3.3 V。
10	V_{SEL}	逻辑输入D。
11	V_{ID}	逻辑输入C。
12	V _{IC}	逻辑输入B。
13	V _{IB}	
14	VIA	逻辑输入A。
16	V_{ISO}	用于数据通道和外部负载的副边电源电压输出。

真值表

表14. 真值表(正逻辑)

V _{ix} 输入 ¹	Vsel输入	V _{DD1} 状态	V _{DD1} 输入(V)	Viso状态	V _{iso} 输出(V)	Vox输出 ¹	注释
高	高	有电	5.0	有电	5.0	高	正常工作,数据为高
低	高	有电	5.0	有电	5.0	低	正常工作,数据为低
高	低	有电	3.3	有电	3.3	高	正常工作,数据为高
低	低	有电	3.3	有电	3.3	低	正常工作,数据为低
高	低	有电	5.0	有电	3.3	高	不推荐使用
低	低	有电	5.0	有电	3.3	低	不推荐使用
高	高	有电	3.3	有电	5.0	高	不推荐使用
低	高	有电	3.3	有电	5.0	低	不推荐使用

 $^{^{1}}V_{lx}$ 和 V_{Ox} 指给定通道(A、B、C或D)的输入和输出信号。

典型工作特性




图11.5V输入/5V输出和3.3V输入/3.3V输出的典型电源效率




图12. 数据通道空闲时典型总功耗与I_{Iso}的关系




图13. 典型隔离输出电源电流I₁₅₀与外部负载的关系,5V 输入/5V输出和3.3V输入/3.3V输出时无动态电流汲取




图14. 典型短路输入电流和功耗与输入电源电压的关系, $V_{\rm ISO}$ 短路至 $GND_{\rm ISO}$




图15. 典型V_{ISO}瞬态负载响应, 5V输出, 10%至90%负载阶跃




图16. 典型瞬态负载响应, 3V输出, 10%至90%负载阶跃




图17. $V_{ISO} = 5$ V输出电压典型纹波,90%负载




图18. $V_{ISO} = 3.3 \text{ V}$ 输出电压典型纹波, 90%负载




图19. 每个正向数据通道的典型I_{CH}电源电流(15 pF输出负载)




图20. 每个反向数据通道的典型I_{CH}电源 电流(15 pF输出负载)




图21. 每路输入的典型I_{ISO(D)}动态电源电流




图22. 每路输出的典型I_{ISO(D)}动态电源电流(15 pF输出负载)

术语

DD1(Q)

 $I_{\mathrm{DDI(Q)}}$ 是在 V_{DDI} 引脚汲取的最小工作电流,测量条件为 V_{ISO} 处无外部负载,并且I/O引脚以低于2 Mbps的速率工作,从而无需额外动态电源电流。 $I_{\mathrm{DDI(Q)}}$ 反映最小电流工作条件。

$\bm{I}_{DD1(D)}$

I_{DDI(D)}是同时以25 Mbps的最大数据速率驱动所有通道时的典型输入电源电流,满容性负载表示最大动态负载条件。输出端的阻性负载应与动态负载区别对待。

DD1(MAX

 $I_{DDI(MAX)}$ 是满动态 V_{ISO} 负载条件下的输入电流。

t,,传播延迟

 t_{PHL} 传播延迟是从 V_{Ix} 信号下降沿的50%水平到 V_{Ox} 信号下降沿的50%水平的时间。

t_{pl}传播延迟

 $t_{\text{pl.H}}$ 传播延迟是从 V_{lx} 信号上升沿的50%水平到 V_{ox} 信号上升沿的50%水平的时间。

传播延迟偏斜(tpsk)

t_{PSK}指器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的t_{PHL}和/或 t_{PH}的最差情况偏差。

通道间匹配

通道间匹配指两个通道在相同负载下工作时的传播延迟之差的绝对值。

最小脉冲宽度

最小脉冲宽度指保证额定脉冲宽度失真的最小脉冲宽度。

最大数据速率

最大数据速率指保证额定脉冲宽度失真的最快数 据速率。

应用信息

ADuM5401/ADuM5402/ADuM5403/ADuM5404DC-DC转换器部分的工作原理与当今大多数电源相同。它采用副边控制器结构,集成隔离脉宽调制(PWM)反馈。V_{DDI}为振荡电路提供电源,该电路将开关电流输入一个芯片级空芯变压器。传输至副边的电源经过整流并调整到3.3V或5V。副(V_{ISO})边控制器通过产生PWM控制信号调整输出,该控制信号通过专用*i*Coupler数据通道被送到原(V_{DDI})边。PWM调制振荡电路来控制传送到副边的功率。通过反馈可以实现更高的功率和效率。

ADuM5401/ADuM5402/ADuM5403/ADuM5404提供一个调节控制输出(RC_{OUT})信号,可以将该信号连接到其它 *iso*Power器件。此特性允许通过一个调节器控制多个电源模块而不会发生竞争。当存在辅助电源模块时,可以将 VISO引脚连在一起,以用作一个电源。由于只有一条反馈控制路径,因此电源将无缝地协同工作。

ADuM5401/ADuM5402/ADuM5403/ADuM5404在V_{DD1}电源输入上实现了带迟滞的欠压闭锁(UVLO)功能,此功能确保转换器不会因为高噪声输入电源或者上电斜升速率较慢而进入振荡状态。

为了获得最佳负载调整率,建议最小负载电流为10 mA。 更小的负载可能会因为PWM脉冲较短或不稳定而在芯片 上产生过大噪声。在某些情况下,这种方式所产生的过大 噪声会破坏数据。

PCB布局

ADuM5401/ADuM5402/ADuM5403/ADuM5404数字隔离器内置0.5W isoPower集成DC-DC转换器,逻辑接口无需外部接口电路。输入和输出供电引脚需要电源旁路(见图23)。请注意,引脚1与引脚2之间需要一个低ESR旁路电容,应使其尽可能靠近芯片焊盘。

ADuM5401/ADuM5402/ADuM5403/ADuM5404的电源部分采用一个180 MHz的振荡频率通过其芯片级变压器高效地传输功率。此外,在正常工作模式下iCouple的数据部分在电源引脚上引入开关瞬变。在多个工作频率下都需要旁路电容。噪声

抑制需要一个低电感高频电容,纹波抑制和适当的调整则需要一个大容值的电容。 V_{DDI} 的旁路电容可以方便地连接在引脚1和引脚2之间, V_{ISO} 的旁路电容可以方便地连接在引脚15和引脚16之间。

为了抑制噪声并降低纹波,至少需要并联两个电容。针对 V_{DD1} , 推荐的电容值是 $0.1~\mu$ F和 $10~\mu$ F。较小的电容必须具有低ESR,建议使用陶瓷电容。

请注意,低ESR电容两端到电源引脚的走线总长不得超过2mm。如果旁路电容的走线长度超过2mm,可能会破坏数据。还应考虑在引脚1与引脚8及引脚9与引脚16之间连接旁路电容,除非两个公共地引脚靠近封装连在一起。




图23. 推荐的PCB布局

在具有高共模瞬变的应用中,要确保隔离栅两端的电路板耦合最小。此外,如此设计电路板布局,任何耦合都不会出现并影响器件侧所有的引脚。如果不满足设计要求,将会使引脚间的电压差异超过表8规定的绝对最大额定值,造成器件闩锁和/或永久损坏。

ADuM5401/ADuM5402/ADuM5403/ADuM5404均为电源器件,在满负载下以最大速度工作时,功耗约为1W。因为不可能在隔离器上放置散热器,芯片主要通过GND引脚将热量耗散到PCB。如果器件应用在高温环境下,需要提供从GND引脚到PCB地平面的散热路径。图23中的电路板布局加大了引脚8和引脚9的焊盘。通过焊盘到地平面和电源平面的大直径过孔降低电感以及噪声的产生。

散热焊盘中的多个过孔可以显著降低芯片内部的温度。扩大焊盘的尺寸由设计者进行评估并由可用的电路板空间决定。

热分析


ADuM5401/ADuM5402/ADuM5403/ADuM5404器件内置四个芯片,附于配有两个芯片贴装焊盘的分离引线框架上。为了热分析的目的,它被视为一个热单元,其最高结温表现为表3中θJA的值。θJA的值是将器件焊接到具有精细走线的JEDEC标准4层电路板上,在静止空气中测量的。在正常工作条件下,ADuM5401/ADuM5402/ADuM5403/ADuM5404器件可以在整个温度范围以满负载工作,输出电流无需减额。但是,遵守PCB布局部分的建议可以降低到PCB的热阻,从而在高环境温度下增加热裕量。

EMI考虑

ADuM5401/ADuM5402/ADuM5403/ADuM5404的DC-DC转换器部分必须在非常高的频率下工作,以保证通过小变压器进行高效的功率转换。由此产生的高频电流会在电路板的地层和电源层传播,引起边沿和偶极子辐射。对于使用这些器件的应用,推荐采用接地机壳。如果接地机壳不可行的话,PCB布局就需要遵循良好的RF设计做法。有关ADuM5401/ADuM5402/ADuM5403/ADuM5404的最新PCB布局建议,请参考应用笔记AN-0971: isoPower器件的辐射控制建议。

传播延迟相关参数

传播延迟是描述逻辑信号穿过器件所需时间的参数(见图 24)。到逻辑低电平输出的传播延迟可能不同于到逻辑高电平输出的传播延迟。



脉冲宽度失真指这两个传播延迟值的最大差异,反映了输 入信号时序的保持精度。

通道间匹配指单个ADuM5401/ADuM5402/ADuM5403/

ADuM5404器件内各通道的传播延迟之间的最大差异。

传播延迟偏斜指在相同条件下工作的多个ADuM5401/

ADuM5402/ADuM5403/ADuM5404器件的传播延迟之间的最大差异。

直流正确性和磁场抗扰度

在隔离器输入端的正负逻辑电平转换会使一个很窄的(约 1ns)脉冲通过变压器被送到解码器。解码器是双稳态的,因此可以被这个脉冲置位或复位,表示输入逻辑的转换。在输入端没有大于1 μs的逻辑转换,周期的刷新脉冲表示输入状态是正确的,可以确保输出直流的正确性。如果解码器在大约5 μs内没有接收到内部脉冲,输入侧则认为没有供电或者无效,在这种情况下,隔离器的输出被看门狗计时电路强制设置为默认低电平状态。这个情况应该只在ADuM5401/ADuM5402/ADuM5403/ADuM5404器件的上电和关断过程中出现。

ADuM5401/ADuM5402/ADuM5403/ADuM5404磁场抗扰度 的限制是由变压器接收线圈中的感应电压状态决定的,电 压足够大就会错误地置位或复位解码器。下面的分析说明 此情况发生的条件。

检测ADuM5401/ADuM5402/ADuM5403/ADuM5404的3.3 V 工作条件是因为这是最易受干扰的工作模式。

在变压器输出端脉冲的幅度大于1.0V。解码器的检测阈值 大约是0.5V,因此有一个0.5V的噪声容限。接收线圈上的感 应电压由以下公式计算:

$$V = (-d\beta/dt)\Sigma\pi \text{ rn2}; n = 1, 2, ..., N$$


其中:

β是磁通量密度(高斯)。

rn是接收线圈第n圈的半径(cm)。

N是接收线圈匝数。

给定ADuM5401/ADuM5402/ADuM5403/ADuM5404接收线圈的几何形状及感应电压,解码器最多能够有0.5V余量的50%,允许的最大磁场见图25所示计算。



例如,在1MHz的磁场频率下,最大允许0.2k高斯的磁场在接收线圈可以感应出0.25V的电压。这大约是检测阈值的50%并且不会引起输出转换错误。同样的,如果这样的情况在发送脉冲时发生(最差的极性),这会使接收到的脉冲从大于1.0V下降到0.75V,这仍然高于解码器检测阈值0.5V。

先前的磁通密度值对应于与ADuM5401/ADuM5402/ADuM5403/ADuM5404变压器给定距离的额定电流幅度。图26表明这些允许的电流幅度是频率与所选距离的函数。如图26所示,ADuM5401/ADuM5402/ADuM5403/ADuM5404只有在离器件很近的高频大电流下才被影响。例如1MHz时,0.5kA电流必须放置在距离ADuM5401/ADuM5402/ADuM5403/ADuM5404 5mm以外的时候才不会影响器件的工作。




图26. 不同电流至ADuM5401/ADuM5402/ADuM5403/ADuM5404 距离下的最大允许电流

在强磁场和高频率的叠加作用下,PCB走线形成的任何回路都会感应出足够大的错误的电压,以触发后续电路的阈值。为避免发生这种情况,对此类走线进行布局时需要格外小心。

功耗

 $V_{\rm DDI}$ 电源输入为iCoupler数据通道和电源转换器供电。因此,无法分别确定数据转换器以及原边和副边I/O通道所汲取的静态电流,所有这些静态功耗需求都已合并到 $I_{\rm DDI(Q)}$ 电流中,如图27所示。 $I_{\rm DDI}$ 总电源电流等于静态工作电流、I/O通道所需的动态电流 $I_{\rm DDI(D)}$ 和所有外部 $I_{\rm ISO}$ 负载之和。




图27. ADuM5401/ADuM5402/ADuM5403/ ADuM5404内的功耗

一个通道只有以高于刷新速率f_r的速度工作时,才会消耗动态I/O电流。各通道的动态电流由其数据速率决定。图 19显示一个正向通道的电流,正向的意思是输入位于器件的V_{DD1}侧。图20显示一个反向通道的电流,反向的意思是输入位于器件的V_{ISO}侧。图19和图20均假设有一个典型的 15pF负载。

Ippu总电流的计算公式如下:

$$I_{DD1} = (I_{ISO} \times V_{ISO})/(E \times V_{DD1}) + \sum I_{CHn}; n = 1 \text{ to } 4$$
 (1)

其中:

IDDI为总电源输入电流。

I_{ss}为副边外部负载汲取的电流。

E为在感兴趣的V_{ISO}和V_{DDI}条件下依据图11确定的100mA负载时的电源效率。

I_{CHn}为依据图19或图20(视通道方向而定)确定的单一通道所 汲取的电流。

最大外部负载可从最大允许负载中减去动态输出负载而得 到。

$$I_{ISO(LOAD)} = I_{ISO(MAX)} - \sum I_{ISO(D)n}; \quad n = 1 \underline{\Xi} 4$$
 (2)

其中:

I_{ISO(IOAD)}是可用来为外部副边负载供电的电流。

I_{ISO(MAX)}是VISO处可用的最大外部副边负载电流。

 $I_{ISO(D)n}$ 是输入或输出通道从 V_{ISO} 汲取的动态负载电流,如图 21和图22所示。

上述分析假设各数据输出端有一个15 pF容性负载。如果容性负载大于15pF,则在I_{DDI}和I_{ISO(LOAD)}的分析中必须包括额外电流。

电源考虑

ADuM5401/ADuM5402/ADuM5403/ADuM5404的电源输入、原边的数据输入通道和副边的数据通道均受欠压闭锁(UVLO)电路保护,防止过早工作。低于最小工作电压时,电源转换器的振荡器保持不活动,所有输入通道驱动器和刷新电路处于空闲状态。在上电和掉电期间,输出保持高阻态,防止不明状态的传输。

在对 V_{DDI} 施加电源期间,原边电路保持空闲状态,直至达到UVLO预设电压为止。此时,数据通道初始化为默认低电平输出状态,直至从副边收到数据脉冲。

当原边高于UVLO阈值时,数据输入通道对其输入进行采样,并开始将编码脉冲发送到非活动副边输出通道。原边的输出仍然处于默认低电平状态,因为在副边电源建立之前,副边输入不会提供数据。原边振荡器也开始工作,将功率传输至副边电源电路。此时,副边 $V_{\rm ISO}$ 电压低于其UVLO限值,副边的调节控制信号尚未产生。这种情况下,原边电源振荡器可以自由运行,为副边提供最大功率,直到副边电压升至其调节设定点。这将在 $V_{\rm DDI}$ 处产生非常大的浪涌电流瞬态。达到调节点后,调节控制电路产生调节控制信号,从而调制原边的振荡器。 $V_{\rm DDI}$ 电路流减小,最后与负载电流成正比。浪涌电流小于图14所示的短路电流。浪涌持续时间取决于 $V_{\rm ISO}$ 负载条件和 $V_{\rm DDI}$ 引脚可用的电流。

当副边转换器开始接受来自原边的功率时, V_{iso} 电压开始升高。达到副边UVLO后,副边输出初始化为默认低电平状态,直至从相应原边输入收到数据。副边初始化之后,其输出状态与原边输入相关最多需要 1μ s的时间。

副边输入对其状态进行采样,并将其传输至原边。输出在 副边激活后约1µs有效。

由于副边电源的充电速率取决于负载条件、输入电压和所 选的输出电平,因此设计时应注意为转换器预留足够的时 间,以便其能在要求有效数据之前稳定下来。 移除V_{DDI}的电源之后,当达到UVLO电平时,原边的转换器和耦合器关断。副边停止接收功率,开始放电。副边的输出保持其从原边收到的最后状态。或者达到UVLO电平,输出被置于高阻态,或者输出检测到原边输入无活动,因而输出在副边达到UVLO之前被设置为默认低值。

提高可用功率

ADuM5401/ADuM5402/ADuM5403/ADuM5404能够与其它兼容的isoPower器件协同工作。RC $_{OUT}$ 引脚允许ADuM5401/ADuM5402/ADuM5403/ADuM5404将其PWM信号提供给作为主机的另一个器件,以调节其自身和从机。电源输出并联结合,均等分享输出功率。

ADuM5401/ADuM5402/ADuM5403/ADuM5404只能是主机/独立器件,ADuM5200只能是从机/独立器件。ADuM5000可以作为主机或从机工作。这意味着ADuM5000、ADuM520x和ADuM540x只能用于表15所列的主从组合。

表15. 允许的isoPower器件组合

主机	ADuM5000	ADuM520x	ADuM540x
ADuM5000	是	是	无
ADuM520x	无	无	无
ADuM540x	是	是	无

利用表15中列出的允许主从器件配置组合,可以构建任何 电源和通道数组合。

表16显示isoPower器件如何提供数据通道数与多单元电源的许多组合。

表16. 电源和数据通道的配置

			数据通道数		
电源单元	0	2	4	6	
1单元电源	ADuM5000主机	ADuM520x主机	ADuM5401至ADuM5404主机	ADuM5401至ADuM5404主机 ADuM121x	
2单元电源	ADuM5000主机	ADuM5000主机	ADuM5401至ADuM5404主机	ADuM5401至ADuM5404主机	
	ADuM5000主机	ADuM520x从机	ADuM520x从机	ADuM520x从机	
3单元电源	ADuM5000主机	ADuM5000主机	ADuM5401至ADuM5404主机	ADuM5401至ADuM5404主机	
	ADuM5000从机	ADuM5000从机	ADuM5000从机	ADuM520x从机	
	ADuM5000从机	ADuM520x从机	ADuM5000从机	ADuM5000从机	

隔离寿命


所有的隔离结构在长时间的电压作用下, 最终会被破坏。 隔离衰减率由施加在隔离上的电压波形的参数决定。ADI 公司进行一系列广泛的评估来确定ADuM5401/ADuM5402/ ADuM5403/ADuM5404内部隔离结构的寿命。

加速寿命测试是用超过额定连续工作电压的电压进行。不 同工作条件下的加速因子的确定要允许目标工作电压上的 故障时间计算。表9中显示的值总结了几种工作条件下50 年工作寿命的峰值电压。在很多情况下,代理测试认证的 工作电压比50年工作寿命电压更高。工作电压高于列出的 使用寿命电压时会引起隔离的过早失效。


ADuM5401/ADuM5402/ADuM5403/ADuM5404的隔离寿命 由施加在隔离栅上的电压波形决定。iCoupler隔离结构度 以不同速率衰减,这由波形是否为双极性交流、单极性交 流或直流决定。图28、图29和图30显示这些不同隔离电压 的波形。

双极性交流电压是最苛刻的环境。在双极性交流条件下的 50年工作寿命决定了ADI推荐的最大工作电压。

在单极性交流或者直流电压的情况下,隔离应力显然低得 多。此工作模式在能够获得50年工作时间的前提下,允许 更高的工作电压。表9中列出的工作电压在维持50年最低 工作寿命的前提下,提供了符合单极性交流或者直流电压 情况下的工作电压。任何与图29和图30中不一致的交叉隔 离电压波形都应被认为是双极性交流波形, 其峰值电压应 限制在表9中列出的50年工作寿命电压以下。








NOTES:

1. THE VOLTAGE IS SHOWN AS SINUSOIDAL FOR ILLUSTRATION PURPOSES ONLY. IT IS MEANT TO REPRESENT ANY VOLTAGE WAVEFORM VARYING BETWEEN OV AND SOME LIMITING VALUE. THE LIMITING VALUE CAN BE POSITIVE OR NEGATIVE, BUT THE VOLTAGE CANNOT CROSS OV.

图30. 单极性交流波形

外形尺寸



COMPLIANT TO JEDEC STANDARDS MS-013-AA CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

> 图31.16引脚标准小型封装[SOIC_W] 宽体(RW-16) 图示尺寸单位: mm和(inches)

订购指南

	输入数, V _{DD1} 侧	输入数, V _{iso} 侧	最大数据 速率(Mbps)	最大传播延迟, 5 V (ns)	最大脉冲宽 度失真(ns)			
型 号	- DD1 IAG	- 150 123	~	- ()	27(32(33)	温度范围(°C)	封装描述	封装选项
ADuM5401ARWZ ^{1,2}	3	1	1	100	40	-40至+105	16引脚SOIC_W	RW-16
ADuM5401CRWZ ^{1, 2}	3	1	25	60	6	-40至+105	16引脚SOIC_W	RW-16
ADuM5402ARWZ ^{1, 2}	2	2	1	100	40	-40至+105	16引脚SOIC_W	RW-16
ADuM5402CRWZ ^{1,2}	2	2	25	60	6	-40至+105	16引脚SOIC_W	RW-16
ADuM5403ARWZ ^{1,2}	1	3	1	100	40	-40至+105	16引脚SOIC_W	RW-16
ADuM5403CRWZ ^{1,2}	1	3	25	60	6	-40至+105	16引脚SOIC_W	RW-16
ADuM5404ARWZ ^{1,2}	0	4	1	100	40	-40至+105	16引脚SOIC_W	RW-16
ADuM5404CRWZ ^{1,2}	0	4	25	60	6	-40至+105	16引脚SOIC_W	RW-16

 $^{^1}$ 可提供卷带和卷盘形式。RL后缀表示13"(1,000片)卷带和卷盘选项。 $^2\,Z$ = 符合RoHS标准的兼容器件

Λ	D		401	/AD.	u M54	11	/ D…/		17/1	۱D.,	MAG	AΩ	Л
н	νυ	IIVIJ	4U I	/AVI	uivi j4	UZII	₹DUI\	ハンサレ	JJI F	۱vu		+Uʻ	4

注释

Δ	Di	ıМı	540	11/	/Δηι	M540	12/4	\Dıi\	/15 / 101	$3/\Delta D$	uM5404
_	1 21	ини	JTL	, , ,	APU		JLIF	\vu	ハンサン・		UIVIUTUT

注释