



SST26VF016/SST26VF032 串行四 I/O (Serial Quad I/O™, SQI™) 闪存器件利用 4 位复用 I/O 串行接口来提升性能, 同时保持标准串行闪存器件的紧凑外形。SST26VF016/SST26VF032 的工作频率达 80 MHz, 可实现最低延时的就地执行 (execute-in-place, XIP) 功能, 无需在 SRAM 上进行代码映射。该器件性能高, 占用空间小, 是手机、Bluetooth® 耳机、光驱、GPS 应用和其他便携式电子产品的理想选择。利用 SST 专有的高性能 CMOS SuperFlash® 技术可实现更多优势, 该技术可显著提高性能和可靠性, 并降低功耗以适应高带宽和紧凑设计。

特性

- 单电压读写操作
 - 2.7-3.6V
- 串行接口架构
 - 采用类 SPI 串行命令结构的半字节宽复用 I/O
 - 模式 0 和模式 3
 - 单个位, SPI 向后兼容
 - 读、高速读和 JEDEC ID 读
- 高速时钟频率
 - 80 MHz
 - 320 Mb/s 持续数据速率
- 突发模式
 - 连续线性突发
 - 8/16/32/64 字节带回绕线性突发
- 索引跳转
 - 跳转到 256 字节页内的地址索引
 - 跳转到 64 KB 块内的地址索引
 - 跳转到另一个 64 KB 块内的地址索引
- 超高可靠性
 - 可擦写次数: 100,000 次
 - 数据保存时间大于 100 年
- 功耗低:
 - 读操作工作电流: 12 mA (80 MHz 时的典型值)
 - 待机电流: 8 μ A (典型值)
- 快速擦除和字节编程:
 - 全片擦除时间: 35 ms (典型值)
 - 扇区 / 块擦除时间: 18 ms (典型值)
- 页编程
 - 每页 256 字节
 - 1 ms (典型值) 的快速页编程时间
- 写操作结束检测
 - 软件轮询状态寄存器中的 BUSY 位
- 灵活的擦除功能
 - 均一 4 KB 扇区
 - 4 个 8 KB 顶部参数覆盖块
 - 4 个 8 KB 底部参数覆盖块
 - 2 个 32 KB 覆盖块 (顶部和底部各一个)
 - 均一 64 KB 覆盖块
 - SST26VF016——30 个块
 - SST26VF032——62 个块
- 写暂停
 - 暂停编程或擦除操作以访问另一个块 / 扇区
- 软件复位 (RST) 模式
- 软件写保护
 - 块锁定
 - 64 KB 块、2 个 32 KB 块和 8 个 8 KB 参数块
- 安全 ID
 - 可一次性编程 (One-Time Programmable, OTP) 的 256 位安全 ID
 - 出厂前预编程的 64 位唯一标识符
 - 192 位用户可编程
- 温度范围
 - 工业级: -40°C 至 +85°C
- 可用封装
 - 8 触点 WSON (6 mm x 5 mm)
 - 8 引脚 SOIC (200 mil)
- 所有器件均符合 RoHS 标准



产品描述

串行四 I/O (SQI™) 闪存器件系列采用 4 位复用 I/O 接口，可在低引脚数封装内实现低功耗和高性能的工作。使用 SQI 闪存器件的系统设计占用的电路板空间较少，最终可降低系统成本。

26 串行 SQI 系列的所有成员均采用 SST 专有的高性能 CMOS SuperFlash® 技术制造。与其他方法相比，分离栅极单元设计 (Split-gate cell design) 和厚氧化层隧穿注入器 (Thick-oxide tunneling injector) 可实现更高的可靠性和可制造性。

SST26VF016/032 可以显著提高性能和可靠性，同时降低功耗。这些器件使用 2.7-3.6V 的单电源进行写操作 (编程或擦除)。消耗的总能量是应用中施加电压、电流和时间的函数。对于任何给定的电压范围，SuperFlash 技术的编程电流更低、擦除时间更短；因此，在任何擦除或编程操作期间消耗的总能量低于其他闪存技术。

SST26VF016/032 提供 8 触点 WSON (6 mm x 5 mm) 和 8 引脚 SOIC (200 mil) 封装。有关引脚分配，请参见图 2。



框图




图 1: 功能框图

引脚说明




图 2： 8 引脚 SOIC 和 8 触点 WSON 的引脚说明

表 1： 引脚说明

符号	引脚名称	功能
SCK	串行时钟	用于提供串行接口的时序。命令、地址或输入数据在时钟输入的上升沿进行锁存，而输出数据在时钟输入的下降沿移出。
SIO[3:0]	串行数据输入/输出	用于以串行方式将命令、地址或数据传送到器件中或传送出器件。输入在串行时钟的上升沿进行锁存。数据在串行时钟的下降沿移出。EQIO 命令指令可将这些引脚配置为四 I/O 模式。
SI	SPI 模式的串行数据输入	用于以串行方式将命令、地址或数据传送到器件中。输入在串行时钟的上升沿进行锁存。SI 是上电复位后的默认状态。
SO	SPI 模式的串行数据输出	用于以串行方式将数据传送出器件。数据在串行时钟的下降沿移出。SO 是上电复位后的默认状态。
CE#	芯片使能	CE# 上高电平到低电平的转换可使能器件。CE# 必须在任何命令序列的持续时间内保持低电平，或在针对命令 / 数据输入序列进行写操作时保持低电平。
V _{DD}	电源	用于提供电源电压：2.7-3.6V
V _{SS}	地	

T1.0 25017



存储器构成

SST26VF016/032 SQI 存储器阵列由均一 4 KB 可擦除扇区以及 8 个 8 KB 参数块组成。此外，该阵列还包括 2 个 32 KB 和 30/62 个 64 KB 可擦除覆盖块。请参见图 3。




图 3: 存储器映射



器件操作

SST26VF016/032 支持串行外设接口 (Serial Peripheral Interface, SPI) 总线协议和新的 4 位复用串行四 I/O (SQI) 总线协议。为了向后兼容传统的 SPI 串行闪存器件, 该器件在上电复位后的初始状态是仅支持读、高速读和 JEDEC-ID 读指令的 SPI 总线协议。一个命令指令可将器件配置为串行四 I/O 总线协议。该总线协议中的数据流通过 4 个复用 I/O 信号、芯片使能 (CE#) 和串行时钟 (SCK) 控制。

SQI 闪存协议支持模式 0 (0,0) 和模式 3 (1,1) 总线操作。如图 4 和 5 所示, 两种模式之间的差异在于当总线主器件处于待机模式并且没有数据传送时的 SCK 信号状态。SCK 信号在模式 0 时为低电平, 在模式 3 时为高电平。对于这两种模式, 串行数据 I/O (SIO[3:0]) 作为输入时在 SCK 时钟信号的上升沿被采样, 作为输出时在 SCK 时钟信号的下降沿之后被驱动。传统的 SPI 协议使用独立的输入 (SI) 和输出 (SO) 数据信号, 如图 4 所示。SST26VF016/032 使用 4 个复用信号 SIO[3:0] 用于数据输入和数据输出, 如图 5 所示。这使得同一时钟频率下的传送速度变为传统总线传送速度的 4 倍, 而无需在封装上增加引脚。




图 4: SPI 协议 (传统的 25 串行 SPI 器件)




图 5: SQI 串行四 I/O 协议



器件保护

SST26VF016/032 具有一个块保护寄存器，提供了用于写锁定阵列以及写锁定和/或读锁定参数块的软件机制。每个器件的块保护寄存器为 48/80 位宽：8 个 8 KB 参数块各使用 2 位（写锁定和读锁定），其余的 32 KB 和 64 KB 覆盖块各使用 1 位（写锁定）。有关每个寄存器位保护的地址范围，请参见表 8-9。

块保护寄存器中的每个位都可以写入“1”（保护）或“0”（不保护）。对于参数块，最高有效位用于读锁定，最低有效位用于写锁定。读锁定参数块为检索后（如初始引导后）的敏感数据提供了额外的安全性。如果某个块处于读锁定状态，则针对该块的所有读操作都将返回数据 00H。所有块在上电或复位后均处于写锁定和读解锁状态。“写入块锁定寄存器”命令是一个双周期命令，要求在执行“写入块保护寄存器”命令之前执行写使能（WREN）。




图 6：块锁定存储器映射



写保护锁定

为防止变化，可使用“锁定块保护寄存器”（LPBR）命令将块保护寄存器设置为写保护锁定。一旦使能写保护锁定，就无法更改块保护寄存器。为避免意外锁定，必须在执行 LBPR 命令之前执行 WREN 命令。

要复位写保护锁定，可对器件进行掉电再上电。写保护锁定状态可以从状态寄存器读取。

安全 ID

SST26VF016/032 提供 256 位安全 ID（Sec ID）功能。安全 ID 空间分为两个部分——一个出厂前编程的 64 位段和一个用户可编程的 192 位段。出厂前编程的段在 SST 使用惟一数字进行编程，无法更改。用户可编程的段保留未编程，供客户根据需要进行编程。

使用 SecID 编程命令可通过表 7 中显示的地址对安全 ID 进行编程。编程后，可使用“锁定安全 ID 命令”锁定安全 ID。这可阻止将来对安全 ID 进行的任何写操作。

用户无法对安全 ID 的出厂前编程部分进行编程；出厂前编程区域和用户可编程区域均不能擦除。



状态寄存器

状态寄存器是只读寄存器，提供有关闪存阵列是否可用于任何读操作或写操作、器件是否写使能以及是否已暂停擦除或编程操作的状态。在内部擦除或编程操作期间，可对状态寄存器进行读操作，以确定正在进行的操作的完成状态。表 2 列出了状态寄存器中每个位的功能。

表 2： 状态寄存器

位	名称	功能	上电时的默认值
0	RES	保留供将来使用	0
1	WEL	写使能锁存器状态 1 = 器件处于存储器写使能状态 0 = 器件未处于存储器写使能状态	0
2	WSE	写暂停擦除状态 1 = 擦除暂停 0 = 擦除未暂停	0
3	WSP	写暂停编程状态 1 = 编程暂停 0 = 编程未暂停	0
4	WPLD	写保护锁定状态 1 = 写保护锁定使能 0 = 写保护锁定禁止	0
5	SEC ¹	安全 ID 状态 1 = 安全 ID 空间锁定 0 = 安全 ID 空间未锁定	0 ¹
6	RES	保留供将来使用	0
7	BUSY	写操作状态 1 = 内部写操作正在进行中 0 = 没有内部写操作正在进行中	0

T2.0 25017

1. 在成功执行“锁定安全 ID”指令后，上电时的安全 ID 状态将始终为“1”，否则，上电时的默认值为“0”。



写使能锁存器 (WEL)

写使能锁存器 (Write-Enable Latch, WEL) 位表示内部寄存器的写使能锁存器状态。如果 WEL 位置“1”，则器件写使能。如果该位置“0”（复位），则器件未写使能，并且不接受任何存储器编程或擦除、保护寄存器写或锁定命令。在下列条件下，写使能锁存器位自动复位：

- 上电
- 复位
- 写禁止 (WRDI) 指令完成
- 页编程指令完成
- 扇区擦除指令完成
- 块擦除指令完成
- 全片擦除指令完成
- 写块保护寄存器指令
- 锁定块保护寄存器指令
- 编程安全 ID 指令完成
- 锁定安全 ID 指令完成
- 写暂停指令

写暂停擦除状态 (WSE)

写暂停擦除状态 (Write Suspend Erase, WSE) 位指示何时暂停擦除操作。主机在擦除操作期间发出暂停命令后，WSE 位置“1”。暂停的擦除操作恢复后，WSE 位复位为“0”。

写暂停编程状态 (WSP)

写暂停编程状态 (Write Suspend Program, WSP) 位指示何时暂停编程操作。主机在编程操作期间发出暂停命令后，WSP 位置“1”。暂停的编程操作恢复后，WSP 位复位为“0”。

写保护锁定状态 (WPLD)

写保护锁定状态 (Write Protection Lockdown, WPLD) 位指示何时锁定块保护寄存器以防止更改保护设置。主机发出“锁定块保护”命令后，WPLD 位置“1”。掉电上电后，WPLD 位复位为“0”。

安全 ID 状态 (SEC)

安全 ID 状态 (SEC) 位指示何时锁定安全 ID 空间以阻止写命令。主机发出“锁定 SID”命令后，SEC 位置“1”。一旦主机发出“锁定 SID”命令，SEC 位就无法再复位为“0”。

BUSY

BUSY 位确定是否有内部擦除或编程操作正在进行中。如果 BUSY 位为“1”，则器件正忙于内部擦除或编程操作。如果该位为“0”，则没有擦除或编程操作正在进行中。



指令

指令用于读、写（擦除和编程）和配置 SST26VF016/032。指令总线周期是两个表示命令（操作代码）、数据和地址的半字节。在执行任何写指令之前，必须先执行写使能（WREN）指令。表 3 提供了完整的指令列表。

所有指令在 CE# 从高电平转换到低电平时同步。在 SCK 的上升沿从最高有效半字节开始接受输入。在输入指令之前，CE# 必须被驱动为低电平，而在输入指令的最后一个半字节后，CE# 必须被驱动为高电平（读指令除外）。在接收到指令总线周期的最后一个半字节之前，CE# 上任何低电平到高电平的转换都将终止正在输入的指令，并将器件恢复为待机模式。

表 3: SST26VF016/032 的器件操作指令（第 1 部分，共 2 部分）

指令	说明	命令周期 ¹	地址周期 ²	空周期	数据周期	最大频率
NOP	无操作	00H	0	0	0	80 MHz
RSTEN	复位使能	66H	0	0	0	
RST ³	复位存储器	99H	0	0	0	
EQIO	使能四 I/O	38H	0	0	0	
RSTQIO ⁴	复位四 I/O	FFH	0	0	0	
读 ⁵	读存储器	03H	3	0	1 至 ∞	33 MHz
高速读 ⁵	以较高速度读存储器	0BH	3	1	1 至 ∞	80 MHz
设置突发 ⁶	设置突发长度	C0H	0	0	1	
读突发	nB 回绕突发	0CH	3	1	n 至 ∞	
Read PI ⁷	跳转到按 n 索引的 256 字节页内的地址	08H	1	1	1 至 ∞	
Read I	跳转到按 n 索引的块内的地址	09H	2	2	1 至 ∞	
Read BI	跳转到按 n 索引的块	10H	1	2	1 至 ∞	
JEDEC-ID ^{5, 8}	JEDEC-ID 读	9FH	0	0	3 至 ∞	
Quad J-ID ⁸	四 I/O J-ID 读	AFH	0	0	3 至 ∞	
扇区擦除 ⁹	擦除 4 KB 的存储器阵列	20H	3	0	0	
块擦除 ¹⁰	擦除 64、32 或 8 KB 的存储器阵列	D8H	3	0	0	
全片擦除	擦除全部阵列	C7H	0	0	0	
页编程	对 1 至 256 数据字节进行编程	02H	3	0	1 至 256	
写暂停	暂停编程 / 擦除	B0H	0	0	0	
写继续	继续编程 / 擦除	30H	0	0	0	
读 SID	读安全 ID	88H	1	1	1 至 32	
对 SID 编程 ¹¹	对用户安全 ID 区域进行编程	A5H	1	0	1 至 24	
锁定 SID ¹¹	编程锁定安全 ID	85H	0	0	0	
RDSR ¹²	读取状态寄存器	05H	0	0	1 至 ∞	
WREN	写使能	06H	0	0	0	
WRDI	写禁止	04H	0	0	0	



表 3: SST26VF016/032 的器件操作指令 (续) (第 2 部分, 共 2 部分)

指令	说明	命令周期 ¹	地址周期 ²	空周期	数据周期	最大频率
RBPR ¹³	读块保护寄存器	72H	0	0	1 至 m/4	80 MHz
WBPR ^{11,13}	写块保护寄存器	42H	0	0	1 至 m/4	
LBPR ¹¹	锁定块保护寄存器	8DH	0	0	0	

T3.0 25017

1. 一个总线周期等于两个时钟周期 (命令、访问或数据)。
2. 每种容量的最高有效位以上的地址位可以是 V_{IL} 或 V_{IH} 。
3. 仅当先执行 **RSTEN** 命令后才能执行 **RST** 命令。任何中间介入的命令都将禁止复位。
4. 器件在 **SPI** 模式下接受八时钟命令, 或在 **SQI** 模式下接受双时钟命令。
5. 掉电上电后, 读、高速读和 **JEDEC-ID** 读指令输入和输出周期为 **SPI** 总线协议。
6. 突发长度 —— $n = 8$ 字节: 数据 (00H); $n = 16$ 字节: 数据 (01H); $n = 32$ 字节: 数据 (02H); $n = 64$ 字节: 数据 (03H)。
7. 地址为 256 字节页对齐 (二进制补码)。
8. **Quad J-ID** 读回绕 3 个 **Quad J-ID** 字节的数据, 直到被 **CE#** 上低电平到高电平的转换终止。
9. 扇区地址: 使用 **AMS** - **A₁₂**, 其余地址没有影响, 但必须设置为 V_{IL} 或 V_{IH} 。
10. 根据位置的不同, 块分为 64 KB、32 KB 或 8 KB。块擦除地址: 对于 64 KB 块为 **AMS** - **A₁₆**; 对于 32 KB 块为 **AMS** - **A₁₅**; 对于 8 KB 块为 **AMS** - **A₁₃**。其余地址没有影响, 但必须设置为 V_{IL} 或 V_{IH} 。
11. 需要先执行 **WREN** 命令。
12. 读状态寄存器继续使用当前时钟周期, 直到被 **CE#** 上低电平到高电平的转换终止。
13. 数据从 **MSB** 读 / 写到 **LSB**。对于 SST26VF016, **MSB** = 48; 对于 SST26VF032, **MSB** = 80。

无操作 (NOP)

无操作命令仅取消复位使能命令。NOP 对任何其他命令都没有影响。



复位使能 (RSTEN) 和复位 (RST)

复位操作用作系统 (软件) 复位, 用于将器件置于正常工作就绪模式。此操作包括两个命令: 复位使能 (RSTEN) 和复位 (RST)。

要复位 SST26VF016/032, 主机将 CE# 驱动为低电平, 发送复位使能命令 (66H), 然后将 CE# 驱动为高电平。接下来, 主机再次将 CE# 驱动为低电平, 发送复位命令 (99H), 然后将 CE# 驱动为高电平, 见图 7。

复位操作要求先执行复位使能命令再执行复位命令。执行复位使能命令之后, 执行除复位命令以外的任何其他命令都将禁止复位使能。

命令成功执行后, 突发长度将复位为 8 字节, 并且状态寄存器中的所有位都将复位为默认状态, bit 4 (WPLD) 和 bit 5 (SEC) 除外。在有效的编程或擦除操作期间复位器件将中止操作, 这可导致目标地址范围内的数据毁坏或丢失。根据之前操作的不同, 复位时序也可能有所不同。从写操作恢复比其他操作恢复需要更长的延迟时间。




图 7: 复位序列



读 (33 MHz)

仅当时钟频率达 33 MHz 时, SPI 总线协议才支持读指令 (03H)。SQI 总线协议不支持此命令。器件从指定的地址单元开始输出数据, 然后遍历所有地址连续输出数据流, 直到被 CE# 上低电平到高电平的转换终止。内部地址指针将自动递增, 直到达到最高的存储器地址为止。达到最高的存储器地址后, 地址指针将自动返回到地址空间的开始位置 (回绕)。

通过执行 8 位命令 03H (后面紧跟地址位 A23:A0) 来启动读指令。在读周期的持续时间内, CE# 必须保持有效低电平。在读周期的持续时间内, SIO2 和 SIO3 必须驱动为 V_{IH} 。有关读序列, 请参见图 8。




图 8: 读序列 (SPI)

使能四 I/O (EQIO)

使能四 I/O (EQIO) 指令 (38H) 可以使闪存器件执行 SQI 总线操作。指令完成后, 之后的所有指令都将是 4 位复用输入 / 输出, 直到执行掉电上电或 “复位四 I/O 指令” 为止。请参见图 9。




图 9: 使能四 I/O 序列



复位四 I/O (RSTQIO)

复位四 I/O (RSTQIO) 指令 (FFH) 可将器件复位为 1 位 SPI 协议操作。要执行复位四 I/O 操作, 主机将 CE# 驱动为低电平, 发送复位四 I/O 命令周期 (FFH), 然后将 CE# 驱动为高电平。器件接受 SPI (8 个时钟) 或 SQI (2 个时钟) 命令周期。对于 SPI, SIO[3:1] 对此命令没有影响, 但应该驱动为 V_{IH} 或 V_{IL} 。

高速读 (80 MHz)

SPI 总线协议和 SQI 协议均支持高速读指令 0BH。上电时, 器件设置为使用 SPI。

通过执行 8 位命令 0BH (后面紧跟地址位 [A23:A0] 和一个空字节) 来启动高速读指令。在高速读周期的持续时间内, CE# 必须保持有效低电平。在读周期的持续时间内, SIO2 和 SIO3 必须驱动为 V_{IH} 。有关 SPI 总线协议的高速读序列, 请参见图 10。




图 10: 高速读序列 (SPI)

在 SQI 协议中, 主机将 CE# 驱动为低电平, 然后发送读命令周期命令 (0BH), 后面紧跟 3 个地址周期和 1 个空周期。每个周期的长度为两个半字节 (时钟), 最高有效半字节在前。

空周期后, 串行四 I/O (SQI) 闪存在 SCK 信号的下降沿从指定的地址单元开始输出数据。器件将遍历所有地址连续输出数据流, 直到被 CE# 上低电平到高电平的转换终止。内部地址指针自动递增, 直到达到最高的存储器地址为止, 此时, 地址指针返回到地址单元 000000H。

在此操作期间, 读锁定的块将输出数据 00H。




图 11: 高速读序列 (SQI)



设置突发

设置突发命令用于指定器件回绕前的读突发命令期间输出的字节数。要设置突发长度，主机将 **CE#** 驱动为低电平，发送设置突发命令周期 (**C0H**) 和一个数据周期，然后将 **CE#** 驱动为高电平。一个周期的长度为两个半字节或两个时钟，最高有效半字节在前。上电或复位后，突发长度设置为 8 字节 (**00H**)。有关突发长度，请参见表 4；关于序列，请参见图 12。

表 4： 突发长度数据

突发长度	高半字节 (H0)	低半字节 (L0)
8 字节	0h	0h
16 字节	0h	1h
32 字节	0h	2h
64 字节	0h	3h

T4.0 25017




图 12： 设置突发长度序列

读突发

要执行读突发操作，主机将 **CE#** 驱动为低电平，然后发送读突发命令周期 (**0CH**)，后面紧跟 3 个地址周期和 1 个空周期。每个周期的长度为两个半字节（时钟），最高有效半字节在前。

空周期后，器件在 **SCK** 信号的下降沿从指定的地址单元开始输出数据。数据输出流连续遍历所有地址，直到被 **CE#** 上低电平到高电平的转换终止。

在读突发期间，内部地址指针将自动递增，直到达到突发的最后一个字节为止，然后跳转到突发的第一个字节。所有突发均对齐到突发长度内的地址，见表 5。例如，如果突发长度为 8 字节，开始地址为 **06h**，则突发序列将是：**06h, 07h, 00h, 01h, 02h, 03h, 04h, 05h, 06h** 等。该模式将不断重复，直到命令被 **CE#** 上低电平到高电平的转换终止。

在此操作期间，读锁定的块将输出数据 **00H**。

表 5： 突发地址范围

突发长度	突发地址范围
8 字节	00-07H, 08-0FH, 10-17H, 18-1FH...
16 字节	00-0FH, 10-1FH, 20-2FH, 30-3FH...
32 字节	00-1FH, 20-3FH, 40-5FH, 60-7FH...
64 字节	00-3FH, 40-7FH, 80-BFH, C0-FFH

T5.0 25017



索引跳转

索引跳转允许主机使用相对寻址而非绝对寻址来读取数据；在某些情况下，这可以减少访问数据所需的输入时钟数。SST26VF016/032 支持 3 个索引跳转选项：

- 读页索引跳转用于在 256 字节页中寻址索引
- 读索引跳转用于在 64KB 块内寻址索引
- 读块索引跳转用于在另一个 64KB 块内寻址索引

突发读命令后的索引跳转引用自最后一个输入地址。例如，器件从地址单元 1EH 启动 64 字节读突发指令，并输出任意数量的字节。当器件发出读页索引指令且偏移量为 40H 时，器件将输出地址单元 5EH 的数据。高速读（持续读）指令后的索引跳转操作引用自输出完整字节数据的最后一个地址。

任何索引跳转命令的数据输出都遵循上一个非索引跳转命令的模式。例如，读突发后的读页索引命令（回绕长度为 64 KB）在跳转到读页索引命令中指定的地址后，将继续传送在 64 字节边界回绕的数据。

读页索引（读 PI）

读页索引（读 PI）指令会递增 256 字节页内的地址计数器。要执行读 PI 操作，主机将 CE# 驱动为低电平，然后发送读 PI 命令周期（08H）、1 个地址周期和 1 个空周期。每个周期的长度为两个半字节（时钟），最高有效半字节在前。

地址周期包含一个二进制补码，指定地址指针将跳转的字节数和方向。例如，向前跳转 127 字节为 A1:A0 = 7FH；向后跳转 127 字节为 A1:A0 = 81H。

读 PI 命令不会跨越 256 字节页边界。如果跳转距离超过 256 字节边界，则地址指针将回绕到页的开始（向前跳转时）或末尾（向后跳转时）。空周期后，器件在 SCK 信号的下降沿从指定的地址单元开始输出数据。

读索引

读索引（Read I）指令会将 64 KB 块内的地址计数器递增指定的字节数。要执行 Read I 操作，主机将 CE# 驱动为低电平，然后发送 Read I 命令周期（09H）、2 个地址周期和 2 个空周期。每个周期的长度为两个半字节（时钟），最高有效半字节在前。

地址周期包含一个二进制补码数，指定地址指针将跳转的字节数和方向。例如，要向前跳转 256 字节，地址周期为 0100H；要向后跳转 256 字节，地址周期为 FF00H。

Read I 命令无法跨越 64 KB 块边界，但可以跨越较小块的边界。如果跳转距离超过 64 KB 块边界，则地址指针将回绕到块的开始（向前跳转时）或末尾（向后跳转时）。空周期后，器件在 SCK 信号的下降沿从指定的地址单元开始输出数据。



读块索引 (Read BI)

读块索引 (Read BI) 指令会将地址计数器增加指定的 64 KB 块数。要执行 Read BI 操作, 主机将 CE# 驱动为低电平, 然后发送 Read BI 命令周期 (10H)、1 个地址周期和 2 个空周期。每个周期的长度为两个半字节 (时钟), 最高有效半字节在前。

地址周期包含一个二进制补码数, 指定地址指针将跳转的块数和方向。最低有效地址位 A15:A0 不会改变。

空周期后, 器件在 SCK 信号的下降沿从指定的地址单元开始输出数据。

JEDEC-ID 读 (SPI 协议)

使用传统的 SPI 协议时, JEDEC-ID 读指令将器件标识为 SST26VF016/032, 将制造商标识为 SST。要执行 JEDEC-ID 操作, 主机将 CE# 驱动为低电平, 然后发送 JEDEC-ID 命令周期 (9FH)。对于 SPI 模式, 每个周期的长度为 8 位 (时钟), 最高有效位在前。

紧随命令周期后, 器件在 SCK 信号的下降沿输出数据。数据输出流一直持续到被 CE# 上低电平到高电平的转换终止为止。器件输出 3 个字节的数据: 制造商、器件类型和器件 ID, 见表 6。有关指令序列, 请参见图 13。

表 6: 器件 ID 数据输出

产品	制造商 ID (字节 1)	器件 ID	
		制造商类型 (字节 2)	器件 ID (字节 3)
SST26VF016	BFH	26H	01H
SST26VF032	BFH	26H	02H

T6.1 25017




图 13: JEDEC-ID 序列 (SPI 模式)



Quad J-ID 读 (SQI 协议)

Quad J-ID 读指令将器件标识为 SST26VF016/032，将制造商标识为 SST。要执行 Quad J-ID 操作，主机将 **CE#** 驱动为低电平，然后发送 Quad J-ID 命令周期 (**AFH**)。每个周期的长度为两个半字节（时钟），最高有效半字节在前。

紧随命令周期后，器件在 **SCK** 信号的下降沿输出数据。数据输出流一直持续到被 **CE#** 上低电平到高电平的转换终止为止。器件输出 3 个字节的数据：制造商、器件类型和器件 ID，见表 6。有关指令序列，请参见图 14。




图 14: Quad J-ID 读序列

扇区擦除

扇区擦除指令会将所选 4 KB 扇区中的所有位清除为“1”，但不会更改受保护的存储器区域。在执行任何写操作之前，必须先执行写使能 (**WREN**) 指令。

要执行扇区擦除操作，主机将 **CE#** 驱动为低电平，然后发送扇区擦除命令周期 (**20H**) 和 3 个地址周期，最后将 **CE#** 驱动为高电平。每个周期的长度为两个半字节或时钟，最高有效半字节在前。地址位 [**A_{MS}**:**A₁₂**] (**A_{MS}** = 最高有效地址) 决定扇区地址 (**SA_x**)；其余地址位可以是 **V_{IL}** 或 **V_{IH}**。轮询状态寄存器中的 **BUSY** 位，或等待 **T_{SE}** 时间让内部自定时扇区擦除操作完成。有关扇区擦除序列，请参见图 15。




图 15: 4 KB 扇区擦除序列



块擦除

块擦除指令会将所选块中的所有位清除为“1”。根据地址的不同，块大小可以是 8 KB、32 KB 或 64 KB，有关详细信息，请参见图 3 存储器映射。应用到受保护存储器区域的块擦除指令将被忽略。在执行任何写操作之前，必须先执行 **WREN** 指令。在任何命令序列的持续时间内，都应保持 **CE#** 为有效低电平。

要执行块擦除操作，主机将 **CE#** 驱动为低电平，然后发送块擦除命令周期（D8H）和 3 个地址周期，最后将 **CE#** 驱动为高电平。每个周期的长度为两个半字节或时钟，最高有效半字节在前。地址位 **A_{MS}-A₁₃** 决定块地址，其余地址位可以为 **V_{IL}** 或 **V_{IH}**。对于 32 KB 块，**A₁₄:A₁₃** 可以为 **V_{IL}** 或 **V_{IH}**；对于 64 KB 块，**A₁₅:A₁₃** 可以为 **V_{IL}** 或 **V_{IH}**。轮询状态寄存器中的 **BUSY** 位，或等待 **T_{BE}** 时间让内部自定时块擦除操作完成。有关块擦除序列，请参见图 16。




图 16：块擦除序列

全片擦除

全片擦除指令会将器件中的所有位清除为“1”。如果有任何存储器区域受到保护，全片擦除指令将被忽略。在执行任何写操作之前，必须先执行 **WREN** 指令。

要执行全片擦除操作，主机将 **CE#** 驱动为低电平，发送全片擦除命令周期（C7H），然后将 **CE#** 驱动为高电平。一个周期的长度为两个半字节或时钟，最高有效半字节在前。轮询状态寄存器中的 **BUSY** 位，或等待 **T_{CE}** 时间让内部自定时全片擦除操作完成。有关全片擦除序列，请参见图 17。




图 17：全片擦除序列



页编程

页编程指令最多可对存储器中的 256 字节数据进行编程。启动页编程操作前，所选页地址的数据必须处于已擦除状态（FFH）。应用到受保护存储器区域的页编程指令将被忽略。在执行任何编程操作之前，必须先执行 WREN 指令。

要执行页编程操作，主机将 CE# 驱动为低电平，然后发送页编程命令周期（02H）、3 个地址周期和要编程的数据，最后将 CE# 驱动为高电平。编程的数据必须在 1 至 256 字节之间，并按整个字节递增；发送奇数个半字节将导致最后一个半字节被忽略。每个周期的长度为两个半字节（时钟），最高有效位在前。轮询状态寄存器中的 BUSY 位，或等待 T_{PP} 时间让内部自定时页编程操作完成。有关页编程序列，请参见图 18。

执行页编程时，SST26VF016/032 的存储器范围分为多个 256 字节页边界。器件将最后 256 字节的数据保持为要编程的正确数据，来应对超过 256 字节的数据的移位问题。如果页编程指令的目标地址不是页边界的开始位置（A7:A0 不全为 0），并且数据输入数超出或覆盖页边界地址的末尾，则超出的数据输入将回绕，并将在目标页的起始位置编程。




图 18：页编程序列

写暂停和写继续

写暂停允许中断扇区擦除、块擦除或页编程操作，以擦除、编程或读取存储器另一部分中的数据。可通过写恢复命令继续初始操作。

一次只能暂停一个写操作，如果某个操作已暂停，则器件将忽略写暂停命令。全片擦除期间将忽略写暂停命令；暂停写操作时，全片擦除命令无效。



扇区擦除或块擦除期间的写暂停

在扇区擦除或块擦除期间发出写暂停指令允许主机对未擦除的任何扇区进行编程或读操作。器件将忽略任何指向已暂停扇区的编程命令。任何从已暂停扇区读取数据的尝试都将输出未知数据，因为扇区擦除或块擦除操作不会完成。

要执行写暂停操作，主机将 **CE#** 驱动为低电平，发送写暂停命令周期 (**B0H**)，然后将 **CE#** 驱动为高电平。一个周期的长度为两个半字节，最高有效半字节在前。状态寄存器指示已通过将 **WSE** 位从 “0” 更改为 “1” 来暂停擦除，但器件在就绪后才会接受另一个命令。要确定器件将于何时接受新命令，可轮询状态寄存器中的 **BUSY** 位或等待 **T_{WS}** 时间。

页编程期间的写暂停

在页编程期间发出写暂停指令允许主机对未编程的任何扇区进行擦除或读操作。指向已暂停扇区的擦除命令将被忽略。任何从已暂停页读取数据的尝试都将输出未知数据，因为编程不会完成。

要执行写暂停操作，主机将 **CE#** 驱动为低电平，发送写暂停命令周期 (**B0H**)，然后将 **CE#** 驱动为高电平。一个周期的长度为两个半字节，最高有效半字节在前。状态寄存器指示已通过将 **WSP** 位从 “0” 更改为 “1” 来暂停编程，但器件在就绪后才会接受另一个命令。要确定器件将于何时接受新命令，可轮询状态寄存器中的 **BUSY** 位或等待 **T_{WS}** 时间。

写继续

写继续将重新启动已暂停的写命令，并将状态寄存器中的暂停状态位 (**WSE** 或 **WSP**) 更改回 “0”。

要执行写继续操作，主机将 **CE#** 驱动为低电平，发送写继续命令周期 (**30H**)，然后将 **CE#** 驱动为高电平。一个周期的长度为两个半字节，最高有效半字节在前。要确定是否已完成内部自定时写操作，可轮询状态寄存器中的 **BUSY** 位，或等待分别针对扇区擦除、块擦除或页编程指定的时间 **T_{SE}**、**T_{BE}** 或 **T_{PP}**。暂停前和继续后的写操作总时间不会超过未中断的写时间 **T_{SE}**、**T_{BE}** 或 **T_{PP}**。

读安全 ID

要执行读安全 ID (**SID**) 操作，主机将 **CE#** 驱动为低电平，然后发送读安全 ID 命令周期 (**88H**)、1 个地址周期和 1 个空周期。每个周期的长度为两个半字节，最高有效半字节在前。

空周期后，器件在 **SCK** 信号的下降沿从指定的地址单元开始输出数据。数据输出流连续遍历所有 **SID** 地址，直到被 **CE#** 上低电平到高电平的转换终止。内部地址指针自动递增，直到达到最后一个 **SID** 地址，然后输出 **00H**，直到 **CE#** 驱动为高电平。



编程安全 ID

编程安全 ID 指令可对用户可编程安全 ID 空间中 1 至 24 个字节的数据进行编程。器件将忽略指向无效或受保护地址的编程安全 ID 指令，见表 7。在执行任何编程操作之前，必须先执行 WREN 指令。

要执行对 SID 编程操作，主机将 CE# 驱动为低电平，发送编程安全 ID 命令周期 (A5H)、1 个地址周期和要编程的数据，然后将 CE# 驱动为高电平。编程的数据必须在 1 至 24 字节之间，并按整个字节递增；发送奇数个半字节将导致最后一个半字节被忽略。每个周期的长度为两个半字节，最高有效半字节在前。要确定是否已完成内部自定时对 SID 编程操作，可轮询软件状态寄存器中的 BUSY 位，或等待 T_{PSID} 时间让内部自定时编程安全 ID 操作完成。

表 7：编程安全 ID

编程安全 ID	地址范围
出厂前预编程	00H – 07H
用户可编程	08H – 1FH

T7.0 25017

锁定安全 ID

锁定安全 ID 指令可防止将来对安全 ID 进行任何更改。要执行锁定 SID，主机将 CE# 驱动为低电平，发送锁定安全 ID 命令周期 (85H)，然后将 CE# 驱动为高电平。一个周期的长度为两个半字节，最高有效半字节在前。用户可以轮询软件状态寄存器中的 BUSY 位，或等待 T_{PSID} 时间让锁定安全 ID 操作完成。

读取状态寄存器 (RDSR)

读取状态寄存器 (RDSR) 命令可输出状态寄存器的内容。可在任何时间（甚至是写操作期间）读取状态寄存器。当进行写操作时，应在发送任何新命令前检查 BUSY 位，以确保新命令会被器件正确接收。

要执行读取状态寄存器操作，主机将 CE# 驱动为低电平，然后发送读取状态寄存器命令周期 (05H)。每个周期的长度为两个半字节，最高有效半字节在前。紧随命令周期后，器件在 SCK 信号的下降沿输出数据。数据输出流一直持续到被 CE# 上低电平到高电平的转换终止为止。有关 RDSR 指令序列，请参见图 19。




图 19：读取状态寄存器 (RDSR) 序列



写使能 (WREN)

写使能 (WREN) 指令可将状态寄存器中的写使能锁存器位设置为 “1”，以允许进行写操作。在执行以下任何操作之前，都必须先执行 WREN 指令：扇区擦除、块擦除、全片擦除、页编程、编程安全 ID、锁定安全 ID、写入块保护寄存器和锁定块保护寄存器。要执行写使能操作，主机将 CE# 驱动为低电平，发送写使能命令周期 (06H)，然后将 CE# 驱动为高电平。一个周期的长度为两个半字节 (时钟)，最高有效半字节在前。有关 WREN 指令序列，请参见图 20。




图 20: 写使能序列

写禁止 (WRDI)

写禁止 (WRDI) 指令将状态寄存器中的写使能锁存器位设置为 “0”，以防止在未执行 WREN 指令前执行写操作。要执行写禁止操作，主机将 CE# 驱动为低电平，发送写禁止命令周期 (04H)，然后将 CE# 驱动为高电平。一个周期的长度为两个半字节，最高有效半字节在前。




图 21: 写禁止 (WRDI) 序列



读取块保护寄存器 (RBPR)

读取块保护寄存器指令可输出用于确定保护状态的块保护寄存器数据。要执行读取块保护寄存器操作，主机将 **CE#** 驱动为低电平，然后发送读取块保护寄存器命令周期 (72H)。每个周期的长度为两个半字节，最高有效半字节在前。

在该命令周期后，器件在 **SCK** 信号的下降沿从最高有效半字节开始输出数据，有关块保护寄存器中各个位的定义，请参见表 8 - 9。**RBPR** 命令不会回绕。输出所有数据后，器件将输出 0H，直到被 **CE#** 上低电平到高电平的转换终止。请参见图 22。




图 22: 读取块保护寄存器序列

写块保护寄存器 (WBPR)

要执行写块保护寄存器操作，主机将 **CE#** 驱动为低电平，发送写块保护寄存器命令周期 (42H)，然后发送 6 个周期的数据 (针对 SST25VF016) 或 10 个周期的数据 (针对 SST25VF032)，最后将 **CE#** 驱动为高电平。每个周期的长度为两个半字节，最高有效半字节在前。有关块保护寄存器中各个位的定义，请参见表 8 - 9。




图 23: 写块保护寄存器序列

表 8: 26VF016 的块保护寄存器¹

BPR 位		地址范围	受保护的块大小
读锁定	写锁定		
47	46	1FE000H - 1FFFFFFH	8 KB
45	44	1FC000H - 1FDFFFH	8 KB
43	42	1FA000H - 1FBFFFH	8 KB
41	40	1F8000H - 1F9FFFH	8 KB
39	38	006000H - 007FFFH	8 KB
37	36	004000H - 005FFFH	8 KB
35	34	002000H - 003FFFH	8 KB
33	32	000000H - 001FFFH	8 KB
	31	1F0000H - 1F7FFFH	32 KB
	30	008000H - 00FFFFH	32 KB
	29	1E0000H - 1EFFFFH	64 KB
	28	1D0000H - 1DFFFFH	64 KB
	27	1C0000H - 1CFFFFH	64 KB
	26	1B0000H - 1BFFFFH	64 KB
	25	1A0000H - 1AFFFFH	64 KB
	24	190000H - 19FFFFH	64 KB
	23	180000H - 18FFFFH	64 KB
	22	170000H - 17FFFFH	64 KB
	21	160000H - 16FFFFH	64 KB
	20	150000H - 15FFFFH	64 KB
	19	140000H - 14FFFFH	64 KB
	18	130000H - 13FFFFH	64 KB
	17	120000H - 12FFFFH	64 KB
	16	110000H - 11FFFFH	64 KB
	15	100000H - 10FFFFH	64 KB
	14	0F0000H - 0FFFFFH	64 KB
	13	0E0000H - 0EFFFFH	64 KB
	12	0D0000H - 0DFFFFH	64 KB
	11	0C0000H - 0CFFFFH	64 KB
	10	0B0000H - 0BFFFFH	64 KB
	9	0A0000H - 0AFFFFH	64 KB
	8	090000H - 09FFFFH	64 KB
	7	080000H - 08FFFFH	64 KB
	6	070000H - 07FFFFH	64 KB
	5	060000H - 06FFFFH	64 KB
	4	050000H - 05FFFFH	64 KB
	3	040000H - 04FFFFH	64 KB
	2	030000H - 03FFFFH	64 KB
	1	020000H - 02FFFFH	64 KB
	0	010000H - 01FFFFH	64 KB

1. 所有块在上电或复位后均处于写锁定和读解锁状态。

T8.0 25017

表 9: 26VF032 的块保护寄存器 (第 1 部分, 共 2 部分)¹

BPR 位		地址范围	受保护的块大小
读锁定	写锁定		
79	78	3FE000H - 3FFFFFFH	8 KB
77	76	3FC000H - 3DFFFFH	8 KB
75	74	3FA000H - 3BFFFFH	8 KB
73	72	3F8000H - 3F9FFFH	8 KB
71	70	006000H - 007FFFH	8 KB
69	68	004000H - 005FFFH	8 KB
67	66	002000H - 003FFFH	8 KB
65	64	000000H - 001FFFH	8 KB
	63	3F0000H - 3F7FFFH	32 KB
	62	008000H - 00FFFFH	32 KB
	61	3E0000H - 3EFFFFH	64 KB
	60	3D0000H - 3DFFFFH	64 KB
	59	3C0000H - 3CFFFFH	64 KB
	58	3B0000H - 3BFFFFH	64 KB
	57	3A0000H - 3AFFFFH	64 KB
	56	390000H - 39FFFFH	64 KB
	55	380000H - 38FFFFH	64 KB
	54	370000H - 37FFFFH	64 KB
	53	360000H - 36FFFFH	64 KB
	52	350000H - 35FFFFH	64 KB
	51	340000H - 34FFFFH	64 KB
	50	330000H - 33FFFFH	64 KB
	49	320000H - 32FFFFH	64 KB
	48	310000H - 31FFFFH	64 KB
	47	300000H - 30FFFFH	64 KB
	46	2F0000H - 2FFFFFFH	64 KB
	45	2E0000H - 2EFFFFH	64 KB
	44	2D0000H - 2DFFFFH	64 KB
	43	2C0000H - 2CFFFFH	64 KB
	42	2B0000H - 2BFFFFH	64 KB
	41	2A0000H - 2AFFFFH	64 KB
	40	290000H - 29FFFFH	64 KB
	39	280000H - 28FFFFH	64 KB
	38	270000H - 27FFFFH	64 KB
	37	260000H - 26FFFFH	64 KB
	36	250000H - 25FFFFH	64 KB
	35	240000H - 24FFFFH	64 KB
	34	230000H - 23FFFFH	64 KB
	33	220000H - 22FFFFH	64 KB
	32	210000H - 21FFFFH	64 KB

表 9: 26VF032 的块保护寄存器 (续) (第 2 部分, 共 2 部分)¹

BPR 位		地址范围	受保护的块大小
读锁定	写锁定		
	31	200000H - 20FFFFH	64 KB
	30	1F0000H - 1FFFFFH	64 KB
	29	1E0000H - 1EFFFFH	64 KB
	28	1D0000H - 1DFFFFH	64 KB
	27	1C0000H - 1CFFFFH	64 KB
	26	1B0000H - 1BFFFFH	64 KB
	25	1A0000H - 1AFFFFH	64 KB
	24	190000H - 19FFFFH	64 KB
	23	180000H - 18FFFFH	64 KB
	22	170000H - 17FFFFH	64 KB
	21	160000H - 16FFFFH	64 KB
	20	150000H - 15FFFFH	64 KB
	19	140000H - 14FFFFH	64 KB
	18	130000H - 13FFFFH	64 KB
	17	120000H - 12FFFFH	64 KB
	16	110000H - 11FFFFH	64 KB
	15	100000H - 10FFFFH	64 KB
	14	0F0000H - 0FFFFFH	64 KB
	13	0E0000H - 0EFFFFH	64 KB
	12	0D0000H - 0DFFFFH	64 KB
	11	0C0000H - 0CFFFFH	64 KB
	10	0B0000H - 0BFFFFH	64 KB
	9	0A0000H - 0AFFFFH	64 KB
	8	090000H - 09FFFFH	64 KB
	7	080000H - 08FFFFH	64 KB
	6	070000H - 07FFFFH	64 KB
	5	060000H - 06FFFFH	64 KB
	4	050000H - 05FFFFH	64 KB
	3	040000H - 04FFFFH	64 KB
	2	030000H - 03FFFFH	64 KB
	1	020000H - 02FFFFH	64 KB
	0	010000H - 01FFFFH	64 KB

1. 所有块在上电或复位后均处于写锁定和读解锁状态。

T9.0 25017



锁定块保护寄存器 (LBPR)

锁定块保护寄存器指令可防止对块保护寄存器进行更改。掉电再上电后锁定复位，这允许对块保护寄存器进行更改。

要执行锁定块保护寄存器操作，主机将 **CE#** 驱动为低电平，然后发送锁定块保护寄存器命令周期 (8DH)，最后将 **CE#** 驱动为高电平。一个周期的长度为两个半字节，最高有效半字节在前。




图 24: 锁定块保护寄存器



电气规范

绝对最大极限参数（如果器件工作条件超过下述“绝对最大极限参数”，可能会对器件造成永久性损坏。这仅是极限参数，我们不建议器件工作在极限值甚至超过下述极限值。工作于绝对最大极限参数条件下时，器件可靠性可能会受到影响。）

偏置时的温度范围	-55°C 至 +125°C
存储温度范围	-65°C 至 +150°C
任意引脚上相对于地的直流电压	-0.5V 至 $V_{DD}+0.5V$
任意引脚上相对于地的瞬态电压 (<20 ns)	-2.0V 至 $V_{DD}+2.0V$
封装功率耗散能力 ($T_A = 25^\circ\text{C}$)	1.0W
表面贴装回流焊温度	260°C (10 秒)
输出短路电流 ¹	50 mA

1. 输出短路时间不超过 1 秒。每次短路的输出不超过 1 个。

工作范围

范围	环境温度	V_{DD}
工业级	-40°C 至 +85°C	2.7-3.6V

表 10: 交流测试条件¹

输入上升/下降时间	输出负载
3 ns	$C_L = 30 \text{ pF}$

T10.1 25017

1. 请参见图 29



上电规范

所有功能和直流规范值均针对 V_{DD} 斜升速率高于 $1V/100\text{ ms}$ ($0V$ 升至 $2.7V$ 小于 270 ms) 的情形而规定。更多信息, 请参见表 11 和图 25。

表 11: 建议的系统上电时序

符号	参数	最小值	单位
$T_{PU-READ}^1$	读操作的 V_{DD} 最小值	100	μs
$T_{PU-WRITE}^1$	写操作的 V_{DD} 最小值	100	μs

T11.0 25017

1. 该参数仅在初步认证时进行过测量, 其后经过可能影响该参数的设计或工艺变更。




图 25: 上电时序图



直流特性

表 12: 直流工作特性 ($V_{DD} = 2.7\text{--}3.6\text{V}$)

符号	参数	限制值				测试条件
		最小值	典型值	最大值	单位	
I_{DDR}	读电流		12	18	mA	$V_{DD}=V_{DD}$ 最小值, $CE\#=0.1 V_{DD}/0.9 V_{DD}@33\text{ MHz}$, $SO=$ 开路
I_{DDW}	编程和擦除电流			30	mA	$CE\#=V_{DD}$
I_{SB1}	待机电流		8	15	μA	$CE\#=V_{DD}$, $V_{IN}=V_{DD}$ 或 V_{SS}
I_{LI}	输入泄漏电流			1	μA	$V_{IN}=\text{GND}$ 至 V_{DD} , $V_{DD}=V_{DD}$ 最大值
I_{LO}	输出泄漏电流			1	μA	$V_{OUT}=\text{GND}$ 至 V_{DD} , $V_{DD}=V_{DD}$ 最大值
V_{IL}	输入低电压			0.8	V	$V_{DD}=V_{DD}$ 最小值
V_{IH}	输入高电压	$0.7V_{DD}$			V	$V_{DD}=V_{DD}$ 最大值
V_{OL}	输出低电压			0.2	V	$I_{OL}=100\text{ }\mu\text{A}$, $V_{DD}=V_{DD}$ 最小值
V_{OH}	输出高电压	$V_{DD}-0.2$			V	$I_{OH}=-100\text{ }\mu\text{A}$, $V_{DD}=V_{DD}$ 最小值

T12.0 25017

表 13: 电容 ($T_A = 25^\circ\text{C}$, $f = 1\text{ MHz}$, 其他引脚开路)

参数	说明	测试条件	最大值
C_{OUT}^1	输出引脚电容	$V_{OUT} = 0\text{V}$	12 pF
C_{IN}^1	输入电容	$V_{IN} = 0\text{V}$	6 pF

T13.0 25017

1. 该参数仅在初步认证时进行过测量, 其后经过可能影响该参数的设计或工艺变更。

表 14: 可靠性特性

符号	参数	最低规范	单位	测试方法
N_{END}^1	可擦写次数	100,000	次	JEDEC 标准 A117
T_{DR}^1	数据保存时间	100	年	JEDEC 标准 A103
I_{LTH}^1	闭锁	$100 + I_{DD}$	mA	JEDEC 标准 78

T14.0 25017

1. 该参数仅在初步认证时进行过测量, 其后经过可能影响该参数的设计或工艺变更。



交流特性

表 15: 交流工作特性

符号	参数	限值 - 33 MHz		限值 - 80 MHz		单位
		最小值	最大值	最小值	最大值	
F _{CLK}	串行时钟频率		33		80	MHz
T _{CLK}	串行时钟周期	30		12.5		ns
T _{SCKH}	串行时钟高电平时间	13		5.5		ns
T _{SCKL}	串行时钟低电平时间	13		5.5		ns
T _{SCKR} ¹	串行时钟上升时间 (压摆率)	0.1		0.1		V/ns
T _{SCKF} ¹	串行时钟下降时间 (压摆率)	0.1		0.1		V/ns
T _{CES} ²	CE# 有效建立时间	12		5		ns
T _{CEH} ²	CE# 有效保持时间	12		5		ns
T _{CHS} ²	CE# 非有效建立时间	10		3		ns
T _{CHH} ²	CE# 非有效保持时间	10		3		ns
T _{CPH}	CE# 高电平时间	100		12.5		ns
T _{CHZ}	CE# 高电平至输出高阻态		14		12.5	ns
T _{CLZ}	SCK 低电平至输出低阻态	0		0		ns
T _{DS}	数据输入建立时间	3		3		ns
T _{DH}	数据输入保持时间	4		4		ns
T _{OH}	从 SCK 变化开始输出保持的时间	0		0		ns
T _V	从 SCK 开始到输出有效		12		6	ns
T _{SE}	扇区擦除		25		25	ms
T _{BE}	块擦除		25		25	ms
T _{SCE}	全片擦除		50		50	ms
T _{PP}	页编程		1.5		1.5	ms
T _{PSID}	编程安全 ID		0.2		0.2	ms
T _{WS}	写暂停延时		10		10	μs

T15.1 25017

1. 最大上升和下降时间可能受到 T_{SCKH} 和 T_{SCKL} 要求的限制。
2. 相对于 SCK。




图 26: 串行输入时序图




图 27: 串行输出时序图

表 16: 复位时序参数

$T_{R(i)}$	参数	最小值	最大值	单位
$T_{R(o)}$	复位到读 (非数据操作)		10	ns
$T_{R(p)}$	从编程或暂停到复位恢复		100	μ s
$T_{R(e)}$	从擦除到复位恢复		1	ms

T16.0 25017




图 28: 复位时序图





图 29: 交流输入/输出参考波形



产品订购信息



1. 环保后缀“E”代表无铅锡焊。SST 无铅锡焊器件均符合 RoHS 标准。

SST26VF016 的有效组合

SST26VF016-80-5I-QAE

SST26VF016-80-5I-S2AE

SST26VF032 的有效组合

SST26VF032-80-5I-QAE

SST26VF032-80-5I-S2AE

注：有效组合是量产或即将量产的产品。要确认有效组合的供应情况，以及确认新组合的供应情况，请咨询您的 SST 销售代表。



封装图




图 30: 8 触点超薄型小外形无引脚 (WSON)
SST 封装代码: QA




图 31: 8 引脚小外形集成电路 (SOIC)
SST 封装代码: S2A



表 17: 版本历史

编号	说明	日期
00	• 数据手册的初始版本。	2008 年 4 月
01	• 修改了第 36 页上的“产品订购信息”，将封装代码 QAF 更改为 QAE，S2AF 更改为 S2AE。	2008 年 12 月
02	• 修改了“特性”和第 2 页上的“产品描述”。 • 更新了第 9 页上的表 2、第 16 页上的表 5、第 26 页上的表 8、第 27 页上的表 9、第 32 页上的表 12、第 33 页上的表 15 和第 34 页上的表 16。 • 更改了第 6 页上的“器件操作”、第 10 页上的“写使能锁存器 (WEL)”、第 13 页上的“复位使能 (RSTEN) 和复位 (RST)”、第 15 页上的“高速读 (80 MHz)”、第 25 页上的“读取块保护寄存器 (RBPR)”和第 25 页上的“写块保护寄存器 (WBPR)”的文字。 • 更新了第 19 页上的图 14、第 23 页上的图 19 和第 25 页上的图 22。	2009 年 4 月
03	• 修改了第 33 页上的表 15；将 T_{CES} (80MHz) 从 6 ns 更改为 5 ns。 • 将文档形式从超前信息更改为数据手册。	2009 年 6 月
04	• 采用了新格式	2009 年 11 月
05	• 更新了第 32 页上的表 12	2010 年 6 月
A	• 采用了新的文档格式 • 根据字母版本体系发布了文档 • 将规范编号从 S71359 更新为 DS-25017	2011 年 4 月

ISBN: 978-1-61341-471-2

© 2011 Silicon Storage Technology, Inc. (Microchip Technology Inc. 的全资子公司)。版权所有。

SST、Silicon Storage Technology、SST 徽标、SuperFlash、MTP 和 FlashFlex 均为 Silicon Storage Technology, Inc. 的注册商标。MPF、SQI、Serial Quad I/O 和 Z-Scale 均为 Silicon Storage Technology, Inc. 的商标。在此提及的所有其他商标和注册商标均为各持有公司所有。

规范值可能发生变更，恕不另行通知。关于最新文档，请访问 www.microchip.com。最新封装图请至 <http://www.microchip.com/packaging> 查看封装规范。

存储器容量表示原始存储容量，实际可用容量可能会少一些。

除非在标准销售条款与条件中明确包含，否则 SST 不对其产品的使用作出任何担保。

关于销售办事处的地点和信息，请访问 www.microchip.com。

Silicon Storage Technology, Inc.
A Microchip Technology Company
www.microchip.com